CN114201154B - 算子生成方法和装置 - Google Patents

算子生成方法和装置 Download PDF

Info

Publication number
CN114201154B
CN114201154B CN202111503431.6A CN202111503431A CN114201154B CN 114201154 B CN114201154 B CN 114201154B CN 202111503431 A CN202111503431 A CN 202111503431A CN 114201154 B CN114201154 B CN 114201154B
Authority
CN
China
Prior art keywords
application program
kernel
program interface
basic
operator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111503431.6A
Other languages
English (en)
Other versions
CN114201154A (zh
Inventor
邢冯
蓝翔
牛丽玲
刘贤冬
马艳军
于佃海
王海峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Baidu Netcom Science and Technology Co Ltd
Original Assignee
Beijing Baidu Netcom Science and Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Baidu Netcom Science and Technology Co Ltd filed Critical Beijing Baidu Netcom Science and Technology Co Ltd
Priority to CN202111503431.6A priority Critical patent/CN114201154B/zh
Publication of CN114201154A publication Critical patent/CN114201154A/zh
Priority to JP2022094040A priority patent/JP7403586B2/ja
Priority to EP22189729.1A priority patent/EP4109265A3/en
Priority to US17/887,951 priority patent/US20220391774A1/en
Priority to KR1020220106027A priority patent/KR20220124661A/ko
Application granted granted Critical
Publication of CN114201154B publication Critical patent/CN114201154B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G06N20/10—Machine learning using kernel methods, e.g. support vector machines [SVM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/30—Creation or generation of source code
    • G06F8/31—Programming languages or programming paradigms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/545—Interprogram communication where tasks reside in different layers, e.g. user- and kernel-space
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/30—Creation or generation of source code
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/30—Creation or generation of source code
    • G06F8/36—Software reuse
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/40—Transformation of program code
    • G06F8/51—Source to source
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4482—Procedural
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/451—Execution arrangements for user interfaces
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/547—Remote procedure calls [RPC]; Web services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/10—Interfaces, programming languages or software development kits, e.g. for simulating neural networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Biomedical Technology (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Computational Linguistics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Human Computer Interaction (AREA)
  • Medical Informatics (AREA)
  • Stored Programmes (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Reverberation, Karaoke And Other Acoustics (AREA)

Abstract

本公开提供了算子生成方法和装置，具体涉及神经网络技术领域。具体实现方案为：构建一组基础应用程序接口，基础应用程序接口用于提供以下基础功能中的一项：访问功能、存储功能和运算功能；构建内核应用程序接口，内核应用程序接口用于调用基础应用程序接口以实现算子逻辑；基于一组基础应用程序接口和内核应用程序接口，生成目标内核算子。该方式有效加速了算子开发，提高了算子的可维护性。

Description

算子生成方法和装置
技术领域
本公开涉及计算机技术领域，具体涉及神经网络技术领域，尤其涉及一种算子生成方法和装置。
背景技术
目前深度神经网络框架包含大量的算子，在目前的算子体系中，每个算子均需要单独开发Kernel函数，对于不同的硬件，Kernel实现不同，也即现有的深度学习框架每一个算子每种硬件平台对应至少一个Kernel。
发明内容
本公开实施例提供了一种算子生成方法、装置、设备以及存储介质。
第一方面，本公开实施例提供了一种算子生成方法，该方法包括：构建一组基础应用程序接口，基础应用程序接口用于提供以下基础功能中的一项：访问功能、存储功能和运算功能；构建内核应用程序接口，内核应用程序接口用于调用所述基础应用程序接口以实现算子逻辑；基于一组基础应用程序接口和内核应用程序接口，生成目标内核算子。
第二方面，本公开实施例提供了一种算子生成装置，该装置包括：第一构建模块，被配置成构建一组基础应用程序接口，基础应用程序接口用于提供以下基础功能中的一项：访问功能、存储功能和运算功能；第二构建模块，被配置成构建内核应用程序接口，内核应用程序接口用于调用所述基础应用程序接口以实现算子逻辑；生成目标模块，被配置成基于一组基础应用程序接口和内核应用程序接口，生成目标内核算子。
第三方面，本公开实施例提供了一种电子设备，该电子设备包括一个或多个处理器；存储装置，其上存储有一个或多个程序，当一个或多个程序被该一个或多个处理器执行，使得一个或多个处理器实现如第一方面的任一实施例的算子生成方法。
第四方面，本公开实施例提供了一种计算机可读介质，其上存储有计算机程序，该程序被处理器执行时实现如第一方面的任一实施例的算子生成方法。
第五方面，本公开实施例提供了一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现如第一方面的任一实施例的算子生成方法。
本公开加速了算子开发，提高了算子的可维护性。
应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其他特征将通过以下的说明书而变得容易理解。
附图说明
图1是本公开可以应用于其中的示例性系统架构图；
图2是根据本公开的算子生成方法的一个实施例的流程图；
图3是根据本公开的算子生成方法的一个应用场景的示意图；
图4是根据本公开的算子生成方法的又一个实施例的流程图；
图5是根据本公开的算子生成装置的一个实施例的示意图；
图6是适于用来实现本公开实施例的电子设备的计算机系统的结构示意图。
具体实施方式
以下结合附图对本公开的示范性实施例做出说明，其中包括本公开实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本公开的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。
需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
图1示出了可以应用本公开的算子生成方法的实施例的示例性系统架构100。
如图1所示，系统架构100可以包括终端设备101、102、103，网络104和服务器105。网络104用以在终端设备101、102、103和服务器105之间提供通信链路的介质。网络104可以包括各种连接类型，例如有线、无线通信链路或者光纤电缆等等。
用户可以使用终端设备101、102、103通过网络104与服务器105交互，以接收或发送消息等。终端设备101、102、103上可以安装深度神经网络框架。
终端设备101、102、103可以是硬件，也可以是软件。当终端设备101、102、103为硬件时，可以是具有显示屏的各种电子设备，包括但不限于手机和笔记本电脑。当终端设备101、102、103为软件时，可以安装在上述所列举的电子设备中。其可以实现成多个软件或软件模块(例如用来提供算子生成服务)，也可以实现成单个软件或软件模块。在此不做具体限定。
服务器105可以是提供各种服务的服务器，例如，构建一组基础应用程序接口，基础应用程序接口用于提供以下基础功能中的一项：访问功能、存储功能和运算功能；构建内核应用程序接口，内核应用程序接口用于调用所述基础应用程序接口以实现算子逻辑；基于一组基础应用程序接口和内核应用程序接口，生成目标内核算子。
需要说明的是，服务器105可以是硬件，也可以是软件。当服务器105为硬件时，可以实现成多个服务器组成的分布式服务器集群，也可以实现成单个服务器。当服务器为软件时，可以实现成多个软件或软件模块(例如用来提供算子生成服务)，也可以实现成单个软件或软件模块。在此不做具体限定。
需要指出的是，本公开的实施例所提供的算子生成方法可以由服务器105执行，也可以由终端设备101、102、103执行，还可以由服务器105和终端设备101、102、103彼此配合执行。相应地，算子生成装置包括的各个部分(例如各个单元、子单元、模块、子模块)可以全部设置于服务器105中，也可以全部设置于终端设备101、102、103中，还可以分别设置于服务器105和终端设备101、102、103中。
应该理解，图1中的终端设备、网络和服务器的数目仅仅是示意性的。根据实现需要，可以具有任意数目的终端设备、网络和服务器。
图2示出了算子生成方法的实施例的流程示意图200。该算子生成方法包括以下步骤：
步骤201，构建一组基础应用程序接口。
在本实施例中，执行主体(例如，图1中的服务器105或终端设备101、102、103)可构建一组基础应用程序接口，即基础API(Application Programming Interface，应用程序接口)，也即一组Primitive API，基础API对应模块级设备函数，多线程环境下使用多线程完成功能的函数，提供以下至少一项基础功能：访问功能，即读数据功能，存储功能，即写数据功能和运算功能。
其中，API是一些预先定义的函数，目的是提供应用程序与开发人员基于某软件或硬件得以访问的一组例程，而又无需访问源码，或理解内部工作机制的细节。
这里，基础API主要面向SIMD(Single Instruction Multiple Data，单指令多数据流)硬件架构，例如，GPU(Graphics Processing Unit，图形处理器)、NPU(Neural-Network Processing Unit，嵌入式神经网络处理器)等。
具体地，SIMD硬件结构多线程环境下，基础API被多个线程同时调用，例如，thread1、thread2、thread3，每个线程有自己局部的内存空间及共享内存空间。
需要指出的是，基础API不能单独作为kernel算子，并且，不同硬件设备可调用的基础API不同。
这里，一组基础API可以包括一个或多个基础API。
具体地，一组基础API可以包括10个基础API，其中，1个为用于提供访问功能的基础API、一个为用于提供存储功能的基础API和8个为用于提供不同运算功能的基础API。
步骤202，构建内核应用程序接口。
在本实施例中，执行主体构建内核应用程序接口，即kernel API，对应kernel级函数，每个kernel算子对应一个kernel API，kernel API用于调用基础API以实现算子逻辑。
这里，kernel API可应用于不同的硬件设备。
步骤203，基于一组基础应用程序接口和内核应用程序接口，生成目标内核算子。
在本实施例中，执行主体可以根据一组基础API中的一个或多个基础API和一个kernel API，生成目标kernel算子，即使用kernel算子调用一组基础API中的一个或多个基础API，生成目标内核算子，即目标kernel算子。
具体地，一组基础API可以包括5个基础API，其中，1个为用于提供访问功能的基础API、1个为用于提供存储功能的基础API、3个为用于提供不同运算功能的基础API，3个用于提供不同运算功能的基础API分别为用于提供A运算功能的基础API、用于提供B运算功能的基础API和用于提供C运算功能的基础API。执行主体可以使用kernel算子调用该组基础API中的一个提供访问功能的基础API、一个提供A运算功能的基础API及一个提供存储功能的基础API生成目标A kernel算子；可以使用kernel算子调用该组基础API中的一个提供访问功能的基础API、一个提供A运算功能的基础API、一个提供B运算功能的基础API以及一个提供存储功能的基础API，生成目标D kernel算子；也可以可以使用kernel算子调用该组基础API中的一个提供访问功能的基础API、一个提供A运算功能的基础API、一个提供B运算功能的基础API、一个提供C运算功能的基础API以及一个提供存储功能的基础API，生成目标Ekernel算子。
这里，目标kernel算子的功能通常与生成该目标kernel算子的提供运算功能的基础API的功能相对应。
在一些可选的方式中，基于一组基础应用程序接口和内核应用程序接口，生成目标内核算子，包括：响应于检测到对基础应用程序接口的更新操作，根据更新操作生成更新后的一组基础应用程序接口；基于更新后的一组基础应用程序接口和内核应用程序接口，生成目标内核算子。
在本实现方式中，执行主体可实时或定期检测是否存在用户对基础API的更新操作，响应于确定存在，根据更新操作生成更新后的一组基础API，并基于更新后的一组基础API和kernel API，生成目标kernel算子。
该实现方式通过响应于检测到对基础API的更新操作，根据更新操作生成更新后的一组基础API；基于更新后的一组基础API和kernel API，生成目标kernel算子，即在对大量kernel算子进行优化升级时，直接对各kernel算子调用的一组基础API进行优化升级即可，无需对大量kernel算子逐一进行升级优化，提高了开发优化的效率。
在一些可选的方式中，构建一组基础应用程序接口，包括：基于待生成目标内核算子的硬件架构的类别，构建一组基础应用程序接口。
在本实现方式中，执行主体可首先获取待生成目标内核算子的硬件架构的类别，例如，GPU、NPU等，根据硬件架构的类别构建与当前硬件架构相适应的一组基础应用程序接口。
具体地，若待生成目标内核算子的硬件架构的类别为GPU，则构建一组与GPU架构相适应的一组基础应用程序接口，若待生成目标内核算子的硬件架构的类别为NPU，则构建一组与NPU架构相适应的一组基础应用程序接口。
该实现方式通过基于待生成目标kernel算子的硬件架构的类别，构建一组基础API，进而根据一组基础API和kernel API生成与当前硬件架构相适应的目标kernel算子，实现了在不同硬件架构条件下基于一组基础API和kernel API，生成目标kernel算子，避免了在硬件迁移时对大量的kernel算子进行与硬件架构相适应地更改，即只需构建一组与当前硬件架构相适应的基础API即可，有效降低了硬件迁移成本。
继续参见图3，图3是根据本实施例的算子生成方法的应用场景的一个示意图。执行主体301可构建一组基础API302，该组基础API可以包括三种基础API，分别为用于提供访问功能的基础API、用于提供存储功能的基础API和用于提供运算功能的基础API，如该组基础API共包括4个基础API，分别为用于提供访问功能的基础API、用于提供存储功能的基础API、用于提供M运算功能的基础API和用于提供N运算功能的基础API；进一步地，执行主体构建kernel API303，kernel API用于调用基础API以实现算子逻辑；基于一组基础API302和kernel API303，生成目标kernel算子304，如使用kerne API调用用于提供访问功能的基础API、用于提供存储功能的基础API、用于提供M运算功能的基础API，生成目标M kernel算子。
本公开的实施例提供的算子生成方法，通过构建一组基础API，基础API用于提供以下基础功能中的一项：访问功能、存储功能和运算功能；构建kernel API，kernel API用于调用所述基础API以实现算子逻辑；基于一组基础API和kernel API，生成目标kernel算子，即通过kernel API调用有限数量个基础API即可实现任意功能类型的目标kernel算子，有效解决了现有技术中，需要单独开发大量的功能不同的kernel算子的问题，有效加速了算子开发，提高了算子的可维护性。
进一步参考图4，其示出了图2所示的算子生成方法的又一个实施例的流程400。在本实施例中，算子生成方法的流程400，可包括以下步骤：
步骤401，构建一组基础应用程序接口。
在本实施例中，步骤401的实现细节和技术效果，可以参考对步骤201的描述，在此不再赘述。
步骤402，构建内核应用程序接口。
在本实施例中，步骤402的实现细节和技术效果，可以参考对步骤202的描述，在此不再赘述。
步骤403，基于一组基础应用程序接口中的三种基础应用程序接口和内核应用程序接口，生成目标内核算子。
在本实施例中，执行主体可以根据一组基础应用程序接口中三种基础应用程序接口和一个内核应用程序接口，生成目标内核算子。
其中，三种基础应用程序接口分别为输入输出应用程序接口，即IO API，计算应用程序接口，即Compute API，和计算规则应用程序接口，即OpFunc API。
这里，IO API用于完成全局内存与寄存器间的读写，Compute API为通用计算函数，例如，ElementwiseBinary、ElementwiseUnary等，OpFunc API用于定义计算API中的计算规则，供Compute API调用。
具体地，实现add操作需要定义OpFunc API，如AddFunctor，供Compute API，如ElementwiseBinary调用。
这里，OpFunc API可以直接使用默认的OpFunc API，也可以根据需要进行自定义，本申请对此不作限定。
需要指出的是，上述三种基础API均为Block级别的多线程API，可以直接传入当前Block的数据指针以及操作类型完成相应的计算。
具体地，IO API中的数据读取，即ReadData，从全局内存读取数据到片上内存，可通过如下CUDA编程(Compute Unified Device Architecture，统一计算设备架构)代码表示：
template<typename Tx,typename Ty,int NX,int NY,int BlockSize,boolIsBoundary＝false>
_device_void ReadData(Ty*dst,const Tx*src,int size_nx,int size_ny,intstride_nx,int stride_ny)；
Compute API中的数据规约，即Reduce，即在尽可能保持数据原貌的前提下，最大限度地精简数据量，可通过如下代码表示：
template<typename T,int NX,int NY,int BlockSize,class ReduceFunctor，ReduceMode Mode>
_device_void Reduce(T*out,T*in,ReduceFunctor reducer，bool reduce_last_dim)；
一个完整的目标kernel算子，例如，add算子，具体可通过如下代码表示：
InT args[2][VecSize]；
OutT result[VecSize]；
//load
kps::Init<InT,VecSize>(args[0],static_cast<InT>(1.0f))；
kps::Init<InT,VecSize>(args[1],static_cast<InT>(1.0f))；
kps::ReadData<InT,VecSize,1,1,IsBoundary>(args[0],in[0]+data_offset,num)；
kps::ReadData<InT,VecSize,1,1,IsBoundary>(args[1],in[1]+data_offset,num)；
//compute
kps::ElementwiseBinary<InT,OutT,VecSize,1,1,Functor>(result,args[0],args[1],func)；
//store
kps::WriteData<OutT,VecSize,1,1,IsBoundary>(out+data_offset,result,num)；
在一些可选的方式中，计算规则应用程序接口根据用户需求设定。
在本实现方式中，执行主体可以根据一组基础API中三种基础API和一个kernelAPI，生成目标kernel算子，其中，计算规则API，即OpFunc API，可根据用户需求自定义生成。
该实现方式通过根据一组基础API中三种基础API和一个kernelAPI，生成目标kernel算子，其中，计算规则API根据用户需求设定，可进一步增强算子开发效率和灵活性。
本公开的上述实施例，与图2所示实施例相比，突出了构建一组基础应用程序接口，构建内核应用程序接口，基于一组基础应用程序接口中的三种基础应用程序接口和内核应用程序接口，生成目标内核算子，三种基础应用程序接口分别为输入输出应用程序接口，计算应用程序接口，和计算规则应用程序接口，即通过有限的具有三种基础功能的基础应用程序接口：输入输出应用程序接口、计算应用程序接口和计算规则应用程序接口以及内核应用程序接口生成目标内核算子，有助于进一步简化代码，提高算子开发效率及可维护性。
进一步参考图5，作为对上述各图所示方法的实现，本公开提供了一种算子生成装置的一个实施例，该装置实施例与图1所示的方法实施例相对应，该装置具体可以应用于各种电子设备中。
如图5所示，本实施例的算子生成装置500包括：第一构建模块501、第二构建模块502和生成目标模块503。
其中，第一构建模块501，可被配置成构建一组基础应用程序接口，基础应用程序接口用于提供以下基础功能中的一项：访问功能、存储功能和运算功能。
第二构建模块502，可被配置成构建内核应用程序接口，内核应用程序接口用于调用所述基础应用程序接口以实现算子逻辑。
生成目标模块503，可被配置成基于一组基础应用程序接口和内核应用程序接口，生成目标内核算子。
在本实施例的一些可选的方式中，生成目标模块进一步被配置成：基于一组基础应用程序接口中的三种基础应用程序接口和内核应用程序接口，生成目标内核算子，三种基础应用程序接口分别为输入输出应用程序接口、计算应用程序接口和计算规则应用程序接口，其中，输入输出应用程序接口用于完成全局内存与寄存器间的读写；计算应用程序接口为通用计算函数，计算规则应用程序接口用于定义计算应用程序接口中的计算规则，供计算应用程序接口调用。
在本实施例的一些可选的方式中，生成目标模块进一步被配置成：响应于检测到对基础应用程序接口的更新操作，根据更新操作生成更新后的一组基础应用程序接口；基于更新后的一组基础应用程序接口和内核应用程序接口，生成目标内核算子。
在本实施例的一些可选的方式中，第一构建模块进一步被配置成：基于待生成目标内核算子的硬件架构的类别，构建一组基础应用程序接口。
在本实施例的一些可选的方式中，计算规则应用程序接口根据用户需求设定。
本公开的技术方案中，所涉及的用户个人信息的获取，存储和应用等，均符合相关法律法规的规定，且不违背公序良俗。
根据本公开的实施例，本公开还提供了一种电子设备、一种可读存储介质和一种计算机程序产品。
如图6所示，是根据本公开实施例的算子生成方法的电子设备的框图。
600是根据本公开实施例的算子生成方法的电子设备的框图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本公开的实现。
如图6所示，该电子设备包括：一个或多个处理器601、存储器602，以及用于连接各部件的接口，包括高速接口和低速接口。各个部件利用不同的总线互相连接，并且可以被安装在公共主板上或者根据需要以其它方式安装。处理器可以对在电子设备内执行的指令进行处理，包括存储在存储器中或者存储器上以在外部输入/输出装置(诸如，耦合至接口的显示设备)上显示GUI的图形信息的指令。在其它实施方式中，若需要，可以将多个处理器和/或多条总线与多个存储器和多个存储器一起使用。同样，可以连接多个电子设备，各个设备提供部分必要的操作(例如，作为服务器阵列、一组刀片式服务器、或者多处理器系统)。图6中以一个处理器601为例。
存储器602即为本公开所提供的非瞬时计算机可读存储介质。其中，所述存储器存储有可由至少一个处理器执行的指令，以使所述至少一个处理器执行本公开所提供的算子生成方法。本公开的非瞬时计算机可读存储介质存储计算机指令，该计算机指令用于使计算机执行本公开所提供的算子生成方法。
存储器602作为一种非瞬时计算机可读存储介质，可用于存储非瞬时软件程序、非瞬时计算机可执行程序以及模块，如本公开实施例中的算子生成方法对应的程序指令/模块(例如，附图5所示的登录模块501和退出模块502)。处理器601通过运行存储在存储器602中的非瞬时软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现上述方法实施例中的算子生成方法。
存储器602可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储人脸跟踪的电子设备的使用所创建的数据等。此外，存储器602可以包括高速随机存取存储器，还可以包括非瞬时存储器，例如至少一个磁盘存储器件、闪存器件、或其他非瞬时固态存储器件。在一些实施例中，存储器602可选包括相对于处理器601远程设置的存储器，这些远程存储器可以通过网络连接至车道线检测的电子设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
算子生成方法的电子设备还可以包括：输入装置603和输出装置604。处理器601、存储器602、输入装置603和输出装置604可以通过总线或者其他方式连接，图6中以通过总线连接为例。
输入装置603可接收输入的数字或字符信息，以及产生与车道线检测的电子设备的用户设置以及功能控制有关的键信号输入，例如触摸屏、小键盘、鼠标、轨迹板、触摸板、指示杆、一个或者多个鼠标按钮、轨迹球、操纵杆等输入装置。输出装置604可以包括显示设备、辅助照明装置(例如，LED)和触觉反馈装置(例如，振动电机)等。该显示设备可以包括但不限于，液晶显示器(LCD)、发光二极管(LED)显示器和等离子体显示器。在一些实施方式中，显示设备可以是触摸屏。
此处描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、专用ASIC(专用集成电路)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
这些计算程序(也称作程序、软件、软件应用、或者代码)包括可编程处理器的机器指令，并且可以利用高级过程和/或面向对象的编程语言、和/或汇编/机器语言来实施这些计算程序。如本文使用的，术语“机器可读介质”和“计算机可读介质”指的是用于将机器指令和/或数据提供给可编程处理器的任何计算机程序产品、设备、和/或装置(例如，磁盘、光盘、存储器、可编程逻辑装置(PLD))，包括，接收作为机器可读信号的机器指令的机器可读介质。术语“机器可读信号”指的是用于将机器指令和/或数据提供给可编程处理器的任何信号。
为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)和互联网。
计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。
根据本公开实施例的技术方案，实现了加速了算子开发，提高了算子的可维护性。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发申请中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本公开公开的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本公开保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本公开的精神和原则之内所作的修改、等同替换和改进等，均应包含在本公开保护范围之内。

Claims (10)

1.一种算子生成方法，包括：
基于待生成目标内核算子的硬件架构的类别，构建一组基础应用程序接口，所述基础应用程序接口用于提供以下基础功能中的一项：访问功能、存储功能和运算功能，所述一组基础应用程序接口包括提供运算功能的基础应用程序接口和提供访问功能的基础应用程序接口，所述基础应用程序接口对应模块级设备函数；
构建内核应用程序接口，所述内核应用程序接口用于调用所述基础应用程序接口以实现算子逻辑，所述内核应用程序接口对应内核级函数，每个内核算子对应一个内核应用程序接口，所述内核应用程序接口应用于不同的硬件设备；
基于所述一组基础应用程序接口和所述内核应用程序接口，生成目标内核算子。
2.根据权利要求1所述的方法，其中，所述基于所述一组基础应用程序接口和所述内核应用程序接口，生成目标内核算子，包括：
基于所述一组基础应用程序接口中的三种基础应用程序接口和内核应用程序接口，生成目标内核算子，所述三种基础应用程序接口分别为输入输出应用程序接口、计算应用程序接口和计算规则应用程序接口，其中，所述输入输出应用程序接口用于完成全局内存与寄存器间的读写，所述计算应用程序接口为通用计算函数，所述计算规则应用程序接口用于定义计算应用程序接口中的计算规则，供所述计算应用程序接口调用。
3.根据权利要求1所述的方法，其中，所述基于一组基础应用程序接口和内核应用程序接口，生成目标内核算子，包括：
响应于检测到对基础应用程序接口的更新操作，根据更新操作生成更新后的一组基础应用程序接口；
基于所述更新后的一组基础应用程序接口和内核应用程序接口，生成目标内核算子。
4.根据权利要求2所述的方法，其中，所述计算规则应用程序接口根据用户需求设定。
5.一种算子生成装置，包括：
第一构建模块，被配置成基于待生成目标内核算子的硬件架构的类别，构建一组基础应用程序接口，所述基础应用程序接口用于提供以下基础功能中的一项：访问功能、存储功能和运算功能，所述一组基础应用程序接口包括提供运算功能的基础应用程序接口和提供访问功能的基础应用程序接口，所述基础应用程序接口对应模块级设备函数；
第二构建模块，被配置成构建内核应用程序接口，所述内核应用程序接口用于调用所述基础应用程序接口以实现算子逻辑，所述内核应用程序接口对应内核级函数，每个内核算子对应一个内核应用程序接口，所述内核应用程序接口应用于不同的硬件设备；
生成目标模块，被配置成基于所述一组基础应用程序接口和所述内核应用程序接口，生成目标内核算子。
6.根据权利要求5所述的装置，其中，所述生成目标模块进一步被配置成：
基于所述一组基础应用程序接口中的三种基础应用程序接口和内核应用程序接口，生成目标内核算子，所述三种基础应用程序接口分别为输入输出应用程序接口、计算应用程序接口和计算规则应用程序接口，其中，所述输入输出应用程序接口用于完成全局内存与寄存器间的读写，所述计算应用程序接口为通用计算函数，所述计算规则应用程序接口用于定义计算应用程序接口中的计算规则，供所述计算应用程序接口调用。
7.根据权利要求5所述的装置，其中，所述生成目标模块进一步被配置成：
响应于检测到对基础应用程序接口的更新操作，根据更新操作生成更新后的一组基础应用程序接口；
基于所述更新后的一组基础应用程序接口和内核应用程序接口，生成目标内核算子。
8.根据权利要求6所述的装置，其中，所述计算规则应用程序接口根据用户需求设定。
9.一种电子设备，其特征在于，包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-4中任一项所述的方法。
10.一种存储有计算机指令的非瞬时计算机可读存储介质，其特征在于，所述计算机指令用于使所述计算机执行权利要求1-4中任一项所述的方法。
CN202111503431.6A 2021-12-10 2021-12-10 算子生成方法和装置 Active CN114201154B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202111503431.6A CN114201154B (zh) 2021-12-10 2021-12-10 算子生成方法和装置
JP2022094040A JP7403586B2 (ja) 2021-12-10 2022-06-10 演算子の生成方法および装置、電子機器、記憶媒体並びにコンピュータプログラム
EP22189729.1A EP4109265A3 (en) 2021-12-10 2022-08-10 Method and apparatus for generating operator
US17/887,951 US20220391774A1 (en) 2021-12-10 2022-08-15 Method and Apparatus for Generating Operator
KR1020220106027A KR20220124661A (ko) 2021-12-10 2022-08-24 연산자 생성 방법, 장치, 전자 기기, 저장 매체 및 컴퓨터 프로그램

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111503431.6A CN114201154B (zh) 2021-12-10 2021-12-10 算子生成方法和装置

Publications (2)

Publication Number Publication Date
CN114201154A CN114201154A (zh) 2022-03-18
CN114201154B true CN114201154B (zh) 2023-01-31

Family

ID=80652002

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111503431.6A Active CN114201154B (zh) 2021-12-10 2021-12-10 算子生成方法和装置

Country Status (5)

Country Link
US (1) US20220391774A1 (zh)
EP (1) EP4109265A3 (zh)
JP (1) JP7403586B2 (zh)
KR (1) KR20220124661A (zh)
CN (1) CN114201154B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111695501A (zh) * 2020-06-11 2020-09-22 青岛大学 一种基于操作系统内核调用数据的设备软故障检测方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2990547B1 (fr) * 2012-05-11 2014-06-20 Thales Sa Systeme de maintenance centralisee parametrable destine a un aeronef
JP6200824B2 (ja) 2014-02-10 2017-09-20 ルネサスエレクトロニクス株式会社 演算制御装置及び演算制御方法並びにプログラム、ＯｐｅｎＣＬデバイス
US9501269B2 (en) 2014-09-30 2016-11-22 Advanced Micro Devices, Inc. Automatic source code generation for accelerated function calls
CN109447256A (zh) * 2018-09-12 2019-03-08 上海交通大学 基于FPGA的Tensorflow系统加速的设计方法
US11847554B2 (en) 2019-04-18 2023-12-19 Cambricon Technologies Corporation Limited Data processing method and related products
US11663523B2 (en) 2019-09-14 2023-05-30 Oracle International Corporation Machine learning (ML) infrastructure techniques
CN110908797B (zh) * 2019-11-07 2023-09-15 浪潮电子信息产业股份有限公司 调用请求数据处理方法、装置、设备、存储介质及系统
CN110929883A (zh) * 2019-11-22 2020-03-27 苏州浪潮智能科技有限公司 一种在TensorFlow中支持FPGA训练的方法和装置
CN112860420A (zh) * 2019-11-27 2021-05-28 阿里巴巴集团控股有限公司 基于硬件虚拟化的数据处理方法及装置
CN111782181A (zh) 2020-06-28 2020-10-16 北京百度网讯科技有限公司 代码生成方法、装置、电子设备以及存储介质
CN112613577A (zh) * 2020-12-31 2021-04-06 上海商汤智能科技有限公司 神经网络的训练方法、装置、计算机设备及存储介质

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111695501A (zh) * 2020-06-11 2020-09-22 青岛大学 一种基于操作系统内核调用数据的设备软故障检测方法

Also Published As

Publication number Publication date
EP4109265A2 (en) 2022-12-28
US20220391774A1 (en) 2022-12-08
JP2022113774A (ja) 2022-08-04
CN114201154A (zh) 2022-03-18
JP7403586B2 (ja) 2023-12-22
EP4109265A3 (en) 2023-05-03
KR20220124661A (ko) 2022-09-14

Similar Documents

Publication Publication Date Title
EP3828719A2 (en) Method and apparatus for generating model for representing heterogeneous graph node, electronic device, storage medium, and computer program product
CN107454954B (zh) 数据绑定相关性分析
US20220308900A1 (en) Method and apparatus of pre-rendering page, electronic device, and storage medium
JP7248756B2 (ja) 深層学習に基づく演算子の登録処理方法、装置及び電子機器
CN111708520A (zh) 应用构建方法、装置、电子设备及存储介质
JP7170094B2 (ja) オペレーター併合方法、装置、電子デバイス、記憶媒体及びコンピュータプログラム
CN112270403B (zh) 构建深度学习的网络模型的方法、装置、设备和存储介质
CN111783998B (zh) 一种违规账号识别模型训练方法、装置及电子设备
US11294651B2 (en) Code execution method, device, and rendering apparatus
CN111782181A (zh) 代码生成方法、装置、电子设备以及存储介质
US20180349003A1 (en) Switch control for animations
CN114416578A (zh) 测试方法和装置
CN111563253B (zh) 智能合约运行方法、装置、设备及存储介质
CN111767059B (zh) 深度学习模型的部署方法、装置、电子设备和存储介质
US11379201B2 (en) Wrapping method, registration method, device, and rendering apparatus
CN114201154B (zh) 算子生成方法和装置
JP7265618B2 (ja) 深層学習トレーニングタスクに向けたプロセッサメモリを最適化するための方法及び装置
CN114661274A (zh) 用于生成智能合约的方法和装置
US20120072891A1 (en) Computer Language Syntax for Automatic Callback Function Generation
CN111582480A (zh) 用于对模型剪枝的方法和装置
CN115145730B (zh) 运行监测方法、装置、电子设备和存储介质
CN111582481B (zh) 用于对模型蒸馏的方法和装置
US11689630B2 (en) Request processing method and apparatus, electronic device, and computer storage medium
CN113377660A (zh) 测试方法和装置
US20220374331A1 (en) Method of debugging applet, electronic device, and storage medium

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant