CN114172803A - 基于以太网交换技术的多fpga版本控制和配置系统及方法 - Google Patents

Abstract

本发明公开了一种基于以太网交换技术的多FPGA版本控制和配置系统及方法，涉及无线通信技术领域。该系统包括主控SOC、以太网交换芯片和多片从FPGA器件，所述主控SOC与所述以太网交换芯片连接，所述以太网交换芯片还与各片所述从FPGA器件连接。本发明可在降低成本的同时能够快速配置多片FPGA，轻松实现版本切换，大大提高配置的灵活性。

Description

基于以太网交换技术的多FPGA版本控制和配置系统及方法

技术领域

本发明涉及无线通信技术领域，具体而言，涉及一种基于以太网交换技术的多FPGA版本控制和配置系统及方法。

背景技术

在无线通信领域中AAS(Active Antenna System)以逐渐成为主流基站形态，在逐步将RRU(Remote Radio Unit)功能上移的同时对天线进行一体化设计以节约原有的天线安装空间减少基站设备数，有效降低站点租金。AAS在支持Massive MIMO技术的同时在数字域进行运算直接驱动天线振子，在AAS系统中通常需要多片FPGA来处理多通道的天线数据，因此在AAS系统启动过程中需要对多片FPGA进行配置。

目前业界主流的多FPGA配置方法通常是将配置数据烧写到配置芯片中保存，FPGA器件在每次上电时，作为控制器主动向配置芯片发起读取请求，将配置数据读入FPGA中，实现对FPGA的编程。但由于配置数据存储在配置芯片中，该方法在进行配置修改升级时需要对所有的配置芯片进行重新烧录，不利于版本的控制。与之相比的JTAG链配置方式，将所有芯片串联起来实现下载编程，该方法中由于TCK和TMS两个信号是连接到链路结构中的所有FPGA芯片，因此对这两个信号的完整性有很高的要求，任何的尖峰干扰和边沿抖动都会导致配置失败。同时由于JTAG的频率限制也导致了 JTAG链在多片FPGA的配置过程中速度较慢，大大拖慢了整个系统的启动速度。

发明内容

为了克服上述问题或者至少部分地解决上述问题，本发明实施例提供一种基于以太网交换技术的多FPGA版本控制和配置系统及方法，可在降低成本的同时能够快速配置多片FPGA，轻松实现版本切换，大大提高配置的灵活性。

本发明的实施例是这样实现的：

第一方面，本发明实施例提供一种基于以太网交换技术的多FPGA版本控制和配置系统，包括主控SOC、以太网交换芯片和多片从FPGA器件，上述主控SOC与上述以太网交换芯片连接，上述以太网交换芯片还与各片上述从FPGA器件连接。

主控SOC负责从FPGA设备的版本存储及控制，以太网交换芯片使用 SGMII(SerialGigabit Media IndependentInte)接口电路连接所有 FPGA(SOC)芯片，来实现板内千兆交换网络。从FPGA(SOC)启动后通过以太网发送版本请求获取对应的版本，在接收完版本文件后通过DMA(Direct Memory Access)实现FPGA的快速配置。

本发明在硬件设计中增加了以太网交换芯片，系统中的所有FPGA器件通过SGMII连接到以太网交换芯片，相比于传统PHY(Physical)+MAC(Media Access Control)结构的网络取消了PHY芯片，通过Fixed Link的方式连接交换芯片与FPGA器件，从而实现在数据链路层直接进行数据交换，这种方式能大大减少数据传输过程中的时延。本发明中所用到的FPGA为多核异构SOC,分为PS(Processing System)和PL(Progarmmable Logic)在软件设计中通过ubootenv储存启动参数，同时启动参数可以在启动后的Linux环境下进行修改。

第二方面，本发明实施例提供一种基于以太网交换技术的多FPGA版本控制和配置方法，包括以下步骤：

启动主控SOC与多片从FPGA器件，进行硬件初始化处理；

完成硬件初始化后，进行环境初始化处理；

完成环境初始化后，通过主控SOC确认启动版本；

确认启动版本后，主控SOC从eMCC的对应分区中拉取启动文件并进行文件校验；

校验成功后，主控SOC配置自身FPGA并引导内核进入Linux环境，并搭建各片从FPGA器件的启动环境；

启动环境搭建完成后，进行从FPGA器件配置。

在系统上电后主控SOC与多片从FPGA器件同时启动，然后进行硬件初始化处理，完成硬件初始化后，进行环境初始化处理，配置运行环境，在完成环境初始化后主控SOC会对本次重启的原因进行检查，并确认启动版本；在确认启动版本后主控SOC会从eMCC的对应分区中拉取启动文件，主控SOC完成版本文件读取后会对文件进行校验，如果版本文件校验失败则会读取其他的版本来完成启动，若所有的版本都存在问题则会启动到备份版本，上报启动异常。在版本校验成功后主控SOC会配置自身FPGA并引导内核进入Linux环境，此时从FPGA仍处于等待状态不做任动作。主控SOC 启动到Linux环境后会从ubootenv环境中再次读取启动参数，进而搭建各片从FPGA器件的启动环境，启动环境搭建完成后，进行从FPGA器件配置。

本发明硬件电路上使用以太网交换芯片实现板内交换网络的实现；不使用PHY芯片直接使用SGMII接口连接以太网交换芯片与SOC MAC，在减少 IO使用的同时减少数据传输的时延。

基于第二方面，在本发明的一些实施例中，上述进行硬件初始化处理的方法包括以下步骤：

主控SOC通过SMI总线对以太网交换芯片进行初始化，并设置自身MAC 的连接速率参数和工作模式参数；

从FPGA器件启动后对自身的MAC参数进行初始化。

基于第二方面，在本发明的一些实施例中，上述进行环境初始化处理的方法包括以下步骤：

主控SOC和从各片FPGA器件分别读取预设置的PIN脚来确认自身的ID，并通过自身的ID设置对应的IP地址以及MAC地址。

基于第二方面，在本发明的一些实施例中，上述通过主控SOC确认启动版本的方法包括以下步骤：

主控SOC对本次启动的原因进行检查，判断本次启动是否为异常启动，如果是，则主控SOC启动备份版本，通过备份版本的接口将本次异常启动进行上报；如果否，则主控SOC读取ubootenv中的环境变量来确认启动版本。

基于第二方面，在本发明的一些实施例中，该基于以太网交换技术的多FPGA版本控制和配置方法还包括以下步骤：

各片从FPGA器件对本次启动的原因进行检查，判断本次启动是否为上电启动，如果是，则结束，不进行任何动作；如果否，则进行启动上报。

基于第二方面，在本发明的一些实施例中，上述确认启动版本后，主控SOC从eMCC的对应分区中拉取启动文件并进行文件校验的方法包括以下步骤：

确认启动版本后，主控SOC从eMCC的对应分区中拉取启动文件，进行文件读取；

文件读取完成后，主控SOC对读取的文件进行校验，判断校验是否成功，如果是，则主控SOC配置自身FPGA并引导内核进入Linux环境；如果否，则主控SOC通过读取其他的版本来完成启动。

基于第二方面，在本发明的一些实施例中，上述搭建各片从FPGA器件的启动环境的方法包括以下步骤：

主控SOC从ubootenv环境中再次读取启动参数，通过启动参数主控SOC 挂载对应的启动分区并启动TFTP服务；

主控SOC复位所有的从FPGA器件，并启动通过以太网交换芯片来监听以太网端口等待从设备启动的消息的程序。

基于第二方面，在本发明的一些实施例中，上述进行从FPGA器件配置的方法包括以下步骤：

主控SOC复位所有的从FPGA器件后，从FPGA器件重新启动，并进行硬件初始化后再次读取启动的原因；

获取并根据启动原因中的被主控SOC复位后根据预先设置的PIN脚电平来配置自身的IP地址以及MAC地址；

从FPGA器件向主控SOC发送TFTP连接请求以获取启动所需的版本文件；

通过以太网交换芯片多片从FPGA器件同时获取到需要的启动文件；

获取到启动文件后从FPGA器件对该启动文件进行校验，若校验通过，则解压该启动文件，并对解压出的FPGA配置文件再次进行校验，再次校验通过后从FPGA器件通过DMA将对应的FPGA配置文件写入FPGA完成FPGA 的配置，并引导内核进入Linux环境。

基于第二方面，在本发明的一些实施例中，该基于以太网交换技术的多FPGA版本控制和配置方法还包括以下步骤：

从FPGA完成配置后，进行从FPGA启动检测，判断是否启动失败，如果是，则生成并对应的从FPGA启动失败消息。

本发明实施例至少具有如下优点或有益效果：

本发明实施例提供一种基于以太网交换技术的多FPGA版本控制和配置系统及方法，本发明在硬件设计中增加了以太网交换芯片，系统中的所有 FPGA器件通过SGMII连接到以太网交换芯片，相比于传统 PHY(Physical)+MAC(Media Access Control)结构的网络取消了PHY芯片，通过Fixed Link的方式连接交换芯片与FPGA器件，从而实现在数据链路层直接进行数据交换，这种方式能大大减少数据传输过程中的时延。本发明可在降低成本的同时能够快速配置多片FPGA，轻松实现版本切换，大大提高配置的灵活性。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本发明实施例一种基于以太网交换技术的多FPGA版本控制和配置方法的流程图；

图2为本发明实施例一种基于以太网交换技术的多FPGA版本控制和配置系统的原理框图；

图3为本发明实施例提供的一种电子设备的结构框图；

图4为本发明实施例一种基于以太网交换技术的多FPGA版本控制和配置方法中的启动流程示意图。

图标：101、存储器；102、处理器；103、通信接口。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

实施例

如图2所示，第一方面，本发明实施例提供一种基于以太网交换技术的多FPGA版本控制和配置系统，包括主控SOC、以太网交换芯片和多片从 FPGA器件，上述主控SOC与上述以太网交换芯片连接，上述以太网交换芯片还与各片上述从FPGA器件连接。

主控SOC负责从FPGA设备的版本存储及控制，以太网交换芯片使用 SGMII(SerialGigabit Media IndependentInte)接口电路连接所有FPGA(SOC)芯片，来实现板内千兆交换网络。从FPGA(SOC)启动后通过以太网发送版本请求获取对应的版本，在接收完版本文件后通过DMA(Direct Memory Access)实现FPGA的快速配置。

本发明在硬件设计中增加了以太网交换芯片，系统中的所有FPGA器件通过SGMII连接到以太网交换芯片，相比于传统PHY(Physical)+MAC(Media Access Control)结构的网络取消了PHY芯片，通过Fixed Link的方式连接交换芯片与FPGA器件，从而实现在数据链路层直接进行数据交换，这种方式能大大减少数据传输过程中的时延。本发明中所用到的FPGA为多核异构SOC,分为PS(Processing System)和PL(Progarmmable Logic)在软件设计中通过ubootenv储存启动参数，同时启动参数可以在启动后的Linux环境下进行修改。

如图1和图4所示，第二方面，本发明实施例提供一种基于以太网交换技术的多FPGA版本控制和配置方法，包括以下步骤：

S1、启动主控SOC与多片从FPGA器件，进行硬件初始化处理；

进一步地，主控SOC通过SMI总线对以太网交换芯片进行初始化，并设置自身MAC的连接速率参数和工作模式参数；从FPGA器件启动后对自身的MAC参数进行初始化。

在本发明的一些实施例中，在系统上电后主控SOC与多片从FPGA器件同时启动，主控SOC通过SMI(Serial Management Interface)总线对以太网交换芯片进行初始化，并设置自身MAC的连接速率工作模式等参数。从 FPGA启动后仅对自身的MAC参数进行初始化。

S2、完成硬件初始化后，进行环境初始化处理；

进一步地，主控SOC和从各片FPGA器件分别读取预设置的PIN脚来确认自身的ID，并通过自身的ID设置对应的IP地址以及MAC地址。

在本发明的一些实施例中，在完成硬件初始化后，主控SOC及从FPGA 会读取预设置的PIN脚来确认自身的ID，通过ID设置IP地址以及MAC地址，防止出现IP、MAC冲突的问题。

S3、完成环境初始化后，通过主控SOC确认启动版本；

进一步地，主控SOC对本次启动的原因进行检查，判断本次启动是否为异常启动，如果是，则主控SOC启动备份版本，通过备份版本的接口将本次异常启动进行上报；如果否，则主控SOC读取ubootenv中的环境变量来确认启动版本。

进一步地，各片从FPGA器件对本次启动的原因进行检查，判断本次启动是否为上电启动，如果是，则结束，不进行任何动作；如果否，则进行启动上报。

在本发明的一些实施例中，在完成环境初始化后主控SOC会对本次重启的原因进行检查，判断本次启动是否为异常启动，通常异常启动有看门狗复位等。如果本次启动为异常启动，主控SOC将会启动到一个备份的版本，通过这个版本接口将本次异常启动上报。在确认为正常启动后主控SOC 会读取ubootenv中的环境变量来确认启动的版本，同时从FPGA也会检查本次启动的原因，若发现本次启动为上电启动则不进行任何的动作。

S4、确认启动版本后，主控SOC从eMCC的对应分区中拉取启动文件并进行文件校验；

进一步地，确认启动版本后，主控SOC从eMCC的对应分区中拉取启动文件，进行文件读取；文件读取完成后，主控SOC对读取的文件进行校验，判断校验是否成功，如果是，则主控SOC配置自身FPGA并引导内核进入 Linux环境；如果否，则主控SOC通过读取其他的版本来完成启动。

在本发明的一些实施例中，在确认启动版本后主控SOC会从eMCC的对应分区中拉取启动文件，这个启动文件包含FPGA的配置文件以及SOC的内核镜像等，这些文件被压缩打包成一个文件并添加版本信息及校验和。主控SOC完成版本文件读取后会对文件进行校验，如果版本文件校验失败则会读取其他的版本来完成启动，若所有的版本都存在问题则会启动到备份版本，上报启动异常。在版本校验成功后主控SOC会配置自身FPGA并引导内核进入Linux环境，此时从FPGA仍处于等待状态不做任动作。

S5、校验成功后，主控SOC配置自身FPGA并引导内核进入Linux环境，并搭建各片从FPGA器件的启动环境；

进一步地，主控SOC从ubootenv环境中再次读取启动参数，通过启动参数主控SOC挂载对应的启动分区并启动TFTP服务；主控SOC复位所有的从FPGA器件，并启动通过以太网交换芯片来监听以太网端口等待从设备启动的消息的程序。

在本发明的一些实施例中，主控SOC启动到Linux环境后会从ubootenv 环境中再次读取启动参数，通过启动参数主控SOC会挂载对应的启动分区并启动TFTP服务。在完成这个步骤后主控SOC会复位所有的从FPGA,并启动一个程序，这个程序通过以太网交换芯片来监听以太网端口等待从设备启动的消息。

S6、启动环境搭建完成后，进行从FPGA器件配置。

进一步地，主控SOC复位所有的从FPGA器件后，从FPGA器件重新启动，并进行硬件初始化后再次读取启动的原因；获取并根据启动原因中的被主控SOC复位后根据预先设置的PIN脚电平来配置自身的IP地址以及MAC 地址；从FPGA器件向主控SOC发送TFTP连接请求以获取启动所需的版本文件；通过以太网交换芯片多片从FPGA器件同时获取到需要的启动文件；获取到启动文件后从FPGA器件对该启动文件进行校验，若校验通过，则解压该启动文件，并对解压出的FPGA配置文件再次进行校验，再次校验通过后从FPGA器件通过DMA将对应的FPGA配置文件写入FPGA完成FPGA的配置，并引导内核进入Linux环境。

在本发明的一些实施例中，在被主控SOC复位后从FPGA重新启动，在对硬件初始化后再次读取启动的原因，在获取到启动原因为被主控SOC复位后会根据预先设置的PIN脚电平来配置自身的IP地址以及MAC地址。完成这些后从FPGA会向主控SOC发送TFTP连接请求以获取启动所需的版本文件。通过以太网交换芯片多片从FPGA能在数秒内同时获取到需要的启动文件，在获取到启动文件后从FPGA会首先对这个文件进行校验，若校验通过则解压这个启动文件，对解压出的FPGA配置文件再次进行校验。再校验通过后从FPGA会通过DMA将配置文件写入FPGA完成FPGA的配置，并引导内核进入Linux环境。

基于第二方面，在本发明的一些实施例中，该基于以太网交换技术的多FPGA版本控制和配置方法还包括以下步骤：

从FPGA完成配置后，进行从FPGA启动检测，判断是否启动失败，如果是，则生成并对应的从FPGA启动失败消息。

在从FPGA完成配置，引导Linux并进入Linux环境后会根据预先配置的PIN脚电平配置自身的IP地址以及MAC地址，并启动一个心跳程序，通过以太网交换芯片向主控SOC发送启动完成信息。此时主控SOC正在监听这个启动信息，主控SOC在收到从FPGA的启动消息后会等待一段时间，直到所有的从FPGA完成启动，若这个等待超时后任未收到某片从FPGA的启动消息则会上报某片FPGA启动失败。

如图3所示，第三方面，本申请实施例提供一种电子设备，其包括存储器101，用于存储一个或多个程序；处理器102。当一个或多个程序被处理器102执行时，实现如上述第一方面中任一项的方法。

还包括通信接口103，该存储器101、处理器102和通信接口103相互之间直接或间接地电性连接，以实现数据的传输或交互。例如，这些元件相互之间可通过一条或多条通讯总线或信号线实现电性连接。存储器101 可用于存储软件程序及模块，处理器102通过执行存储在存储器101内的软件程序及模块，从而执行各种功能应用以及数据处理。该通信接口103 可用于与其他节点设备进行信令或数据的通信。

其中，存储器101可以是但不限于，随机存取存储器101 (Random Access Memory，RAM)，只读存储器101(Read Only Memory， ROM)，可编程只读存储器101(ProgrammableRead-Only Memory，PROM)，可擦除只读存储器101(Erasable Programmable Read-OnlyMemory，EPROM)，电可擦除只读存储器101(Electric Erasable Programmable Read-OnlyMemory，EEPROM)等。

处理器102可以是一种集成电路芯片，具有信号处理能力。该处理器 102可以是通用处理器102，包括中央处理器102 (Central Processing Unit，CPU)、网络处理器102(Network Processor，NP)等；还可以是数字信号处理器102(Digital Signal Processing，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。

在本申请所提供的实施例中，应该理解到，所揭露的系统及方法和方法，也可以通过其它的方式实现。以上所描述的系统及方法实施例仅仅是示意性的，例如，附图中的流程图和框图显示了根据本申请的多个实施例的系统及方法、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

另外，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

第四方面，本申请实施例提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器102执行时实现如上述第一方面中任一项的方法。所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器101(ROM， Read-Only Memory)、随机存取存储器101(RAM，RandomAccess Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

Claims (10)

1.一种基于以太网交换技术的多FPGA版本控制和配置系统，其特征在于，包括主控SOC、以太网交换芯片和多片从FPGA器件，所述主控SOC与所述以太网交换芯片连接，所述以太网交换芯片还与各片所述从FPGA器件连接。

2.一种基于以太网交换技术的多FPGA版本控制和配置方法，其特征在于，包括以下步骤：

启动主控SOC与多片从FPGA器件，进行硬件初始化处理；

完成硬件初始化后，进行环境初始化处理；

完成环境初始化后，通过主控SOC确认启动版本；

确认启动版本后，主控SOC从eMCC的对应分区中拉取启动文件并进行文件校验；

校验成功后，主控SOC配置自身FPGA并引导内核进入Linux环境，并搭建各片从FPGA器件的启动环境；

启动环境搭建完成后，进行从FPGA器件配置。

3.根据权利要求2所述的一种基于以太网交换技术的多FPGA版本控制和配置方法，其特征在于，所述进行硬件初始化处理的方法包括以下步骤：

主控SOC通过SMI总线对以太网交换芯片进行初始化，并设置自身MAC的连接速率参数和工作模式参数；

从FPGA器件启动后对自身的MAC参数进行初始化。

4.根据权利要求2所述的一种基于以太网交换技术的多FPGA版本控制和配置方法，其特征在于，所述进行环境初始化处理的方法包括以下步骤：

主控SOC和从各片FPGA器件分别读取预设置的PIN脚来确认自身的ID，并通过自身的ID设置对应的IP地址以及MAC地址。

5.根据权利要求2所述的一种基于以太网交换技术的多FPGA版本控制和配置方法，其特征在于，所述通过主控SOC确认启动版本的方法包括以下步骤：

主控SOC对本次启动的原因进行检查，判断本次启动是否为异常启动，如果是，则主控SOC启动备份版本，通过备份版本的接口将本次异常启动进行上报；如果否，则主控SOC读取ubootenv中的环境变量来确认启动版本。

6.根据权利要求5所述的一种基于以太网交换技术的多FPGA版本控制和配置方法，其特征在于，还包括以下步骤：

各片从FPGA器件对本次启动的原因进行检查，判断本次启动是否为上电启动，如果是，则结束，不进行任何动作；如果否，则进行启动上报。

7.根据权利要求2所述的一种基于以太网交换技术的多FPGA版本控制和配置方法，其特征在于，所述确认启动版本后，主控SOC从eMCC的对应分区中拉取启动文件并进行文件校验的方法包括以下步骤：

确认启动版本后，主控SOC从eMCC的对应分区中拉取启动文件，进行文件读取；

文件读取完成后，主控SOC对读取的文件进行校验，判断校验是否成功，如果是，则主控SOC配置自身FPGA并引导内核进入Linux环境；如果否，则主控SOC通过读取其他的版本来完成启动。

8.根据权利要求2所述的一种基于以太网交换技术的多FPGA版本控制和配置方法，其特征在于，所述搭建各片从FPGA器件的启动环境的方法包括以下步骤：

主控SOC从ubootenv环境中再次读取启动参数，通过启动参数主控SOC挂载对应的启动分区并启动TFTP服务；

主控SOC复位所有的从FPGA器件，并启动通过以太网交换芯片来监听以太网端口等待从设备启动的消息的程序。

9.根据权利要求8所述的一种基于以太网交换技术的多FPGA版本控制和配置方法，其特征在于，所述进行从FPGA器件配置的方法包括以下步骤：

主控SOC复位所有的从FPGA器件后，从FPGA器件重新启动，并进行硬件初始化后再次读取启动的原因；

获取并根据启动原因中的被主控SOC复位后根据预先设置的PIN脚电平来配置自身的IP地址以及MAC地址；

从FPGA器件向主控SOC发送TFTP连接请求以获取启动所需的版本文件；

通过以太网交换芯片多片从FPGA器件同时获取到需要的启动文件；

获取到启动文件后从FPGA器件对该启动文件进行校验，若校验通过，则解压该启动文件，并对解压出的FPGA配置文件再次进行校验，再次校验通过后从FPGA器件通过DMA将对应的FPGA配置文件写入FPGA完成FPGA的配置，并引导内核进入Linux环境。

10.根据权利要求2所述的一种基于以太网交换技术的多FPGA版本控制和配置方法，其特征在于，还包括以下步骤：

从FPGA完成配置后，进行从FPGA启动检测，判断是否启动失败，如果是，则生成并对应的从FPGA启动失败消息。

Images