CN114156265A - 一种标准单元库及衬底连接单元的版图结构设计方法 - Google Patents

一种标准单元库及衬底连接单元的版图结构设计方法 Download PDF

Info

Publication number
CN114156265A
CN114156265A CN202111436023.3A CN202111436023A CN114156265A CN 114156265 A CN114156265 A CN 114156265A CN 202111436023 A CN202111436023 A CN 202111436023A CN 114156265 A CN114156265 A CN 114156265A
Authority
CN
China
Prior art keywords
standard cell
connection unit
layout structure
cell library
design method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111436023.3A
Other languages
English (en)
Inventor
高唯欢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202111436023.3A priority Critical patent/CN114156265A/zh
Publication of CN114156265A publication Critical patent/CN114156265A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Architecture (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种标准单元库的版图结构设计方法,包括:确定标准单元库中标准单元和衬底连接单元的版图设计基本参数,所述衬底连接单元用于为标准单元提供衬底电压;根据所述衬底连接单元的版图设计基本参数和衬底连接单元的版图设计规则,确定所述衬底连接单元的版图结构;所述标准单元库的版图结构设计方法,进一步包括:确定标准单元库中标准单元的高度;确定电源线轨道设计方法;确定地线轨道设计方法;确定中线位置;确定P型注入区域;确定N型注入区域。本发明会使得单元高度限制明显减少,所述限制包括:N/P型注入区到N/P注入层的最小距离L1,N/P型注入区的最小宽度L2,则其最小高度为3L1+L2,可适应更低的标准单元库高度和更先进的工艺。

Description

一种标准单元库及衬底连接单元的版图结构设计方法
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种标准单元库及衬底连接单元的版图结构设计方法。
背景技术
标准单元库是用全定制方法设计好各种单元电路的版图,然后把这些经过优化设计并验证通过的单元版图存入数据库。设计时将所需单元从单元库中调出,将其排列成若干行,行间留有布线通道。然后根据电路要求将各单元用连线联接起来,同时把相应的输入、输出单元和压焊块联接起来,得到所要求的芯片版图。由于单元库中各个单元的高度相等,宽度不限,单元中的电源线、地线及输入、输出端口位置都有特殊的规定,使得单元与单元联接时变得简单有序,且布局规律,为以后的高层次的系统设计带来了很大的方便,使得本来很复杂、工作量很大的系统设计变得相对简单、容易,并且带有很强的规律性。
请参阅图3,图3所示是现有衬底连接单元的版图结构示意图。所示衬底连接单元的版图结构由版图设计基本参数确定基本结构,以版图结构长度方向的中线为分界,所述中线的一侧和另一侧分别设置满足有源区设计规则的有源区,所述中线的一侧设有电源总线,所述中线的另一侧设有地总线;所述电源总线通过电源衬底连接总线连接至所述中线一侧的有源区,所述中线一侧的有源区通过设于有源区的接触孔与所述电源衬底连接总线相连;所述地总线通过地衬底连接总线连接至所述中线另一侧的有源区,所述中线另一侧的有源区通过设于有源区的接触孔与所述地衬底连接总线相连。
明显地,上述设计方法会使得单元高度,即电源总线VDD的中线到地总线VSS的中线之间的距离受到较大程度的限制。所述限制包括:N/P型注入区到N/P注入层的最小距离L1,N/P型注入区的最小宽度L2,如图3所示其最小高度为4L1+2L2
寻求一种可将最小高度限制明显减小的标准单元库及衬底连接单元的版图结构设计方法已成为本领域技术人员亟待解决的技术问题之一。
故针对现有技术存在的问题,本案设计人凭借从事此行业多年的经验,积极研究改良,于是有了本发明标准单元库及衬底连接单元的版图结构设计方法。
发明内容
本发明是针对现有技术中,传统衬底连接单元的版图结构设计方法会使得单元高度,即电源总线VDD的中线到地总线VSS的中线之间的距离受到较大程度的限制,所述限制包括:N/P型注入区到N/P注入层的最小距离L1,N/P型注入区的最小宽度L2,其最小高度为4L1+2L2等缺陷提供一种标准单元库的版图结构设计方法。
本发明是针对现有技术中,传统衬底连接单元的版图结构设计方法会使得单元高度,即电源总线VDD的中线到地总线VSS的中线之间的距离受到较大程度的限制,所述限制包括:N/P型注入区到N/P注入层的最小距离L1,N/P型注入区的最小宽度L2,其最小高度为4L1+2L2等缺陷提供一种标准单元库之衬底连接单元的版图结构设计方法。
为实现本发明之第一目的,本发明提供一种标准单元库的版图结构设计方法,所述标准单元库的版图结构设计方法,包括:
执行步骤S1:确定标准单元库中标准单元和衬底连接单元的版图设计基本参数,所述衬底连接单元用于为标准单元提供衬底电压;
执行步骤S2:根据所述衬底连接单元的版图设计基本参数和衬底连接单元的版图设计规则,确定所述衬底连接单元的版图结构;
执行步骤S3:所述标准单元库的版图结构设计方法,进一步包括:确定标准单元库中标准单元的高度;确定电源线轨道设计方法;确定地线轨道设计方法;确定中线位置;确定P型注入区域;确定N型注入区域。
可选地,所述标准单元库中标准单元的高度是根据流片厂家提供的设计规则文件中最底层金属的最小设计规则确定单元库的高度。
可选地,所述最底层金属的最小设计规则是根据流片厂家提供的设计规则确定最底层金属的最小宽度和最小间距,进而确定其最小轨道间距,所述最小轨道间距为所述最底层金属的最小宽度和最小间距之和。
可选地,所述电源线位于所述标准单元库之标准单元的最上方,并使用金属进行连接,且贯穿所述标准单元的左右两侧。
可选地,所述地线位于所述标准单元库之标准单元的最下方,并使用金属进行连接,且贯穿所述标准单元的左右两侧。
为实现本发明之又一目的,本发明提供一种标准单元库之衬底连接单元的版图结构设计方法,所述衬底连接单元的版图结构由版图设计基本参数确定基本结构,以版图结构宽度方向的中线为分界,并在所述中线的两侧分别设置满足有源区设计规则的第一有源区和第二有源区,位于所述中线一侧的第一有源区通过设置在所述第一有源区内的接触孔与所述电源线连接,位于所述中线另一侧的第二有源区通过设置在所述第二有源区内的接触孔与所述地线连接。
可选地,所述第一有源区位于所述中线的一侧,并位于第一型硅基衬底上,且通过金属连线与所述电源线连接,以实现将所述第一型硅基衬底与所述电源线连接。
可选地,所述第二有源区位于所述中线之异于所述第一有源区的一侧,并位于第二型硅基衬底上,且通过金属连线与所述地线连接,以实现将所述第二型硅基衬底与所述地线连接。
可选地,第一有源区为N型注入区,第二有源区为P型注入区,第一型硅基衬底为N型硅基衬底,第二型硅基衬底为P型硅基衬底。
综上所述,本发明标准单元库及衬底连接单元的版图结构设计方法会使得单元高度,即电源总线VDD的中线到地总线VSS的中线之间的距离限制明显减少,所述限制包括:N/P型注入区到N/P注入层的最小距离L1,N/P型注入区的最小宽度L2,则其衬底连接单元的版图结构最小高度为3L1+L2,使得所述衬底连接单元可以适应更低的标准单元库高度和更先进的工艺。
附图说明
图1所示为本发明标准单元库的版图结构设计方法之流程图;
图2所示为本发明标准单元的版图结构示意图;
图3所示是现有衬底连接单元的版图结构示意图。
具体实施方式
为详细说明本发明创造的技术内容、构造特征、所达成目的及功效,下面将结合实施例并配合附图予以详细说明。
请参阅图3,图3所示是现有衬底连接单元的版图结构示意图。所述衬底连接单元的版图结构由版图设计基本参数确定基本结构,以版图结构长度方向的中线为分界,所述中线的一侧和另一侧分别设置满足有源区设计规则的有源区,所述中线的一侧设有电源总线,所述中线的另一侧设有地总线;所述电源总线通过电源衬底连接总线连接至所述中线一侧的有源区,所述中线一侧的有源区通过设于有源区的接触孔与所述电源衬底连接总线相连;所述地总线通过地衬底连接总线连接至所述中线另一侧的有源区,所述中线另一侧的有源区通过设于有源区的接触孔与所述地衬底连接总线相连。
明显地,上述设计方法会使得单元高度,即电源总线VDD的中线到地总线VSS的中线之间的距离受到较大程度的限制。所述限制包括:N/P型注入区到N/P注入层的最小距离L1,N/P型注入区的最小宽度L2,如图3所示其衬底连接单元的版图结构最小高度为4L1+2L2
本发明提供一种标准单元库及衬底连接单元的版图结构设计方法,以将最小高度限制减小,使得所述衬底连接单元可以适应更低的标准单元库高度和更先进的工艺。
请参阅图1,图1所示为本发明标准单元库的版图结构设计方法之流程图。在本发明中,所述标准单元库的版图结构设计方法,包括:
执行步骤S1:确定标准单元库中标准单元和衬底连接单元的版图设计基本参数,所述衬底连接单元用于为标准单元提供衬底电压;
执行步骤S2:根据所述衬底连接单元的版图设计基本参数和衬底连接单元的版图设计规则,确定所述衬底连接单元的版图结构;
执行步骤S3:所述标准单元库的版图结构设计方法,进一步包括:确定标准单元库中标准单元的高度;确定电源线轨道设计方法;确定地线轨道设计方法;确定中线位置;确定P型注入区域;确定N型注入区域。
其中,所述衬底连接单元用于给所述标准单元库的标准单元提供衬底电压。所述标准单元库中标准单元的高度是根据流片厂家提供的设计规则文件中最底层金属的最小设计规则确定单元库的高度。更具体地,所述最底层金属的最小设计规则是根据流片厂家提供的设计规则确定最底层金属的最小宽度和最小间距,进而确定其最小轨道间距。所述最小轨道间距为所述最底层金属的最小宽度和最小间距之和。
请参阅图2,并结合参阅图1,图2所示为本发明标准单元的版图结构示意图。所述电源线位于所述标准单元库之标准单元的最上方,并使用金属进行连接,且贯穿所述标准单元的左右两侧。所述地线位于所述标准单元库之标准单元的最下方,并使用金属进行连接,且贯穿所述标准单元的左右两侧。所述衬底连接单元的版图结构由版图设计基本参数确定基本结构,以版图结构宽度方向的中线为分界,并在所述中线的两侧分别设置满足有源区设计规则的第一有源区和第二有源区。位于所述中线一侧的第一有源区通过设置在所述第一有源区内的接触孔与所述电源线连接,位于所述中线另一侧的第二有源区通过设置在所述第二有源区内的接触孔与所述地线连接。非限制性地列举,例如所述第一有源区为N型注入区,所述第二有源区为P型注入区。
更具体地,所述第一有源区位于所述中线的一侧,并位于第一型硅基衬底上,且通过金属连线与所述电源线连接,以实现将所述第一型硅基衬底与所述电源线连接。所述第二有源区位于所述中线之异于所述第一有源区的一侧,并位于第二型硅基衬底上,且通过金属连线与所述地线连接,以实现将所述第二型硅基衬底与所述地线连接。非限制性地列举,所述第一型硅基衬底为N型硅基衬底,所述第二型硅基衬底为P型硅基衬底。
作为本领域技术人员,容易知晓地,本发明所述标准单元库及衬底连接单元的版图结构设计方法会使得单元高度,即电源总线VDD的中线到地总线VSS的中线之间的距离限制明显减少。所述限制包括:N/P型注入区到N/P注入层的最小距离L1,N/P型注入区的最小宽度L2,如图2所示其衬底连接单元的版图结构最小高度为3L1+L2
综上所述,本发明所述标准单元库及衬底连接单元的版图结构设计方法会使得单元高度,即电源总线VDD的中线到地总线VSS的中线之间的距离限制明显减少,所述限制包括:N/P型注入区到N/P注入层的最小距离L1,N/P型注入区的最小宽度L2,则其衬底连接单元的版图结构最小高度为3L1+L2,使得所述衬底连接单元可以适应更低的标准单元库高度和更先进的工艺。
本领域技术人员均应了解,在不脱离本发明的精神或范围的情况下,可以对本发明进行各种修改和变型。因而,如果任何修改或变型落入所附权利要求书及等同物的保护范围内时,认为本发明涵盖这些修改和变型。

Claims (9)

1.一种标准单元库的版图结构设计方法,其特征在于,所述标准单元库的版图结构设计方法,包括:
执行步骤S1:确定标准单元库中标准单元和衬底连接单元的版图设计基本参数,所述衬底连接单元用于为标准单元提供衬底电压;
执行步骤S2:根据所述衬底连接单元的版图设计基本参数和衬底连接单元的版图设计规则,确定所述衬底连接单元的版图结构;
执行步骤S3:所述标准单元库的版图结构设计方法,进一步包括:确定标准单元库中标准单元的高度;确定电源线轨道设计方法;确定地线轨道设计方法;确定中线位置;确定P型注入区域;确定N型注入区域。
2.如权利要求1所述标准单元库的版图结构设计方法,其特征在于,所述标准单元库中标准单元的高度是根据流片厂家提供的设计规则文件中最底层金属的最小设计规则确定单元库的高度。
3.如权利要求2所述标准单元库的版图结构设计方法,其特征在于,所述最底层金属的最小设计规则是根据流片厂家提供的设计规则确定最底层金属的最小宽度和最小间距,进而确定其最小轨道间距,所述最小轨道间距为所述最底层金属的最小宽度和最小间距之和。
4.如权利要求1所述标准单元库的版图结构设计方法,其特征在于,所述电源线位于所述标准单元库之标准单元的最上方,并使用金属进行连接,且贯穿所述标准单元的左右两侧。
5.如权利要求1所述标准单元库的版图结构设计方法,其特征在于,所述地线位于所述标准单元库之标准单元的最下方,并使用金属进行连接,且贯穿所述标准单元的左右两侧。
6.一种如权利要求1所述标准单元库之衬底连接单元的版图结构设计方法,其特征在于,所述衬底连接单元的版图结构由版图设计基本参数确定基本结构,以版图结构宽度方向的中线为分界,并在所述中线的两侧分别设置满足有源区设计规则的第一有源区和第二有源区,位于所述中线一侧的第一有源区通过设置在所述第一有源区内的接触孔与所述电源线连接,位于所述中线另一侧的第二有源区通过设置在所述第二有源区内的接触孔与所述地线连接。
7.如权利要求6所述衬底连接单元的版图结构设计方法,其特征在于,所述第一有源区位于所述中线的一侧,并位于第一型硅基衬底上,且通过金属连线与所述电源线连接,以实现将所述第一型硅基衬底与所述电源线连接。
8.如权利要求7所述衬底连接单元的版图结构设计方法,其特征在于,所述第二有源区位于所述中线之异于所述第一有源区的一侧,并位于第二型硅基衬底上,且通过金属连线与所述地线连接,以实现将所述第二型硅基衬底与所述地线连接。
9.如权利要求7~8任一权利要求所述衬底连接单元的版图结构设计方法,其特征在于,第一有源区为N型注入区,第二有源区为P型注入区,第一型硅基衬底为N型硅基衬底,第二型硅基衬底为P型硅基衬底。
CN202111436023.3A 2021-11-29 2021-11-29 一种标准单元库及衬底连接单元的版图结构设计方法 Pending CN114156265A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111436023.3A CN114156265A (zh) 2021-11-29 2021-11-29 一种标准单元库及衬底连接单元的版图结构设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111436023.3A CN114156265A (zh) 2021-11-29 2021-11-29 一种标准单元库及衬底连接单元的版图结构设计方法

Publications (1)

Publication Number Publication Date
CN114156265A true CN114156265A (zh) 2022-03-08

Family

ID=80784414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111436023.3A Pending CN114156265A (zh) 2021-11-29 2021-11-29 一种标准单元库及衬底连接单元的版图结构设计方法

Country Status (1)

Country Link
CN (1) CN114156265A (zh)

Similar Documents

Publication Publication Date Title
US11056477B2 (en) Semiconductor device having a first cell row and a second cell row
US6938226B2 (en) 7-tracks standard cell library
US20130313615A1 (en) Integrated circuit layout having mixed track standard cell
US20080180132A1 (en) Semiconductor device and method of fabricating the same
US7222320B2 (en) Layout method of decoupling capacitors
US8546913B2 (en) Semiconductor integrated circuit device
CN112992892B (zh) 标准单元版图模板以及半导体结构
US20140217513A1 (en) Semiconductor integrated circuit device
US20170317065A1 (en) Semiconductor integrated circuit device
US20080178135A1 (en) Cells of integrated circuit and related technology and method
US9419014B2 (en) Alternating tap-cell strategy in a standard cell logic block for area reduction
CN106783840B (zh) 一种标准单元库的版图结构
US9196548B2 (en) Methods of using a trench salicide routing layer
US6651236B2 (en) Semiconductor integrated circuit device, and method of placement and routing for such device
US7002253B2 (en) Semiconductor device and design method thereof
US20070200238A1 (en) Semiconductor integrated circuit apparatus and method of designing the same
CN114156265A (zh) 一种标准单元库及衬底连接单元的版图结构设计方法
US10886220B2 (en) Semiconductor integrated circuit device
US9384891B2 (en) Method and system for a metal finger capacitor with a triplet repeating sequence incorporating a metal underpass
US8669605B2 (en) Semiconductor device and arrangement method of compensation capacitor of semiconductor device
KR910009423B1 (ko) 고밀도 집적회로
CN111934684B (zh) 一种缓冲器、时钟网格电路和信号驱动方法
US8766324B2 (en) Power line layout techniques for integrated circuits having modular cells
CN203983253U (zh) 基于单元库形成的集成电路结构
US20130056803A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination