CN114153680A - 一种二级缓存接口协议的验证方法及系统 - Google Patents
一种二级缓存接口协议的验证方法及系统 Download PDFInfo
- Publication number
- CN114153680A CN114153680A CN202111529312.8A CN202111529312A CN114153680A CN 114153680 A CN114153680 A CN 114153680A CN 202111529312 A CN202111529312 A CN 202111529312A CN 114153680 A CN114153680 A CN 114153680A
- Authority
- CN
- China
- Prior art keywords
- data
- channel
- request
- read
- level cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
Abstract
本发明涉及多核验证技术领域，具体涉及一种二级缓存接口协议的验证方法及系统，本发明对读数据检查时，记录每次读请求的关键信息，并在读数据返回时将内存模型的数据与DUT数据进行比较，进行唤醒请求检查时通过协议约定进行检查；所述方法对D或C通道数据检查时，将内存模型的数据与DUT数据进行比较，对B/C通道进行合理性检查时，根据二级缓存内容判定。本发明针对二级缓存接口协议进行验证，当协议中的数据出错时，实时报出错误信息，不用等到全局检查器报错，能够更有效快速的定位错误代码，提高调试效率。
Description
技术领域
本发明涉及多核验证技术领域，具体涉及一种二级缓存接口协议的验证方法及系统。
背景技术
在多核系统中，二级缓存的验证至关重要，在多核验证中，通常会有一个全局检查器，在访存指令数据出现错误时报错，而这时的数据，已经经过了三级缓存，二级缓存和一级缓存，想要追溯到最初出错的地方，需要耗费大量的时间和精力，调试效率低下，影响项目进度。
本文针对二级缓存的接口协议进行验证，包括二级缓存与核之间的自定义协议，二级缓存与三级缓存/内存之间的Tilelink总线协议。对于接口协议的验证，能够有效且快速地报出错误，且能迅速定位到错误代码，大大缩短了多核验证的调试时间，提高调试效率。
发明内容
针对现有技术的不足，本发明公开了一种二级缓存接口协议的验证方法及系统，用于解决在多核验证中，通常会有一个全局检查器，在访存指令数据出现错误时报错，而这时的数据，已经经过了三级缓存，二级缓存和一级缓存，想要追溯到最初出错的地方，需要耗费大量的时间和精力，调试效率低下，影响项目进度的问题。
本发明通过以下技术方案予以实现：
第一方面，本发明提供了一种二级缓存接口协议的验证方法，所述方法对读数据检查时，记录每次读请求的关键信息，并在读数据返回时将内存模型的数据与DUT数据进行比较，进行唤醒请求检查时通过协议约定进行检查；所述方法对D或C通道数据检查时，将内存模型的数据与DUT数据进行比较，对B/C通道进行合理性检查时，根据二级缓存内容判定。
更进一步的，所述方法中，对读数据的检查，记录每次读请求的地址，标志位等关键信息，当读数据返回时，通过标志位查询记录的读请求信息，根据查询到的地址读取内存模型的数据，并与DUT数据进行比较；
对唤醒请求的检查，对唤醒请求与读数据之间的协议约定进行检查。
更进一步的，所述方法中，对D通道数据的检查，记录每次A通道请求的地址，标志位等关键信息，当D通道数据返回时，通过标志位查询记录的A通道请求信息，根据查询到的地址读取内存模型的数据，并与DUT数据进行比较；
对C通道数据的检查，根据C通道请求的地址，读取内存模型中的数据，并与DUT数据进行比较；
对B/C通道的合理性检查，若二级缓存收到B通道的ProbeBlock请求，说明二级缓存有这条cacheline，C通道不能回ProbeAck类型。
更进一步的，所述方法中，对读数据的检查流程如下：
当核发送读请求信号到二级缓存时，检查器将读地址，读标志位，读请求类型存入读请求队列；
当二级缓存返回读数据时，监测返回信息的标志位，同时遍历读请求队列，若在读请求队列中存在有效请求的标志位与返回信息的标志位相同，说明该返回数据对应的是该读请求；
从标志位一致的读请求中获得地址和读请求类型信息，如果读请求类型是写升级请求，则不需要返回数据，只需要写权限，所以不需要比较数据正确性，如果读请求类型是其他类型，则需要比较数据正确性；
通过获得的读请求地址，读取内存参考模型中的数据，该内存参考模型会根据多核验证系统实时更新写数据；
比较从内存参考模型中读取的数据和DUT的读回数据，若不一致，则报错；
将已经比较过的读请求从队列中删除。
更进一步的，所述方法中，唤醒请求的检查流程如下：
当核收到唤醒请求时，将唤醒标志位和时钟计数位存入唤醒请求队列；
在每个时钟周期对唤醒请求队列中有效请求的时钟计数位加1，同时检查每个有效请求的时钟计数位是否大于3，若大于3，则报错；
当二级缓存返回读数据时，监测返回信息的标志位，同时遍历唤醒请求队列，若在唤醒请求队列中存在有效请求的标志位与返回信息的标志位相同，将该唤醒请求从队列中删除。
更进一步的，所述方法中，对D通道数据的检查流程如下：
当二级缓存向A通道发送读请求时，检查器将读地址和源标志位存入A通道队列；
当三级缓存/内存返回D通道数据时，监测D通道的源标志位，同时遍历A通道队列，若在A通道队列中存在有效请求的源标志位与D通道的源标志位相同，说明该D通道数据对应的是该A通道读请求；
从源标志位一致的A通道请求中获得地址，读取内存参考模型中的数据；
比较从内存参考模型中读取的数据和DUT的读回数据，若不一致，则报错；
将已经比较过的A通道读请求从队列中删除。
更进一步的，所述方法中，对C通道数据的检查流程如下：
当二级缓存向C通道发送传输时，检查器监测传输的类型和数据；
当传输类型是ProbeAckData或者ReleaseData时，通过传输的地址读取内存参考模型中的数据；
比较从内存参考模型中读取的数据和DUT的读回数据，若不一致，则报错。
更进一步的，所述方法中，对B/C通道的合理性检查流程如下：
当二级缓存向C通道发出响应时，若响应类型为ReleaseData，检查器将地址信息存入C通道队列；
当二级缓存收到B通道请求时，判断该请求是否为ProbeBlock请求，若是，检查器将地址和源标志位存入B通道队列；同时遍历C通道队列，若C通道队列存在地址相同的传输，则表明该cacheline已经被二级缓存踢出，对于当前B通道请求，C通道可以回ProbeAck；
当二级缓存向C通道发出响应时，遍历B通道队列，若存在地址相同的B通道请求，并且该请求期望的不是ProbeAck响应，若C通道响应类型为ProbeAck，则报错；
将比较过的B通道请求从队列中删除。
第二方面，本发明提供了一种二级缓存接口协议的验证系统，所述系统用于实现第一方面所述的二级缓存接口协议的验证方法，其特征在于，包括自定义接口检查器和Tilelink协议检查器。
更进一步的，所述自定义接口检查器用于监测自定义接口信号的正确性；所述Tilelink协议检查器用于监测Tilelink协议信号的正确性。
本发明的有益效果为：
本发明针对二级缓存接口协议进行验证，当协议中的数据出错时，实时报出错误信息，不用等到全局检查器报错，能够更有效快速的定位错误代码，提高调试效率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例二级缓存接口结构图；
图2是本发明实施例二级缓存接口检查器结构图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
本实施例提供一种二级缓存接口协议的验证方法，所述方法对读数据检查时，记录每次读请求的关键信息，并在读数据返回时将内存模型的数据与DUT数据进行比较，进行唤醒请求检查时通过协议约定进行检查；所述方法对D或C通道数据检查时，将内存模型的数据与DUT数据进行比较，对B/C通道进行合理性检查时，根据二级缓存内容判定。
本实施例对读数据的检查，记录每次读请求的地址，标志位等关键信息，当读数据返回时，通过标志位查询记录的读请求信息，根据查询到的地址读取内存模型的数据，并与DUT数据进行比较。
本实施例唤醒请求的检查，对唤醒请求与读数据之间的协议约定进行检查。
本实施例对D通道数据的检查，记录每次A通道请求的地址，标志位等关键信息，当D通道数据返回时，通过标志位查询记录的A通道请求信息，根据查询到的地址读取内存模型的数据，并与DUT数据进行比较。
本实施例对C通道数据的检查，根据C通道请求的地址，读取内存模型中的数据，并与DUT数据进行比较。
本实施例对B/C通道的合理性检查，若二级缓存收到B通道的ProbeBlock请求，说明二级缓存有这条cacheline，C通道不能回ProbeAck类型。
本实施例针对二级缓存的接口协议进行验证，包括二级缓存与核之间的自定义协议，二级缓存与三级缓存/内存之间的Tilelink总线协议。对于接口协议的验证，能够有效且快速地报出错误，且能迅速定位到错误代码，大大缩短了多核验证的调试时间，提高调试效率。
实施例2
在具体实施层面，本实施例提供一种二级缓存接口结构，如图1所示：
本实施例二级缓存与核的接口为自定义协议，包括从核发出的读请求信号，写请求信号，二级缓存返回的唤醒信号，读回数据信号。二级缓存可连接多个核，核的数量可配。
本实施例二级缓存与三级缓存或内存的接口为tilelink总线协议接口，该协议主要用于RISCV架构，包括A/B/C/D/E五个通道。
本实施例A通道为读写请求通道，包含读写地址，写数据，请求类型等信息。
本实施例B通道为snoop请求通道，包含请求地址，请求类型等信息。
本实施例C通道为snoop数据返回通道，包含地址，数据，返回类型等信息。
本实施例D通道为读数据返回通道，包含读数据，返回类型等信息。
本实施例E通道为D通道的反馈通道，表示master收到了D通道的数据。
本实施例针对二级缓存的自定义接口和tilelink协议接口，实现了对接口关键信号的检查，能够提早报出数据错误，大大缩短了多核验证的调试时间。
实施例3
在具体实施层面，本实施例提供一种检查器结构，如图2所示：
本实施例自定义接口检查器，该检查器用于监测自定义接口信号的正确性。
本实施例对读数据的检查流程：
a.当核发送读请求信号到二级缓存时，检查器将读地址，读标志位，读请求类型存入读请求队列；
b.当二级缓存返回读数据时，监测返回信息的标志位，同时遍历读请求队列，若在读请求队列中存在有效请求的标志位与返回信息的标志位相同，说明该返回数据对应的是该读请求；
c.从标志位一致的读请求中获得地址和读请求类型信息，如果读请求类型是写升级请求，则不需要返回数据，只需要写权限，所以不需要比较数据正确性，如果读请求类型是其他类型，则需要比较数据正确性；
d.通过获得的读请求地址，读取内存参考模型中的数据，该内存参考模型会根据多核验证系统实时更新写数据；
e.比较从内存参考模型中读取的数据和DUT的读回数据，若不一致，则报错；
f.将已经比较过的读请求从队列中删除。
更进一步实施时，本实例二级缓存发给核的唤醒请求用来提前唤醒核内的访存指令，自定义协议规定在发送唤醒请求3个时钟周期后，二级缓存必须发出读数据信号。
本实施例唤醒请求的检查流程如下：
a.当核收到唤醒请求时，将唤醒标志位和时钟计数位存入唤醒请求队列；
b.在每个时钟周期对唤醒请求队列中有效请求的时钟计数位加1，同时检查每个有效请求的时钟计数位是否大于3，若大于3，则报错；
c.当二级缓存返回读数据时，监测返回信息的标志位，同时遍历唤醒请求队列，若在唤醒请求队列中存在有效请求的标志位与返回信息的标志位相同，说明该返回数据对应的是该唤醒请求，将该唤醒请求从队列中删除。
实施例4
在具体实施层面，本实施例提供一种检查器结构，如图2所示：
本实施例Tilelink协议检查器，该检查器用于监测Tilelink协议信号的正确性。
本实施例对D通道数据的检查流程：
a.当二级缓存向A通道发送读请求时，检查器将读地址和源标志位存入A通道队列；
b.当三级缓存/内存返回D通道数据时，监测D通道的源标志位，同时遍历A通道队列，若在A通道队列中存在有效请求的源标志位与D通道的源标志位相同，说明该D通道数据对应的是该A通道读请求；
c.从源标志位一致的A通道请求中获得地址，读取内存参考模型中的数据；
d.比较从内存参考模型中读取的数据和DUT的读回数据，若不一致，则报错；
e.将已经比较过的A通道读请求从队列中删除。
本实施例C通道有两个作用：将二级缓存踢出的数据写入内存，对于B通道请求的响应。
本实施例对C通道数据的检查流程：
a.当二级缓存向C通道发送传输时，检查器监测传输的类型和数据；
b.当传输类型是ProbeAckData或者ReleaseData时，通过传输的地址读取内存参考模型中的数据；
c.比较从内存参考模型中读取的数据和DUT的读回数据，若不一致，则报错。
本实施例中，若二级缓存收到B通道的ProbeBlock请求，说明二级缓存有这条cacheline，C通道不能回ProbeAck类型。
本实施例对B/C通道的合理性检查流程如下：
a.当二级缓存向C通道发出响应时，若响应类型为ReleaseData，检查器将地址信息存入C通道队列；
b.当二级缓存收到B通道请求时，判断该请求是否为ProbeBlock请求，若是，检查器将地址和源标志位存入B通道队列；同时遍历C通道队列，若C通道队列存在地址相同的传输，则表明该cacheline已经被二级缓存踢出，对于当前B通道请求，C通道可以回ProbeAck；
c.当二级缓存向C通道发出响应时，遍历B通道队列，若存在地址相同的B通道请求，并且该请求期望的不是ProbeAck响应，若C通道响应类型为ProbeAck，则报错；
d.将比较过的B通道请求从队列中删除。
实施例5
本实施例提供一种二级缓存接口协议的验证系统，包括自定义接口检查器和Tilelink协议检查器。
本实施例自定义接口检查器用于监测自定义接口信号的正确性；所述Tilelink协议检查器用于监测Tilelink协议信号的正确性。
综上，本发明针对二级缓存接口协议进行验证，当协议中的数据出错时，实时报出错误信息，不用等到全局检查器报错，能够更有效快速的定位错误代码，提高调试效率
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种二级缓存接口协议的验证方法，其特征在于，所述方法对读数据检查时，记录每次读请求的关键信息，并在读数据返回时将内存模型的数据与DUT数据进行比较，进行唤醒请求检查时通过协议约定进行检查；所述方法对D或C通道数据检查时，将内存模型的数据与DUT数据进行比较，对B/C通道进行合理性检查时，根据二级缓存内容判定。
2.根据权利要求1所述的一种二级缓存接口协议的验证方法，其特征在于，所述方法中，对读数据的检查，记录每次读请求的地址，标志位等关键信息，当读数据返回时，通过标志位查询记录的读请求信息，根据查询到的地址读取内存模型的数据，并与DUT数据进行比较；
对唤醒请求的检查，对唤醒请求与读数据之间的协议约定进行检查。
3.根据权利要求1所述的一种二级缓存接口协议的验证方法，其特征在于，所述方法中，对D通道数据的检查，记录每次A通道请求的地址，标志位等关键信息，当D通道数据返回时，通过标志位查询记录的A通道请求信息，根据查询到的地址读取内存模型的数据，并与DUT数据进行比较；
对C通道数据的检查，根据C通道请求的地址，读取内存模型中的数据，并与DUT数据进行比较；
对B/C通道的合理性检查，若二级缓存收到B通道的ProbeBlock请求，说明二级缓存有这条cacheline，C通道不能回ProbeAck类型。
4.根据权利要求2所述的一种二级缓存接口协议的验证方法，其特征在于，所述方法中，对读数据的检查流程如下：
当核发送读请求信号到二级缓存时，检查器将读地址，读标志位，读请求类型存入读请求队列；
当二级缓存返回读数据时，监测返回信息的标志位，同时遍历读请求队列，若在读请求队列中存在有效请求的标志位与返回信息的标志位相同，说明该返回数据对应的是该读请求；
从标志位一致的读请求中获得地址和读请求类型信息，如果读请求类型是写升级请求，则不需要返回数据，只需要写权限，所以不需要比较数据正确性，如果读请求类型是其他类型，则需要比较数据正确性；
通过获得的读请求地址，读取内存参考模型中的数据，该内存参考模型会根据多核验证系统实时更新写数据；
比较从内存参考模型中读取的数据和DUT的读回数据，若不一致，则报错；
将已经比较过的读请求从队列中删除。
5.根据权利要求2所述的一种二级缓存接口协议的验证方法，其特征在于，所述方法中，唤醒请求的检查流程如下：
当核收到唤醒请求时，将唤醒标志位和时钟计数位存入唤醒请求队列；
在每个时钟周期对唤醒请求队列中有效请求的时钟计数位加1，同时检查每个有效请求的时钟计数位是否大于3，若大于3，则报错；
当二级缓存返回读数据时，监测返回信息的标志位，同时遍历唤醒请求队列，若在唤醒请求队列中存在有效请求的标志位与返回信息的标志位相同，将该唤醒请求从队列中删除。
6.根据权利要求3所述的一种二级缓存接口协议的验证方法，其特征在于，所述方法中，对D通道数据的检查流程如下：
当二级缓存向A通道发送读请求时，检查器将读地址和源标志位存入A通道队列；
当三级缓存/内存返回D通道数据时，监测D通道的源标志位，同时遍历A通道队列，若在A通道队列中存在有效请求的源标志位与D通道的源标志位相同，说明该D通道数据对应的是该A通道读请求；
从源标志位一致的A通道请求中获得地址，读取内存参考模型中的数据；
比较从内存参考模型中读取的数据和DUT的读回数据，若不一致，则报错；
将已经比较过的A通道读请求从队列中删除。
7.根据权利要求3所述的一种二级缓存接口协议的验证方法，其特征在于，所述方法中，对C通道数据的检查流程如下：
当二级缓存向C通道发送传输时，检查器监测传输的类型和数据；
当传输类型是ProbeAckData或者ReleaseData时，通过传输的地址读取内存参考模型中的数据；
比较从内存参考模型中读取的数据和DUT的读回数据，若不一致，则报错。
8.根据权利要求3所述的一种二级缓存接口协议的验证方法，其特征在于，所述方法中，对B/C通道的合理性检查流程如下：
当二级缓存向C通道发出响应时，若响应类型为ReleaseData，检查器将地址信息存入C通道队列；
当二级缓存收到B通道请求时，判断该请求是否为ProbeBlock请求，若是，检查器将地址和源标志位存入B通道队列；同时遍历C通道队列，若C通道队列存在地址相同的传输，则表明该cacheline已经被二级缓存踢出，对于当前B通道请求，C通道可以回ProbeAck；
当二级缓存向C通道发出响应时，遍历B通道队列，若存在地址相同的B通道请求，并且该请求期望的不是ProbeAck响应，若C通道响应类型为ProbeAck，则报错；
将比较过的B通道请求从队列中删除。
9.一种二级缓存接口协议的验证系统，所述系统用于实现如权利要求1-8任一项所述的二级缓存接口协议的验证方法，其特征在于，包括自定义接口检查器和Tilelink协议检查器。
10.根据权利要求9所述的一种二级缓存接口协议的验证系统，其特征在于，所述自定义接口检查器用于监测自定义接口信号的正确性；所述Tilelink协议检查器用于监测Tilelink协议信号的正确性。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111529312.8A CN114153680A (zh) | 2021-12-14 | 2021-12-14 | 一种二级缓存接口协议的验证方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111529312.8A CN114153680A (zh) | 2021-12-14 | 2021-12-14 | 一种二级缓存接口协议的验证方法及系统 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114153680A true CN114153680A (zh) | 2022-03-08 |
Family
ID=80451211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111529312.8A Pending CN114153680A (zh) | 2021-12-14 | 2021-12-14 | 一种二级缓存接口协议的验证方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114153680A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115756998A (zh) * | 2023-01-05 | 2023-03-07 | 摩尔线程智能科技(北京)有限责任公司 | 缓存数据重取标记验证方法、装置及系统 |
| CN116643945A (zh) * | 2023-05-31 | 2023-08-25 | 合芯科技有限公司 | 一种二级缓存的数据检测方法、系统及计算机设备 |
-
2021
- 2021-12-14 CN CN202111529312.8A patent/CN114153680A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115756998A (zh) * | 2023-01-05 | 2023-03-07 | 摩尔线程智能科技(北京)有限责任公司 | 缓存数据重取标记验证方法、装置及系统 |
| CN115756998B (zh) * | 2023-01-05 | 2023-03-31 | 摩尔线程智能科技(北京)有限责任公司 | 缓存数据重取标记验证方法、装置及系统 |
| CN116643945A (zh) * | 2023-05-31 | 2023-08-25 | 合芯科技有限公司 | 一种二级缓存的数据检测方法、系统及计算机设备 |
| CN116643945B (zh) * | 2023-05-31 | 2023-12-15 | 合芯科技有限公司 | 一种二级缓存的数据检测方法、系统及计算机设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109918303B (zh) | 一种芯片、芯片调试方法及装置、设备、介质 | |
| CN114153680A (zh) | 一种二级缓存接口协议的验证方法及系统 | |
| US7324922B2 (en) | Run-time performance verification system | |
| US5410545A (en) | Long-term storage of controller performance | |
| CN103003799B (zh) | 用于验证存储器器件完整性的方法和系统 | |
| CN111611120B (zh) | 一种片上多核处理器Cache一致性协议验证方法、系统及介质 | |
| CN111078492B (zh) | 一种SoC内部总线的状态监控系统及方法 | |
| CN109254883B (zh) | 一种片上存储器的调试装置及方法 | |
| CN115130402B (zh) | 一种缓存验证方法、系统、电子设备及可读存储介质 | |
| CN112269752B (zh) | 一种PCIe虚拟通道的数据处理方法及相关装置 | |
| CN110674055A (zh) | 一种用于部件级和部件联合级的缓存一致性模拟验证方法 | |
| CN116627877B (zh) | 一种片上总线状态记录系统和记录方法 | |
| CN116795728B (zh) | 一种基于uvm的多核缓存一致性验证模组及方法 | |
| CN101095119B (zh) | 用于分析具有测试接口的嵌入式系统的装置和方法 | |
| CN110362435A (zh) | Purley平台服务器的PCIE故障定位方法、装置、设备及介质 | |
| CN112650612A (zh) | 一种内存故障定位方法及装置 | |
| CN102339238B (zh) | 具备回写式高速缓存的信息处理装置及主存储器诊断方法 | |
| WO2023061209A1 (zh) | 内存故障的预测方法、电子设备和计算机可读存储介质 | |
| CN113238974A (zh) | 一种总线带宽效率统计方法、装置、和设备及介质 | |
| CN116991651B (zh) | 一种错误注入方法、片上系统、计算机设备及存储介质 | |
| CN110609768A (zh) | 一种双路CPU间xGMI2带宽测量方法及装置 | |
| CN117076182B (zh) | 一种错误上报方法、片上系统、计算机设备及存储介质 | |
| CN116089182A (zh) | 可加速Device属性内存的验证方法及系统 | |
| US7818646B1 (en) | Expectation based event verification | |
| CN117687928B (zh) | 一种基于uvm的多处理器芯粒缓存一致性验证模组及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |