CN114143276A - 一种PCI-e交换机及其配置分支模式的方法 - Google Patents

一种PCI-e交换机及其配置分支模式的方法 Download PDF

Info

Publication number
CN114143276A
CN114143276A CN202111396770.9A CN202111396770A CN114143276A CN 114143276 A CN114143276 A CN 114143276A CN 202111396770 A CN202111396770 A CN 202111396770A CN 114143276 A CN114143276 A CN 114143276A
Authority
CN
China
Prior art keywords
port
module
pci
switch
branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111396770.9A
Other languages
English (en)
Inventor
何文俊
曹飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingxin Semiconductor Technology Shanghai Co ltd
Original Assignee
Qingxin Semiconductor Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingxin Semiconductor Technology Shanghai Co ltd filed Critical Qingxin Semiconductor Technology Shanghai Co ltd
Priority to CN202111396770.9A priority Critical patent/CN114143276A/zh
Publication of CN114143276A publication Critical patent/CN114143276A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/08—Configuration management of networks or network elements
    • H04L41/0896—Bandwidth or capacity management, i.e. automatically increasing or decreasing capacities
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/10—Packet switching elements characterised by the switching fabric construction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements
    • H04L49/9063—Intermediate storage in different physical parts of a node or terminal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明公开一种PCI‑e交换机，包括上行口、下行口、路由和仲裁模块、复位逻辑、功耗管理模块、中断管理模块以及交换机缓存模块，其中，上行口可以适配以下根节点端口中的一种或多种：x16、x8、x4、x2、x1，以及下行口可以适配以下终端设备中的一种或多种：x16端口设备、x8端口设备、x4端口设备、x2端口设备、x1端口设备。

Description

一种PCI-e交换机及其配置分支模式的方法
技术领域
本发明涉及PCI-e技术领域，特别涉及一种PCI-e交换机及其配置分支模式的方法。
背景技术
PCI-Express(Peripheral Component Interconnect Express，PCI-Express)是一种高速串行计算机扩展总线标准，简称“PCI-e”，属于高速串行点对点双通道高带宽传输。PCI-e所连接的设备分配独享通道带宽，不共享总线带宽，能够支持主动电源管理，错误报告，端对端的可靠性传输，热插拔以及服务质量(QOS)等功能。由于其高速的数据传输速率，PCI-e已被广泛应用。
但是，随着用户对融合、统一、效率、空间、能耗要求的不断提升，近年来出现了不少高密度模块化服务器平台，其CPU上需要连接的PCI-e设备较多，这就使得原有的PCI-e通道数量难以满足需求。为了应对通道数量不足的问题，在PCI-e标准体系中，设计了PCI-e交换机(PCI-e switch)，其能够提供扇出(Fanout)、分区(Partition)、非透明桥(NoneTransparent Bridge)等功能。
目前，主流的PCI-e switch多采用固定分支模式，其内部架构如图1及图2所示，包括上行口(Upstream Switch Port,USP)、下行口(Downstream Switch Port,DSP)、路由和仲裁模块(Routing/Arbitration/Response)、复位逻辑(Reset logic)、功耗管理模块(LowPower)、中断管理模块(Interrupt Ctrl)以及交换机缓存模块(Packet Buffers)。所述PCI-e switch均为固定分支模式，如图1所示的PCI-e switch中，其上行口为一个x16接口，下行口则包括四个x4接口，以及如图1所示的PCI-e switch中，其上行口为一个x16接口，下行口则包括两个x8接口。由于PCI-e接口无法向上兼容，例如，x2的DSP是没有办法兼容NVMESSD x4的PCI-e接口，GPU x8的PCI-e接口和其他超过x2的PCI-e通道接口，这就使得这类拓展模式较为单一，对于通道、可连接设备的拓展有限。同时，为了达到最小的时延和功耗，所述路由和仲裁模块、交换机缓存模块等模块中采用的逻辑一般为固定逻辑，灵活性较差。
发明内容
针对现有技术中的部分或全部问题，本发明一方面提供一种PCI-e交换机，以同时适配多种分支模式，所述PCI-e交换机包括上行口、下行口、路由和仲裁模块、复位逻辑、功耗管理模块、中断管理模块以及交换机缓存模块，其中，所述上行口可以适配以下根节点端口中的一种或多种：x16、x8、x4、x2、x1，以及所述下行口可以适配以下终端设备中的一种或多种：x16端口设备、x8端口设备、x4端口设备、x2端口设备、x1端口设备。
进一步地，所述上行口及下行口包括：
缓存模块，包括接收缓存以及发送缓存，用于数据流的格式规整和分发；
控制模块，其与所述缓存模块可通信地连接，且支持多路独立数据并行处理，其中，所述多路独立数据的链路宽度可以相同或不同，且每一路数据分别通过一个端口链路宽度适配模块进行数据流的宽度转换和缓存；以及
分支选择模块，用于根据不同的分支模式，选取所述端口链路宽度适配模块。
进一步地，所述分支选择模块包括：
分支选择器，其与所述控制模块可通信地连接，用于PCI-e物理接口的数据流分发；以及
电源管理模块，其与所述端口链路宽度适配模块电连接，用于根据不同的分支模式，控制所述端口链路宽度适配模块的开启或关闭。
进一步地，所述上行口及下行口还包括时钟复位模块、寄存器配置模块、物理编码子层PCS配置模块、物理层PMA配置模块以及粘合逻辑。
进一步地，所述控制模块与所述分支选择模块之间通过符合PHY Interface forPCI Express规范的接口总线连接。
进一步地，所述上行口及下行口共享所述缓存模块、控制模块以及分支选择模块，并通过1bit进行配置分区。
基于上述PCI-e交换机的架构，本发明另一方面提供一种PCI-e交换机配置分支模式的方法，包括：
首先，通过上行口连接的根节点端口，确定所述PCI-e交换机的最大带宽，以及通过下行口连接的终端设备，确定分支模式；以及
接下来，当下行口接收到由上行口发送的第一宽度的数据：
首先，通过下行口中的接收缓存模块进行数据流的宽度转换和缓存；
接下来，根据确定的分支模块，控制下行口中的各个端口链路宽度适配模块的开启或关闭，将数据转换为与所述终端设备适配的链路宽度；以及
最后，通过分支选择器将数据分发至物理层接口，并发送给终端设备；以及
当下行口通过物理接口接收到由终端发送的数据：
首先，根据接收的链路宽度，控制下行口中的各个端口链路宽度适配模块的开启或关闭，将数据转换为第一宽度；
接下来，通过下行口中的发送缓存模块进行数据流的宽度转换和缓存；以及
最后，将转换得到的第一宽度的数据发送至上行口。
进一步地，通过电源管理模块控制所述端口链路宽度适配模块的电源通断，进而控制所述端口链路宽度适配模块的开启或关闭。
本发明提供的一种PCI-e交换机及其配置分支模式的方法，优化了PCI-e交换机的上行口及下行口的内部架构，使得其均可以灵活配置链路宽度。具体而言是通过上行口、下行口内部的控制模块中设立多路端口链路宽度适配模块，并根据需要控制各路端口链路宽度适配模块的开启或关闭，进而使得所述控制模块可以支持多路不同链路宽度的数据并行处理。通过所述上行口及下行口架构，可以让PCI-e交换机灵活确定分支模式，能够同时适配多种分支模式的模式下，最大限度的利用通道带宽。同时，所述PCI-e交换机顶层包含系统功耗管理模块，可以根据不同的分支模式关闭闲置的控制模块时钟信号，需要唤醒的时候预先初始化，使得整个PCI-e交换机的动态功耗与固定分支的扇出型PCI-e交换机差别不大。
附图说明
为进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出现有技术中x16-x4*4分支模式的PCI-e交换机的内部架构示意图；
图2示出现有技术中x16-x8*2分支模式的PCI-e交换机的内部架构示意图；
图3示出本发明一个实施例的PCI-e交换机的内部架构示意图；以及
图4示出本发明一个实施例的PCI-e交换机的上行口及下行口的内部架构示意图。
具体实施方式
以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免模糊本发明的发明点。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明并不限于这些特定细节。此外，应理解附图中示出的各实施例是说明性表示且不一定按正确比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
在本发明中，各实施例仅仅旨在说明本发明的方案，而不应被理解为限制性的。
在本发明中，除非特别指出，量词“一个”、“一”并未排除多个元素的场景。
在此还应当指出，在本发明的实施例中，为清楚、简单起见，可能示出了仅仅一部分部件或组件，但是本领域的普通技术人员能够理解，在本发明的教导下，可根据具体场景需要添加所需的部件或组件。
传统的固定分支模式下的PCI-e交换机拓展模式单一，同时由于PCI-e接口无法向上兼容，例如，x2的下行口DSP无法兼容NVME SSD x4的PCI-e接口、GPU x8的PCI-e接口以及其他超过x2的PCI-e通道接口，这就使得对于PCI-e接口的拓展存在限制，一方面难以满足某些PCI-e交换机的应用场景，另一方面由于所述PCI-e交换机内部的路由、仲裁以及缓存逻辑均为固定逻辑，这也使得其难以以较高的通道利用率来同时适配多种PCI-e根节点和/或多种PCI-e终端设备。针对这一问题，本发明提供一种新的PCI-e交换机，其通过调整上行口USP以及下行口DSP的内部架构，使得PCI-e交换机拥有灵活的分支模式，能够同时适配多种分支模式的模式下，最大限度的利用通道带宽。下面结合实施例附图，对本发明的方案做进一步描述。
图3示出本发明一个实施例的PCI-e交换机的内部架构示意图。如图3所示，一种PCI-e交换机，包括上行口(Upstream Switch Port,USP)、至少一个下行口(DownstreamSwitch Port,DSP)、路由和仲裁模块(Routing/Arbitration/Response)、复位逻辑(Resetlogic)、功耗管理模块(Low Power)、中断管理模块(Interrupt Ctrl)以及交换机缓存模块(Packet Buffers)。
其中，所述功耗管理模块(Low Power)能够根据所需的分支模式、或交换机工作模式关闭闲置的控制模块时钟信号，使得所述交换机在实际工作时与传统的固定分支的扇出型PCI-e交换机动态功耗差别不大。所述路由和仲裁模块(Routing/Arbitration/Response)、复位逻辑(Reset logic)、中断管理模块(Interrupt Ctrl)以及交换机缓存模块(Packet Buffers)的功能及架构与现有技术中的PCI-e交换机相同，在此不再赘述。
如图3所示的PCI-e交换机中，所述上行口通过物理层接口PHY与根节点端口连接，以及所述下行口通过物理层接口PHY连接至终端设备。同时，所述上行口可以适配以下根节点端口中的一种或多种：x16、x8、x4、x2、x1，通过其连接的根节点端口的链路宽度，可以确定所述PCI-e交换机的最大带宽；以及所述下行口可以适配以下终端设备中的一种或多种：x16端口设备、x8端口设备、x4端口设备、x2端口设备、x1端口设备，所述下行口的链路宽度由终端设备的PCI-e的接口宽度来决定。上行口及下行口之间的宽度的差值则由所述PCI-e交换机内部的缓存来进行缓冲。
由于所述PCI-e交换机的上行口及下行口均可支持多种模式的链路宽度，这就使得所述PCI-e交换机能够灵活配置分支模式。例如，对于单PCI-e根节点的应用场景中，不需要考虑上行口USP的分支模式，仅需调整下行口DSP的分支模式，以最大链路宽度x16为例，所述下行口可以适配的分支模式可以包括：单路x16、两路x8、一路x8及两路x4、以及4路x4模式。
为了使得上行口及下行口能够同时适配多种链路宽度，本发明对上行口及下行口的内部架构进行了调整。其中，所述上行口及下行口的内部共享同样的功能模块，并通过顶层的模式寄存器进行配置。具体而言，所述模式寄存器的默认值为0，此时为上行口模式，所述模式寄存器配置为1时则为下行口模式。所述模式寄存器配置完成之后需要启用系统复位来重新初始化。图4示出本发明一个实施例的PCI-e交换机的上行口及下行口的内部架构示意图。如图4所示，所述上行口及下行口包括缓存模块401、控制模块402、分支选择模块403以及配置模块404。
所述缓存模块401包括接收缓存Receive以及发送缓存Transmit，其主要用于数据流的格式规整和分发。对于上行口而言，其通过所述接收缓存Receive接收来自所述PCI-e交换机逻辑内部交换网络的Rx数据流Rx Data Flow，并通过所述发送缓存Transmit将Tx数据流Tx Data Flow发送至所述PCI-e交换机逻辑内部交换网络，而所述下行口的Tx、Rx数据流处理方向与所述上行口相反，其通过发送缓存Transmit接收来自所述PCI-e交换机逻辑内部交换网络Tx数据流Tx Data Flow，并通过所述接收缓存Receive将Rx数据流Rx DataFlow发送至所述PCI-e交换机逻辑内部交换网络。
所述控制模块pcie_ctrl_core 402与所述缓存模块可通信地连接。所述控制模块包括至少一个端口链路宽度适配模块portwidth_adapt，所述端口链路宽度适配模块用于进行数据流的宽度转换和缓存。其中，各个端口链路宽度适配模块可适配的链路宽度可以相同或不同，这就使得所述控制模块能够支持多路、相同或不同链路宽度的独立数据并行处理，每一路数据分别通过一个端口链路宽度适配模块进行数据流的宽度转换和缓存。
所述分支选择模块403用于根据不同的分支模式，选取所述端口链路宽度适配模块，并完成物理层接口PIPE接口的数据流分发。在本发明的一个实施例中，所述分支选择模块包括分支选择器bifurcation mux以及电源管理模块pmu。其中，所述分支选择器与所述控制模块可通信地连接，用于PCI-e物理接口的数据流分发；以及所述电源管理模块与所述端口链路宽度适配模块电连接，用于根据不同的分支模式，控制所述端口链路宽度适配模块的开启或关闭。
所述配置模块404包括时钟复位模块cru、寄存器配置模块ctrl_regmap、物理编码子层PCS配置模块pcs_regmap、物理层PMA配置模块pma_regmap以及粘合逻辑glue logic。所述配置模块只要用于上行口及下行口内部与物理层接口之间通讯、逻辑的配置，以实现上行口与下行口与物理层接口之间的数据交互。在本发明的一个实施例中，所述控制模块与所述分支选择模块之间、以及所述分支选择模块与物理层接口之间均通过符合PHYInterface for PCI Express(pipe)规范的接口总线连接，其中，所述pipe规范不限于pipe4.4.1，还可以为pipe4/3/2/1、pipe5等其他pipe接口的协议。
基于如前所述的PCI-e交换机的架构，所述PCI-e交换机对于分支模式的配置包括：
通过上行口连接的根节点端口，确定所述PCI-e交换机的最大带宽，以及通过下行口连接的终端设备，确定分支模式，例如，若根节点端口的链路带宽为x16，所述下行口仅连接一个链路宽度为x16的终端设备，则分支模式为x16-x16，若根节点端口的链路带宽为x16，所述下行口连接两个链路宽度为x8的终端设备，则分支模式为x8-x8，以此类推。分支模式确定后，所述功耗管理模块关闭闲置的控制模块时钟信号，以降低动态功耗，被关闭的控制模块时钟信号在需要唤醒时需预先初始化。
所述分支模式的数据流处理包括：
当下行口接收到由上行口发送、接收自根节点端口的第一宽度的数据后：
首先，通过下行口中的接收缓存模块进行数据流的宽度转换和缓存；
接下来，根据确定的分支模块，控制下行口中的各个端口链路宽度适配模块的开启或关闭，将数据转换为与所述终端设备适配的数据宽度，在本发明的一个实施例中，通过电源管理模块控制所述端口链路宽度适配模块的电源通断，进而控制所述端口链路宽度适配模块的开启或关闭；以及
最后，通过分支选择器将数据分发至物理层接口，并发送给终端设备；以及
当下行口通过物理接口接收到由终端发送的数据：
首先，根据接收到的数据宽度，控制下行口中的各个端口链路宽度适配模块的开启或关闭，将数据转换为第一宽度，在本发明的一个实施例中，通过电源管理模块控制所述端口链路宽度适配模块的电源通断，进而控制所述端口链路宽度适配模块的开启或关闭；
接下来，通过下行口中的发送缓存模块进行数据流的宽度转换和缓存；以及
最后，将转换得到的第一数据宽度的数据发送至上行口。
下面，结合具备如图4所示的PCI-e交换机的上行口及下行口架构，对本发明的方案做进一步描述。
如图4所示的上行口及下行口中，所述控制模块包括4个端口链路宽度适配模块portwidth_adapt_x16、portwidth_adapt_x8、portwidth_adapt_x4、portwidth_adapt_x4，其适配的最大链路宽度分别为x16,x8,x4,x4，基于PCI-e端口的特性，每一路支持的最大链路宽度分别为x16,x8,x4,x4，同时低于最大链路宽度的数据均可支持,例如，portwidth_adapt_x16可以支持x16、x8、x4、x2、x1链路宽度，portwidth_adapt_x8可以支持x8、x4、x2、x1链路宽度，依此类推。因此，对于单PCI-e根节点的情况下，当上行口连接的根节点链路宽度为x16时，下行口可以是配的分支模式包括：
x16-x16，在此分支模式下，需要通过所述电源管理模块，开启端口链路宽度适配模块portwidth_adapt_x16，同时关闭其余的端口链路宽度适配模块portwidth_adapt_x8、portwidth_adapt_x4、portwidth_adapt_x4；
x16-x8*2，在此分支模式下，需要通过所述电源管理模块，开启端口链路宽度适配模块portwidth_adapt_x16、portwidth_adapt_x8，其中portwidth_adapt_x16用于适配x8链路宽度，同时关闭其余的两个portwidth_adapt_x4端口链路宽度适配模块；
x16-x8/x4/x4，在此分支模式下，需要通过所述电源管理模块，关闭端口链路宽度适配模块portwidth_adapt_x16，同时开启其余的端口链路宽度适配模块portwidth_adapt_x8、portwidth_adapt_x4、portwidth_adapt_x4；以及
x16-x4*4，在此分支模式下，需要通过所述电源管理模块，开启所有的端口链路宽度适配模块，同时，portwidth_adapt_x16、portwidth_adapt_x8均用于适配x4链路宽度。
在此，仅给出单根节点，且根节点链路宽度为x16时，4种不同的分支模式，在该情况下，最小的分支粒度为x4。但是，根据如前所述的架构，本领域技术人员可以轻易地得到，根节点链路宽度为x8、x4、x2、x1等情况下的分支模式及其对应的配置方法，在其他分支模式中，最小的分支粒度可以为x2、x1。
此外，还应当理解的是，本发明的其他实施例中，所述控制模块所包含的端口链路宽度适配模块可以为其他数量，例如2个、3个、5个或更多，各个端口链路宽度适配模块可是配的最大链路宽度及其组合也不限于如图4所示的实施例中，而是可以根据实际需求任意组合，其实现原理与图4所示的实施例相同。
此外，由于上行口与下行口共享同样的功能模块，本发明实施例中的PCI-e交换机也可用于多个根节点的情形下，此时，上行口也需要进行分支模式配置，即通过所述控制模块进行数据流宽度转换和缓存，其数据流宽度转换和缓存的方式与下行口基本一致，同样是通过电源管理模块控制不同端口链路宽度适配模块的开启及关闭，其与下行口仅Tx、Rx数据流处理方向相反。
本发明提供的一种PCI-e交换机及其配置分支模式的方法，通过在上行口、下行口内部的控制模块中设立多路端口链路宽度适配模块，并根据需要控制各路端口链路宽度适配模块的开启或关闭，进而使得所述控制模块可以支持多路不同链路宽度的数据并行处理。通过所述上行口及下行口架构，可以让PCI-e交换机灵活确定分支模式，能够同时适配多种分支模式的模式下，最大限度的利用通道带宽。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (8)

1.一种PCI-e交换机，包括上行口、下行口、路由和仲裁模块、复位逻辑、功耗管理模块、中断管理模块以及交换机缓存模块，其特征在于，所述上行口可以适配以下根节点端口中的一种或多种：x16、x8、x4、x2、x1，以及所述下行口可以适配以下终端设备中的一种或多种：x16端口设备、x8端口设备、x4端口设备、x2端口设备、x1端口设备。
2.如权利要求1所述的PCI-e交换机，其特征在于，所述上行口及下行口包括：
缓存模块，包括接收缓存以及发送缓存，所述缓存模块被配置为进行数据流的格式规整和分发；
控制模块，其与所述缓存模块可通信地连接，且支持多路独立数据并行处理，其中，所述多路独立数据的链路宽度可以相同或不同，且每一路数据分别通过一个端口链路宽度适配模块进行数据流的宽度转换和缓存；以及
分支选择模块，其被配置为根据不同的分支模式，选取所述端口链路宽度适配模块，并完成物理层接口PIPE接口的数据流分发。
3.如权利要求2所述的PCI-e交换机，其特征在于，所述分支选择模块包括：
分支选择器，其与所述控制模块可通信地连接，且被配置为能够进行PCI-e物理接口的数据流分发；以及
电源管理模块，其与所述端口链路宽度适配模块电连接，且被配置为能够根据不同的分支模式，控制所述端口链路宽度适配模块的开启或关闭。
4.如权利要求2所述的PCI-e交换机，其特征在于，所述上行口及下行口还包括时钟复位模块、寄存器配置模块、物理编码子层PCS配置模块、物理层PMA配置模块以及粘合逻辑。
5.如权利要求2所述的PCI-e交换机，其特征在于，所述控制模块与所述分支选择模块之间通过符合PHY Interface for PCI Express规范的接口总线连接。
6.如权利要求2所述的PCI-e交换机，其特征在于，所述上行口及下行口共享所述缓存模块、控制模块以及分支选择模块，并通过1bit进行配置分区。
7.一种如权利要求1至6任一所述的PCI-e交换机的配置分支模式的方法，其特征在于，包括步骤：
首先，通过上行口连接的根节点端口，确定所述PC I-e交换机的最大带宽，以及通过下行口连接的终端设备，确定分支模式；以及
接下来，当下行口接收到由上行口发送的第一宽度的数据：
首先，通过下行口中的接收缓存模块进行数据流的宽度转换和缓存；
接下来，根据确定的分支模块，控制下行口中的各个端口链路宽度适配模块的开启或关闭，将数据转换为与所述终端设备适配的链路宽度；以及
最后，通过分支选择器将数据分发至物理层接口，并发送给终端设备；以及
当下行口通过物理接口接收到由终端发送的数据：
首先，根据接收的链路宽度，控制下行口中的各个端口链路宽度适配模块的开启或关闭，将数据转换为第一宽度；
接下来，通过下行口中的发送缓存模块进行数据流的宽度转换和缓存；以及
最后，将转换得到的第一宽度的数据发送至上行口。
8.如权利要求7所述的方法，其特征在于，通过电源管理模块控制所述端口链路宽度适配模块的电源通断，进而控制所述端口链路宽度适配模块的开启或关闭。
CN202111396770.9A 2021-11-23 2021-11-23 一种PCI-e交换机及其配置分支模式的方法 Pending CN114143276A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111396770.9A CN114143276A (zh) 2021-11-23 2021-11-23 一种PCI-e交换机及其配置分支模式的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111396770.9A CN114143276A (zh) 2021-11-23 2021-11-23 一种PCI-e交换机及其配置分支模式的方法

Publications (1)

Publication Number Publication Date
CN114143276A true CN114143276A (zh) 2022-03-04

Family

ID=80390960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111396770.9A Pending CN114143276A (zh) 2021-11-23 2021-11-23 一种PCI-e交换机及其配置分支模式的方法

Country Status (1)

Country Link
CN (1) CN114143276A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060242352A1 (en) * 2005-04-22 2006-10-26 Ola Torudbakken Device sharing
CN101197649A (zh) * 2008-01-03 2008-06-11 福建星网锐捷网络有限公司 外部设备互联高速总线接口与交换机端口测试方法及系统
CN101622594A (zh) * 2006-12-06 2010-01-06 弗森多系统公司（dba弗森-艾奥） 使用空数据令牌指令管理来自于请求设备的数据的装置、系统和方法
CN101882126A (zh) * 2010-07-13 2010-11-10 中国科学院计算技术研究所 多个HT总线到单个PCIe总线的桥接装置及其方法
CN204392269U (zh) * 2015-03-05 2015-06-10 南京叠锶信息技术有限公司 一种全可编程sdn高速网卡
CN210442800U (zh) * 2019-09-11 2020-05-01 北京华电众信技术股份有限公司 端口扩展装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060242352A1 (en) * 2005-04-22 2006-10-26 Ola Torudbakken Device sharing
CN101622594A (zh) * 2006-12-06 2010-01-06 弗森多系统公司（dba弗森-艾奥） 使用空数据令牌指令管理来自于请求设备的数据的装置、系统和方法
CN101197649A (zh) * 2008-01-03 2008-06-11 福建星网锐捷网络有限公司 外部设备互联高速总线接口与交换机端口测试方法及系统
CN101882126A (zh) * 2010-07-13 2010-11-10 中国科学院计算技术研究所 多个HT总线到单个PCIe总线的桥接装置及其方法
CN204392269U (zh) * 2015-03-05 2015-06-10 南京叠锶信息技术有限公司 一种全可编程sdn高速网卡
CN210442800U (zh) * 2019-09-11 2020-05-01 北京华电众信技术股份有限公司 端口扩展装置

Similar Documents

Publication Publication Date Title
US20220100694A1 (en) PCI Express to PCI Express based low latency interconnect scheme for clustering systems
US9292460B2 (en) Versatile lane configuration using a PCIe PIE-8 interface
US7554355B2 (en) Crossbar switch architecture for multi-processor SoC platform
CN202535384U (zh) 基于PCIe总线的网络设备扩展连接和虚拟机互连优化系统
US6665754B2 (en) Network for increasing transmit link layer core speed
CN112395233A (zh) 基于cpu和sdi芯片的软件定义交换系统及方法
CN112214445B (zh) RapidIO交换网络数据速率可重配置硬件电路
US11265400B2 (en) Multimode interconnection interface controller for converged network
CN204925719U (zh) 信号转换装置和系统
JP3989376B2 (ja) 通信システム
CN109710550B (zh) 一种基于双缓存的帧长度不固定rs422数据通信系统
WO2009137996A1 (zh) 存储设备级联方法、存储系统及存储设备
CN114143276A (zh) 一种PCI-e交换机及其配置分支模式的方法
CN110380872A (zh) 一种服务器主板系统及一种服务器
WO2013154558A1 (en) Reconfiguration of an optical connection infrastructure
CN110008162A (zh) 一种缓冲接口电路及基于该电路传输数据的方法和应用
CN114528238A (zh) 一种pcie转sata的多态性低延时自适应电路
CN109391604A (zh) 一种管理数据输入输出协议的桥接装置及管理系统
CN115996204B (zh) 带外以太网接口交换装置、多节点服务器系统及服务器设备
US10715357B2 (en) Adaptation of a transmit equalizer using management registers
KR20100137326A (ko) 버스 시스템 및 그 제어 장치
CN117176832A (zh) 一种交换芯片及控制方法
WO2024102916A1 (en) Root complex switching across inter-die data interface to multiple endpoints
CN118051388A (zh) 一种高速光纤通信总线的测试系统
KR100464154B1 (ko) 스위칭 보드와 가입자 보드 간의 이중화 구현 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination