CN114141663A - 半导体工艺腔室和下电极电位控制方法 - Google Patents

Abstract

本发明提供一种半导体工艺腔室，包括腔体、上电极组件、基座和下电极组件，基座设置在腔体中，用于承载晶圆，上电极组件用于向腔体中的工艺气体提供射频信号，以激发腔体中的工艺气体形成等离子体，基座内部具有下电极，下电极组件连接在下电极与接地端之间，且用于调节自身连接在下电极与接地端之间的阻抗，以将下电极电位保持在预设电位。在本发明中，下电极组件能够通过调节自身连接在下电极与接地端之间的阻抗的方式，调节下电极上下阻抗之间的射频分压比例，从而在不引入新射频功率的情况下，将下电极的电位保持在所需的预设电位，降低了射频功率对晶圆的等离子损伤以及对晶圆上方等离子体分布的影响。本发明还提供一种下电极电位控制方法。

Description

半导体工艺腔室和下电极电位控制方法

技术领域

本发明涉及半导体工艺设备领域，具体地，涉及一种半导体工艺腔室和一种通过该半导体工艺设备实现的下电极电位控制方法。

背景技术

在半导体工艺领域中，随着电子器件的几何尺寸不断减小以及器件的密集度不断提高，半导体工艺中特征尺寸越来越低(如7nm、5nm及更低技术带)、膜层构图的深宽比越来越大(如10:1、20:1或更高)，普通的镀膜方法已经不能满足新一代产品的需求。原子层沉积(Atomic layer deposition，ALD)工艺成为目前广泛采用的一种新的薄膜沉积方法。

原子层沉积技术的自限制表面反应机理，决定了原子层沉积工艺具有优异的三维共形性(即新沉积形成的膜层形貌与衬底初始形貌相同)、大面积均匀性和精确的膜厚控制等优点，使其在微电子和纳米器件制造领域独领风骚，成为集成电路工业中十分重要的镀膜技术。

原子层沉积工艺通常需要两种气体反应生成所需的膜层，首先将第一反应气体引入工艺腔室中，使足量的第一反应气体吸附在晶圆表面，再向工艺腔室中通入吹扫气体，将多余的第一反应气体吹扫干净，随后将第二反应气体冲入反应腔室，利用射频脉冲使第二反应气体形成等离子体，并与吸附在晶圆表面的第一反应气体反应生成沉积材料膜层。

在原子层沉积工艺中，为了提高反应气体的活性一般采用加热

(工艺称为加热原子层沉积(thermal ALD)工艺)和等离子体增强

(工艺称为等离子体增强原子层沉积(Plasma Enhanced Atomic layerdeposition，PEALD)工艺)两种气体活性增强方式，其中等离子体增强原子层沉积工艺因其具有较低的工艺温度和更高的原子活性而被广泛地应用。

然而，在利用现有的等离子体增强原子层沉积工艺腔室进行原子层沉积工艺时，常出现晶圆表面膜层厚度不均匀的问题，影响产品良率。

因此，如何提供一种能够提高晶圆表面膜层厚度均匀性的半导体工艺腔室，成为本领域亟待解决的技术问题。

发明内容

本发明旨在提供一种能够提高晶圆表面膜层厚度均匀性的半导体工艺腔室和通过该半导体工艺腔室实现的下电极电位控制方法，该半导体工艺腔室能够降低射频功率对晶圆的等离子损伤，以及对晶圆上方等离子体分布的影响，并提高晶圆表面沉积膜层厚度的均匀性。

为实现上述目的，作为本发明的一个方面，提供一种半导体工艺腔室，包括腔体、上电极组件、基座和下电极组件，所述基座设置在所述腔体中，用于承载晶圆，所述上电极组件用于向所述腔体中的工艺气体提供射频信号，以激发所述腔体中的工艺气体形成等离子体，所述基座的内部具有下电极，所述下电极组件连接在所述下电极与接地端之间，且用于调节自身连接在所述下电极与所述接地端之间的阻抗，以将所述下电极的电位保持在预设电位。

可选地，所述下电极组件包括电位调节装置和电位确定装置，所述电位确定装置用于根据所述晶圆的膜层沉积循环数确定当前的所述预设电位，所述电位调节装置用于调节自身连接在所述下电极与所述接地端之间的阻抗，以将所述下电极的电位保持在所述电位确定装置确定的所述预设电位。

可选地，所述电位确定装置用于在所述膜层沉积循环数小于等于25时将所述预设电位确定为第一预设电位，在所述膜层沉积循环数大于25小于等于50时将所述预设电位确定为第二预设电位，在所述膜层沉积循环数大于50小于等于80时将所述预设电位确定为第三预设电位，在所述膜层沉积循环数大于80时将所述预设电位确定为第四预设电位，所述第一预设电位小于所述第二预设电位小于第三预设电位所述小于所述第四预设电位。

可选地，所述电位调节装置包括控制单元、电位检测单元和阻抗调节单元，所述阻抗调节单元的第一端与所述下电极连接，所述阻抗调节单元的第二端接地，所述电位检测单元用于检测所述阻抗调节单元第一端的电位得到电位反馈信号，所述控制单元用于根据所述电位反馈信号和由所述电位确定装置确定的所述预设电位控制所述阻抗调节单元调节自身的阻抗，以将所述下电极的电位保持在所述预设电位。

可选地，所述控制单元具体用于控制所述阻抗调节单元的阻抗大小向第一趋势变化预设调节量，并根据所述电位反馈信号判断所述下电极的电位与所述预设电位之间的电位差是否减小，若所述电位差减小，则控制所述阻抗调节单元的阻抗大小继续向第一趋势变化，直至所述电位差为零；若所述电位差未减小，则控制所述阻抗调节单元的阻抗大小向第二趋势变化，直至所述电位差为零；所述第一趋势与所述第二趋势相反。

可选地，所述阻抗调节单元包括至少一个可调元器件和至少一个与所述可调元器件一一对应对应的调节驱动部，所述可调元器件连接在所述阻抗调节单元的第一端与第二端之间，且所述可调元器件的阻抗可调，所述控制单元用于控制所述调节驱动部对所述可调元器件的阻抗进行调节。

可选地，所述阻抗调节单元包括固定电感、可调电容和电容调节驱动部，所述固定电感和所述可调电容串接在所述阻抗调节单元的第一端与第二端之间，所述控制单元用于控制所述电容调节驱动部对所述可调电容的电容值进行调节。

可选地，所述电位检测单元包括第一分压元件、第二分压元件和信号处理器，所述第一分压元件的第一端与所述阻抗调节单元的第一端连接，所述第一分压元件的第二端与所述第二分压元件的第一端连接，所述第二分压元件的第二端接地，所述信号处理器用于检测所述第二分压元件的第一端的电位信号，并将能够反映该电位信号幅值的所述电位反馈信号发送至所述控制单元；

所述控制单元用于根据所述电位反馈信号、所述第一分压元件的阻抗和所述第二分压元件的阻抗控制所述阻抗调节单元调节自身的阻抗，以将所述下电极的电位保持在所述预设电位。

可选地，所述第一分压元件包括第一固定电容，所述第二分压元件包括第二固定电容。

可选地，所述控制单元为数字信号处理器或单片机。

作为本发明的第二个方面，提供一种下电极电位控制方法，应用于上述半导体工艺腔室，所述方法包括：

调节所述下电极组件连接在下电极与接地端之间的阻抗，以将所述下电极的电位保持在预设电位。

可选地，调节所述下电极组件连接在下电极与接地端之间的阻抗，以将所述下电极的电位保持在预设电位之前，还包括：

根据所述晶圆的膜层沉积循环数确定当前的所述预设电位。

可选地，调节所述下电极组件连接在所述下电极与所述接地端之间的阻抗，以将所述下电极的电位保持在所述预设电位，具体包括：

检测阻抗调节单元第一端的电位得到电位反馈信号；

根据所述电位反馈信号和所述预设电位控制所述阻抗调节单元调节自身的阻抗，以将所述下电极的电位保持在所述预设电位。

可选地，根据所述电位反馈信号和所述预设电位控制所述阻抗调节单元调节自身的阻抗，以将所述下电极的电位保持在所述预设电位，具体包括：

控制所述阻抗调节单元的阻抗大小向第一趋势变化预设调节量，并根据所述电位反馈信号判断所述下电极的电位与所述预设电位之间的电位差是否减小；

若所述电位差减小，则控制所述阻抗调节单元的阻抗大小继续向第一趋势变化，直至所述电位差为零；若所述电位差未减小，则控制所述阻抗调节单元的阻抗大小向第二趋势变化，直至所述电位差为零；

所述第一趋势与所述第二趋势相反。

在本发明提供的半导体工艺腔室中，半导体工艺腔室的下电极组件能够通过调节自身连接在下电极与接地端之间的阻抗的方式，对上、下电极之间的阻抗与自身阻抗之间的比例关系进行调节，以调节下电极上下阻抗之间的射频分压比例，实现对下电极上的电位进行调节，从而在不引入新的射频功率的情况下，将下电极的电位保持在所需的预设电位，进而降低了射频功率对晶圆的等离子损伤，以及对晶圆上方等离子体分布的影响，提高了晶圆表面沉积膜层厚度的均匀性。

附图说明

附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。在附图中：

图1是本发明实施例提供的半导体工艺腔室的结构示意图；

图2是本发明实施例提供的半导体工艺腔室中电位调节装置的结构示意图；

图3是本发明另一实施例提供的半导体工艺腔室中电位调节装置的结构示意图；

图4是本发明实施例提供的半导体工艺腔室中电位检测单元的结构示意图；

图5是本发明另一实施例提供的半导体工艺腔室中电位检测单元的结构示意图；

图6是本发明实施例提供的下电极电位控制方法的流程示意图；

图7是本发明另一实施例提供的下电极电位控制方法的流程示意图；

图8是本发明另一实施例提供的下电极电位控制方法的流程示意图；

图9是本发明实施例提供的下电极电位控制方法中部分步骤的流程示意图。

具体实施方式

以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。

在现有的等离子体增强原子层沉积工艺腔室中，通常利用腔室上下两侧的电源分别向工艺气体上下两侧的电极提供射频信号，进而在工艺气体所在位置形成电磁场以激发工艺气体形成等离子体。具体地，一个射频电源通过匹配器(match)将射频功率传递至上电极，另一射频电源通过匹配器与基座(用于承载晶圆)中的下电极连接，以控制下电极上的电位，使上电极与下电极之间形成电场，从而激发晶圆(wafer)上方的工艺气体形成等离子体。

然而，本发明的发明人在研究中发现，一个射频电源向上电极提供的射频功率本身就会对晶圆表面造成等离子损伤，为控制下电极电位而连接另一射频电源进一步加重了对晶圆的等离子损伤，且过多的射频功率会影响腔室中等离子体的分布，进而影响成膜的均匀性。

为解决上述技术问题，作为本发明的一个方面，提供一种半导体工艺腔室，如图1所示，该半导体工艺腔室包括腔体100、上电极组件、基座300和下电极组件400，基座300设置在腔体100中，用于承载晶圆，上电极组件用于向腔体100中的工艺气体提供射频信号，以激发腔体100中的工艺气体形成等离子体，基座300的内部具有下电极310，下电极组件400连接在下电极310与接地端之间，且用于调节自身连接在下电极310与接地端之间的阻抗，以将下电极310的电位保持在预设电位。

在本发明提供的半导体工艺腔室中，上、下电极之间的物体(如，可包括等离子体、腔室中随工艺进行而积累的镀膜等)、下电极310和下电极组件400依次串联在上电极组件与接地端之间，半导体工艺腔室的下电极组件400能够通过调节自身连接在下电极310与接地端之间的阻抗的方式，对上、下电极之间的阻抗与自身阻抗之间的比例关系进行调节，以调节下电极上下阻抗之间的射频分压比例，实现对下电极310上的电位进行调节，从而在不引入新的射频功率(下电极组件400为无源装置，仅上电极组件向腔体100提供射频功率)的情况下，将下电极310的电位保持在所需的预设电位，进而降低了射频功率对晶圆的等离子损伤，以及对晶圆上方等离子体分布的影响，提高了晶圆表面沉积膜层厚度的均匀性。

作为本发明的一种可选实施方式，如图1所示，半导体工艺腔室还可以包括屏蔽罩500，上电极组件包括依次连接的射频电源210、匹配器220、射频馈入件240和上电极。其中，上电极设置在腔体100的顶部开口处且与下电极300相对设置，屏蔽罩500设置在腔体100及上电极的顶部，用于防止腔体100中的射频能量泄露；射频电源210与匹配器220设置在腔体100与屏蔽罩500外，匹配器220通过射频馈入件240与下电极连接，射频电源210用于通过匹配器220及射频馈入件240将射频功率传递至上电极，以使上电极与下电极310之间形成等离子体来对晶圆(wafer)表面进行处理。

可选地，如图1所示，半导体工艺腔室还包括进气组件(图未示)和筛网230(showerhead)，筛网230设置在腔体100的顶部开口处，进气组件用于通过筛网230向腔体100内部均匀释放工艺气体。

优选地，如图1所示，筛网230可复用作上电极组件的上电极，即，射频电源210用于通过匹配器220及射频馈入件240将射频功率传递至筛网230，以使筛网230与下电极310之间形成等离子体。可选地，如图1所示，筛网230的顶部设置有加热板250，用于对筛网230进行加热，以提高流经筛网230的工艺气体的温度。

可选地，如图1所示，半导体工艺腔室还可以包括束缚环600、绝缘环700和远程等离子体源900(RPS)，其中，束缚环600环绕基座300设置，用于将等离子体束缚在基座300上方，以使等离子体有效作用于晶圆；绝缘环700设置在腔体100的顶部开口边缘，用于保证筛网230(上电极)与接地的腔体100之间绝缘，进而保证上电极的电位精确性；远程等离子体源900用于向腔体100中提供等离子体以对腔体100进行清洗，去除腔体100中残留的工艺气体或反应产物。

可选地，如图1所示，腔体100的底部具有抽气泵口800，抽气泵通过抽气泵口800抽取工艺腔室中的气体，以将腔体100内的气体压力控制在要求范围内，保证半导体工艺正常进行。

本发明实施例对基座300的材质不作具体限定，例如，基座300可以为金属材质，也可以为陶瓷材质。可选地，基座300还用于对其上承载的晶圆进行加热。

本发明对该半导体工艺腔室的应用场景不作具体限定，例如，该半导体工艺腔室可用于离子体增强原子层沉积(PEALD)工艺，也可以应用于离子体增强化学气相沉积(Plasma Enhanced Vapor Deposition，PECVD)工艺，或其它通过射频功率激发工艺气体形成等离子体的半导体工艺。

本发明的发明人在研究中还发现，在半导体工艺腔室处理一些晶圆的过程中，随着膜层沉积循环数的增加(在一些情况下晶圆表面膜层需多次进行工艺气体之间反应形成沉积层的循环，最终积累成所需厚度的膜层)，晶圆上沉积的膜层厚度也随之增加，使膜层的阻抗发生变化，从而导致晶圆上方物体的总射频分压发生变化，进而影响晶圆表面的成膜质量。

为解决上述技术问题，作为本发明的一种优选实施方式，下电极组件400可根据膜层沉积循环数自动调整预设电位，使预设电位与晶圆表面的膜层厚度实时对应。

具体地，如图1所示，下电极组件400包括电位调节装置410和电位确定装置420，电位确定装置420用于根据晶圆的膜层沉积循环数确定当前的预设电位，电位调节装置410用于调节自身连接在下电极310与接地端之间的阻抗，以将下电极310的电位保持在电位确定装置420确定的预设电位。

在本发明实施例中，下电极组件400包括电位调节装置410和电位确定装置420，电位确定装置420能够根据晶圆的膜层沉积循环数确定当前的预设电位，并将预设电位发送至电位调节装置410，使无源的电位调节装置410通过调节自身阻抗的方式将下电极310的电位保持在实时确定的预设电位，从而使下电极310上的电位与当前晶圆表面沉积的膜层厚度实时匹配，进而保证了晶圆表面沉积膜层的成膜质量，提高了产品良率。

作为本发明的一种可选实施方式，电位确定装置420可以为集成于半导体工艺设备的控制机台的装置，例如，电位确定装置420可以为菜单(recipe)控制机台(用于根据菜单控制半导体工艺腔室中进行的半导体工艺)中的执行装置，即，在菜单控制机台根据菜单控制半导体工艺腔室对单片晶圆进行多轮膜层沉积循环时，菜单控制机台中的电位确定装置420实时根据膜层沉积循环的次数确定晶圆表面的成膜厚度对应于多大的下电极310电位(即预设电位)，并将预设电位发送至电位调节装置410。

作为本发明的一种可选实施方式，预设电位随着膜层沉积循环数(晶圆表面膜层厚度)的增大而增大。具体地，电位确定装置420用于在膜层沉积循环数小于等于25时将预设电位确定为第一预设电位，在膜层沉积循环数大于25小于等于50时将预设电位确定为第二预设电位，在膜层沉积循环数大于50小于等于80时将预设电位确定为第三预设电位，在膜层沉积循环数大于80时将预设电位确定为第四预设电位，第一预设电位小于第二预设电位小于第三预设电位小于第四预设电位。

作为本发明的一种可选实施方式，第一预设电位为0V、第二预设电位为50V、第三预设电位为100V、第四预设电位为150V或大于150V。即，在镀膜初期(前25个循环中)，晶圆表面膜层厚度较小，需将将下电极310的电位保持在0V，以降低射频功率对晶圆的损伤；在25到50个循环时，晶圆表面沉积了一定厚度的膜层，可以稍微增加一些下电极电压来改善成膜质量，如，将下电极310的电位增加至50V(该值不能太大，否则会对晶圆造成损伤)；在50到80个循环时，可以再次增加下电极电压至100V；在80个循环后，需要更高的电压来改善薄膜质量，可以将电压提高到150V或更高。

在本发明的其他实施例中，下电极组件400也可以直接根据晶圆表面膜层厚度确定当前的预设电位，例如，在晶圆表面膜层厚度小于等于

(埃)时将预设电位确定为第一预设电位，在晶圆表面膜层厚度大于

小于等于

时将预设电位确定为第二预设电位，在晶圆表面膜层厚度大于

小于等于

时将预设电位确定为第三预设电位，在晶圆表面膜层厚度大于

时将预设电位确定为第四预设电位，第一预设电位小于第二预设电位小于第三预设电位小于第四预设电位。

本发明实施例对预设电位的变化趋势不做具体限定，例如，在一些情况下，预设电位也可以始终为一固定值，或者随着膜层沉积循环数(晶圆表面膜层厚度)的增大而减小。

作为本发明的一种可选实施方式，如图2所示，电位调节装置410包括控制单元421、电位检测单元422和阻抗调节单元423，阻抗调节单元423的第一端与下电极310连接，阻抗调节单元423的第二端接地，电位检测单元422用于检测阻抗调节单元423第一端的电位得到电位反馈信号，控制单元421用于根据该电位反馈信号和由电位确定装置420确定的预设电位控制阻抗调节单元423调节自身的阻抗，以将下电极310的电位保持在预设电位。

需要说明的是，下电极310上的电位信号为交流电压信号，电位反馈信号用于供控制单元421中相应的逻辑电路分析下电极310的电位大小，因此，电位反馈信号需为直流信号，且直流的电位反馈信号的大小能够反映下电极310上电位信号的幅值大小，以便于控制单元421将下电极310上的电位信号与预设电位大小进行比较。

可选地，如图2所示，电位调节装置410还包括接地的壳体(即图中控制单元421、电位检测单元422和阻抗调节单元423外侧的方框所示结构)，控制单元421、电位检测单元422和阻抗调节单元423均设置在壳体中，下电极310通过线缆与壳体上的端口连接，阻抗调节单元423的第一端(即图中阻抗调节单元423的左端)与该端口连接，阻抗调节单元423的第二端(即图中阻抗调节单元423的右端)与壳体连接以实现接地。

为提高电位调节装置410将下电极310电位调节至目标电位的效率，作为本发明的一种优选实施方式，控制单元421具体用于控制阻抗调节单元423的阻抗大小向第一趋势变化预设调节量，并根据电位反馈信号判断下电极310的电位与预设电位之间的电位差是否减小，若电位差减小，则控制阻抗调节单元423的阻抗大小继续向第一趋势变化，直至该电位差为零；若电位差未减小，则控制阻抗调节单元423的阻抗大小向第二趋势变化，直至该电位差为零。其中，第一趋势与第二趋势相反，例如，第一趋势可以为增大，第二趋势为减小，或者第一趋势可以为减小，第二趋势为增大。

在本发明实施例中，控制单元421直接根据电位反馈信号分析下电极310的电位与预设电位之间的电位差的变化情况，以确定阻抗调节单元423的阻抗变化方向是否正确，节约了具体计算调节量及调节方向的计算时间，提高了电位调节装置410将下电极310电位调节至目标电位的效率。

作为本发明的一种可选实施方式，如图3所示，阻抗调节单元423包括至少一个可调元器件和至少一个与可调元器件一一对应对应的调节驱动部，可调元器件连接在阻抗调节单元423的第一端与第二端之间，且可调元器件的阻抗可调，控制单元421用于控制调节驱动部对可调元器件的阻抗进行调节，进而实现对阻抗调节单元423的第一端与第二端之间的总阻抗进行调节。

作为本发明的一种可选实施方式，如图2、图3所示，调节驱动部可以为电机M(如，步进电机)，电机M的输出轴端与可调元器件连接，控制单元421通过向电机M发送控制信号的方式调节电机M的进给量，从而调节可调元器件的阻抗。

可选地，阻抗调节单元423还可以包括连接在阻抗调节单元423的第一端与第二端之间的阻抗固定的元器件。

本发明实施例对阻抗调节单元423的第一端与第二端之间连接的元器件种类及数量不作具体限定，例如，作为本发明的一种可选实施方式，如图3所示，阻抗调节单元423包括固定电感L1、可调电容C1和电容调节驱动部，固定电感L1和可调电容C1串接在阻抗调节单元423的第一端与第二端之间，控制单元421用于控制电容调节驱动部对可调电容C1的电容值进行调节。

在第一趋势为增大，第二趋势为减小的情况下，控制单元421在对阻抗调节单元423的阻抗大小进行调节时，先控制电容调节驱动部(电机M)驱动可调电容C1的电容值增大，并根据电位反馈信号判断下电极310的电位与预设电位之间的电位差是否减小，若电位差减小，则控制电容调节驱动部继续调大可调电容C1的电容值，直至该电位差为零；若电位差未减小，则控制电容调节驱动部驱动可调电容C1的电容值减小，直至该电位差为零。

在本发明的其他实施方式中，阻抗调节单元423也可包括一个可调电感(和固定电容)，或者阻抗调节单元423的第一端与第二端之间也可以连接有不同类型的可调元器件，例如，可以包括一个或多个可变电感、一个或多个可变电容，还可以包括一个或多个阻抗固定的元器件(固定电感或固定电容)。

并且，本发明实施例对这些元器件之间的连接关系也不作具体限定，只要满足调节驱动部驱动可调元器件改变阻抗时，阻抗调节单元423的第一端与第二端之间的总阻抗能够随之规律变化即可，例如，多个元器件可串联或并联在阻抗调节单元423的第一端与第二端之间，或者，也可以由阻抗调节单元423的第一端至阻抗调节单元423的第二端以先串后并、先并后串等多种形式连接。

作为本发明的一种可选实施方式，控制单元421为数字信号处理器c(DigitalSignal Processor，DSP)或单片机。

为便于对下电极310的电位进行测量，作为本发明的一种优选实施方式，如图4所示，电位检测单元422包括第一分压元件a、第二分压元件b和信号处理器c，第一分压元件a的第一端与阻抗调节单元423的第一端连接，第一分压元件a的第二端与第二分压元件b的第一端连接，第二分压元件b的第二端接地，信号处理器c用于检测第二分压元件b的第一端的电位信号，并将能够反映该电位信号幅值的电位反馈信号发送至控制单元421；

控制单元421用于根据电位反馈信号、第一分压元件a的阻抗和第二分压元件b的阻抗控制阻抗调节单元423调节自身的阻抗，以将下电极310的电位保持在预设电位。

在本发明实施例中，电位检测单元422包括信号处理器c和由第一分压元件a与第二分压元件b组成的射频分压电路，信号处理器c对第一分压元件a与第二分压元件b之间的节点进行电位检测得到电位反馈信号。即，下电极310的电位与接地端(电位为零)之间的电位差(即下电极310的电位)按第一分压元件a与第二分压元件b的阻抗比例分配至第一分压元件a和第二分压元件b上，从而可以缩小信号处理器c的量程，降低电位检测单元422的物料成本。

具体地，第一分压元件a与第二分压元件b之间的阻抗比例为a/b，下电极310电位表示为U，则第一分压元件a与第二分压元件b之间节点处的电位为b/(a+b)*U，信号处理器c对该节点处的交流电位进行整波积分得到直流信号(即，电位反馈信号)，控制单元421在接收到电位反馈信号后，可根据电位反馈信号计算出第一分压元件a与第二分压元件b之间节点处的电位，将该电位乘以(a+b)/b逆推即可得到阻抗调节单元423第一端的电位，即下电极310的电位，进而可以根据下电极310的电位控制阻抗调节单元423对自身的阻抗进行调节。

为提高控制单元421根据电位反馈信号、第一分压元件a的阻抗和第二分压元件b的阻抗确定下电极310的电位的效率，作为本发明的一种优选实施方式，上述运算可直接拟合为下电极310电位随电位反馈信号变化而变化的拟合曲线，并预存在控制单元421中，控制单元421可直接根据电位反馈信号与预存的拟合曲线计算下电极310的电位大小。

需要说明的是，第一分压元件a和第二分压元件b的阻抗远大于阻抗调节单元423的第一端与第二端之间的最大阻抗，以避免影响阻抗调节单元423的阻抗变化对下电极310上电位大小的作用效果。

作为本发明的一种可选实施方式，如图5所示，第一分压元件a包括第一固定电容C2，第二分压元件b包括第二固定电容C3。在本发明的其他实施方式中，第一分压元件a和第二分压元件b也可以均为电容或均为电阻。

作为本发明的第二个方面，提供一种下电极电位控制方法，该方法由本发明实施例提供的半导体工艺腔室中的下电极组件400实现，该方法包括：

调节自身连接在下电极310与接地端之间的阻抗，以将下电极310的电位保持在预设电位。

在本发明提供的下电极电位控制方法中，上、下电极之间的物体、下电极310和下电极组件400依次串联在上电极组件与接地端之间，半导体工艺腔室的下电极组件400能够通过调节自身连接在下电极310与接地端之间的阻抗的方式，对上、下电极之间的阻抗与自身阻抗之间的比例关系进行调节，以调节下电极上下阻抗之间的射频分压比例，实现对下电极310上的电位进行调节，从而在不引入新的射频功率的情况下，将下电极310的电位保持在所需的预设电位，进而降低了射频功率对晶圆的等离子损伤，以及对晶圆上方等离子体分布的影响，提高了晶圆表面沉积膜层厚度的均匀性。

为解决上述技术问题，作为本发明的一种优选实施方式，下电极组件400可根据膜层沉积循环数自动调整预设电位，使预设电位与晶圆表面的膜层厚度实时对应。

具体地，如图1、图6所示，下电极组件400包括电位调节装置410和电位确定装置420，该方法具体包括：

步骤S1、电位确定装置410根据晶圆的膜层沉积循环数确定当前的预设电位；

步骤S2、电位调节装置410调节自身连接在下电极310与接地端之间的阻抗，以将下电极310的电位保持在电位确定装置确定的预设电位。

作为本发明的一种可选实施方式，预设电位随着膜层沉积循环数(晶圆表面膜层厚度)的增大而增大，具体地，步骤S1具体可以包括：

在膜层沉积循环数小于等于25时将预设电位确定为第一预设电位，在膜层沉积循环数大于25小于等于50时将预设电位确定为第二预设电位，在膜层沉积循环数大于50小于等于80时将预设电位确定为第三预设电位，在膜层沉积循环数大于80时将预设电位确定为第四预设电位，第一预设电位小于第二预设电位小于第三预设电位小于第四预设电位。

作为本发明的一种可选实施方式，第一预设电位为0V、第二预设电位为50V、第三预设电位为100V、第四预设电位为150V或大于150V。即，如图7所示，在镀膜初期(前25个循环中)，晶圆表面膜层厚度较小，需将将下电极310的电位保持在0V，以降低射频功率对晶圆的损伤；在25到50个循环时，晶圆表面沉积了一定厚度的膜层，可以稍微增加一些下电极电压来改善成膜质量，如，将下电极310的电位增加至50V(该值不能太大，否则会对晶圆造成损伤)；在50到80个循环时，可以再次增加下电极电压至100V；在80个循环后，需要更高的电压来改善薄膜质量，可以将电压提高到150V或更高。

本发明实施例对预设电位的变化趋势不做具体限定，例如，在一些情况下，预设电位也可以始终为一固定值，或者随着膜层沉积循环数(晶圆表面膜层厚度)的增大而减小。

作为本发明的一种可选实施方式，如图2、图8所示，电位调节装置410包括控制单元421、电位检测单元422和阻抗调节单元423，阻抗调节单元423的第一端与下电极310连接，阻抗调节单元423的第二端接地，步骤S2具体可以包括：

步骤S21、电位检测单元422检测阻抗调节单元423第一端的电位得到电位反馈信号；

步骤S22、控制单元421根据电位反馈信号和由电位确定装置420确定的预设电位控制阻抗调节单元423自身的阻抗，以将下电极310的电位保持在预设电位。

为提高电位调节装置410将下电极310电位调节至目标电位的效率，作为本发明的一种优选实施方式，如图9所示，步骤S22具体可以包括：

控制阻抗调节单元423的阻抗大小向第一趋势变化预设调节量，并根据电位反馈信号判断下电极310的电位与预设电位之间的电位差是否减小；

若电位差减小，则控制阻抗调节单元423的阻抗大小继续向第一趋势变化，直至该电位差为零；若电位差未减小，则控制阻抗调节单元423的阻抗大小向第二趋势变化，直至该电位差为零。

其中，第一趋势与第二趋势相反，例如，第一趋势可以为增大，第二趋势为减小，或者第一趋势可以为减小，第二趋势为增大。

在本发明实施例中，控制单元421直接根据电位反馈信号分析下电极310的电位与预设电位之间的电位差的变化情况，以确定阻抗调节单元423的阻抗变化方向是否正确，节约了具体计算调节量及调节方向的计算时间，提高了电位调节装置410将下电极310电位调节至目标电位的效率。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (14)

1.一种半导体工艺腔室，其特征在于，包括腔体、上电极组件、基座和下电极组件，所述基座设置在所述腔体中，用于承载晶圆，所述上电极组件用于向所述腔体中的工艺气体提供射频信号，以激发所述腔体中的工艺气体形成等离子体，所述基座的内部具有下电极，所述下电极组件连接在所述下电极与接地端之间，且用于调节自身连接在所述下电极与所述接地端之间的阻抗，以将所述下电极的电位保持在预设电位。

2.根据权利要求1所述的半导体工艺腔室，其特征在于，所述下电极组件包括电位调节装置和电位确定装置，所述电位确定装置用于根据所述晶圆的膜层沉积循环数确定当前的所述预设电位，所述电位调节装置用于调节自身连接在所述下电极与所述接地端之间的阻抗，以将所述下电极的电位保持在所述电位确定装置确定的所述预设电位。

3.根据权利要求2所述的半导体工艺腔室，其特征在于，所述电位确定装置用于在所述膜层沉积循环数小于等于25时将所述预设电位确定为第一预设电位，在所述膜层沉积循环数大于25小于等于50时将所述预设电位确定为第二预设电位，在所述膜层沉积循环数大于50小于等于80时将所述预设电位确定为第三预设电位，在所述膜层沉积循环数大于80时将所述预设电位确定为第四预设电位，所述第一预设电位小于所述第二预设电位小于第三预设电位所述小于所述第四预设电位。

4.根据权利要求2或3所述的半导体工艺腔室，其特征在于，所述电位调节装置包括控制单元、电位检测单元和阻抗调节单元，所述阻抗调节单元的第一端与所述下电极连接，所述阻抗调节单元的第二端接地，所述电位检测单元用于检测所述阻抗调节单元第一端的电位得到电位反馈信号，所述控制单元用于根据所述电位反馈信号和由所述电位确定装置确定的所述预设电位控制所述阻抗调节单元调节自身的阻抗，以将所述下电极的电位保持在所述预设电位。

5.根据权利要求4所述的半导体工艺腔室，其特征在于，所述控制单元具体用于控制所述阻抗调节单元的阻抗大小向第一趋势变化预设调节量，并根据所述电位反馈信号判断所述下电极的电位与所述预设电位之间的电位差是否减小，若所述电位差减小，则控制所述阻抗调节单元的阻抗大小继续向第一趋势变化，直至所述电位差为零；若所述电位差未减小，则控制所述阻抗调节单元的阻抗大小向第二趋势变化，直至所述电位差为零；所述第一趋势与所述第二趋势相反。

6.根据权利要求5所述的半导体工艺腔室，其特征在于，所述阻抗调节单元包括至少一个可调元器件和至少一个与所述可调元器件一一对应对应的调节驱动部，所述可调元器件连接在所述阻抗调节单元的第一端与第二端之间，且所述可调元器件的阻抗可调，所述控制单元用于控制所述调节驱动部对所述可调元器件的阻抗进行调节。

7.根据权利要求6所述的半导体工艺腔室，其特征在于，所述阻抗调节单元包括固定电感、可调电容和电容调节驱动部，所述固定电感和所述可调电容串接在所述阻抗调节单元的第一端与第二端之间，所述控制单元用于控制所述电容调节驱动部对所述可调电容的电容值进行调节。

8.根据权利要求4所述的半导体工艺腔室，其特征在于，所述电位检测单元包括第一分压元件、第二分压元件和信号处理器，所述第一分压元件的第一端与所述阻抗调节单元的第一端连接，所述第一分压元件的第二端与所述第二分压元件的第一端连接，所述第二分压元件的第二端接地，所述信号处理器用于检测所述第二分压元件的第一端的电位信号，并将能够反映该电位信号幅值的所述电位反馈信号发送至所述控制单元；

所述控制单元用于根据所述电位反馈信号、所述第一分压元件的阻抗和所述第二分压元件的阻抗控制所述阻抗调节单元调节自身的阻抗，以将所述下电极的电位保持在所述预设电位。

9.根据权利要求8所述的半导体工艺腔室，其特征在于，所述第一分压元件包括第一固定电容，所述第二分压元件包括第二固定电容。

10.根据权利要求4所述的半导体工艺腔室，其特征在于，所述控制单元为数字信号处理器或单片机。

11.一种下电极电位控制方法，应用于权利要求1-10任一项所述的半导体工艺腔室，其特征在于，所述方法包括：

调节所述下电极组件连接在所述下电极与接地端之间的阻抗，以将所述下电极的电位保持在预设电位。

12.根据权利要求11所述的下电极电位控制方法，其特征在于，调节所述下电极组件连接在下电极与接地端之间的阻抗，以将所述下电极的电位保持在预设电位之前，还包括：

根据所述晶圆的膜层沉积循环数确定当前的所述预设电位。

13.根据权利要求11或12所述的下电极电位控制方法，其特征在于，调节所述下电极组件连接在所述下电极与所述接地端之间的阻抗，以将所述下电极的电位保持在所述预设电位，具体包括：

检测阻抗调节单元第一端的电位得到电位反馈信号；

根据所述电位反馈信号和所述预设电位控制所述阻抗调节单元调节自身的阻抗，以将所述下电极的电位保持在所述预设电位。

14.根据权利要求13所述的下电极电位控制方法，其特征在于，根据所述电位反馈信号和所述预设电位控制所述阻抗调节单元调节自身的阻抗，以将所述下电极的电位保持在所述预设电位，具体包括：

控制所述阻抗调节单元的阻抗大小向第一趋势变化预设调节量，并根据所述电位反馈信号判断所述下电极的电位与所述预设电位之间的电位差是否减小；

若所述电位差减小，则控制所述阻抗调节单元的阻抗大小继续向第一趋势变化，直至所述电位差为零；若所述电位差未减小，则控制所述阻抗调节单元的阻抗大小向第二趋势变化，直至所述电位差为零；

所述第一趋势与所述第二趋势相反。

Images