CN114122213B - 垂直结构微型发光二极管芯片及其制造方法 - Google Patents

垂直结构微型发光二极管芯片及其制造方法 Download PDF

Info

Publication number
CN114122213B
CN114122213B CN202111201744.6A CN202111201744A CN114122213B CN 114122213 B CN114122213 B CN 114122213B CN 202111201744 A CN202111201744 A CN 202111201744A CN 114122213 B CN114122213 B CN 114122213B
Authority
CN
China
Prior art keywords
type
electrode
layer
semiconductor layer
type sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111201744.6A
Other languages
English (en)
Other versions
CN114122213A (zh
Inventor
兰叶
王江波
朱广敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN202111201744.6A priority Critical patent/CN114122213B/zh
Publication of CN114122213A publication Critical patent/CN114122213A/zh
Application granted granted Critical
Publication of CN114122213B publication Critical patent/CN114122213B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Abstract

本公开提供了一种垂直结构微型发光二极管芯片及其制造方法，属于半导体技术领域。垂直结构微型发光二极管芯片的N型半导体层上设置有第一透明导电层，N型电极包括位于第一透明导电层的表面上的多个N型子电极，且多个N型子电极在第一透明导电层上的正投影为矩形框，多个矩形框同心间隔布置；N型半导体层的外边缘刻蚀形成有一圈缺口，位于第一透明导电层最边缘的一个N型子电极延伸至缺口中，与N型半导体层接触。采用该芯片可以降低外延片电阻率，减小LED芯片存在高电压的风险，保证器件性能。

Description

垂直结构微型发光二极管芯片及其制造方法
技术领域
本公开涉及半导体技术领域，特别涉及一种垂直结构微型发光二极管芯片及其制造方法。
背景技术
发光二极管(英文：Light Emitting Diode，简称：LED)是一种能发光的半导体器件。通过采用不同的半导体材料和结构，LED能够覆盖从紫外到红外的全色范围，已经被广泛地应用在显示、装饰、通讯等经济生活中。微型发光二极管(Micro LED)主要是指边长在10～100微米的超小发光二极管。Micro LED的体积小，可以更密集的设置排列而大幅度提高分辨率，并且具有自发光特性，不论是在高亮度、高对比度、高反应性或省电方面，MicroLED的性能都较好。
芯片是LED的核心器件，相关技术中，Micro LED的两个电极位于芯片的同一侧，这样会导致芯片的面积存在限制。为了减小芯片的面积，通常会将Micro LED制作为垂直结构。以蓝光Micro LED芯片为例，芯片先在衬底上依次外延生长N型半导体、有源层和P型半导体，然后再在P型半导体上制作P型电极。接着剥离掉衬底，露出N型半导体，并在N型半导体层的背面制作N型电极。
但是新露出的外延层通常导电率较高，这样容易导致LED存在电压高的风险。
发明内容
本公开实施例提供了一种垂直结构微型发光二极管芯片及其制造方法，可以降低外延片电阻率，减小LED芯片存在高电压的风险，保证器件性能。所述技术方案如下：
一方面，提供了一种垂直结构微型发光二极管芯片，所述垂直结构微型发光二极管芯片包括N型半导体层、有源层、P型半导体层、第一透明导电层、第二透明导电层、钝化层、N型电极和P型电极；所述N型半导体层、所述有源层和所述P型半导体层依次层叠；所述P型半导体层上设置有所述第二透明导电层；
所述N型半导体层上设置有所述第一透明导电层，所述N型电极包括位于所述第一透明导电层的表面上的多个N型子电极，且所述多个N型子电极在所述第一透明导电层上的正投影为矩形框，多个所述矩形框同心间隔布置；
所述N型半导体层的外边缘刻蚀形成有一圈缺口，位于所述第一透明导电层最边缘的一个所述N型子电极延伸至所述缺口中，与所述N型半导体层接触；
所述钝化层包覆在所述P型半导体层表面除所述P型电极设置区域以外的区域上、以及所述N型半导体层、所述有源层和所述P型半导体层的侧面上。
可选地，所述N型电极包括三个N型子电极。
可选地，每个所述N型子电极的结构均相同。
可选地，每个所述N型子电极均为Cr/Al/Cr/Au/In层叠结构。
可选地，所述P型电极包括位于所述第二透明导电层的表面上的多个P型子电极，且所述多个P型子电极在所述第二透明导电层上的正投影为环形或圆形，所述环形和所述圆形同心间隔布置。
可选地，所述P型电极包括位于所述第二透明导电层表面的第一P型子电极和第二P型子电极，所述第一P型子电极位于所述第二透明导电层的中部，所述第二P型子电极环绕所述第一P型子电极布置；
所述第一P型子电极和所述第二P型子电极在所述第二透明导电层上的正投影分别为同心间隔布置的第一圆形和第二圆环，所述第二圆环环绕所述第一圆形布置。
可选地，所述第一P型子电极和所述第二P型子电极均为Cr/Al/Cr/Au/In层叠结构，其中，所述第二P型子电极中的Au层的厚度大于所述第一P型子电极中的Au层的厚度，所述第二P型子电极中的In层的厚度小于所述第一P型子电极中的In层的厚度。
另一方面，提供了一种垂直结构微型发光二极管芯片的制造方法，所述制造方法包括：
提供一衬底；
在所述衬底上依次生长N型半导体层、有源层和P型半导体层；
在所述P型半导体层上生长第二透明导电层；
在所述第二透明导电层表面形成P型电极；
在所述P型半导体层表面除所述P型电极设置区域以外的区域上、以及所述N型半导体层、所述有源层和所述P型半导体层的侧面上形成钝化层；
去除所述N型半导体层侧面的部分所述钝化层，并在所述N型半导体层的外边缘刻蚀形成一圈缺口；
激光剥离去除所述衬底，露出所述N型半导体层；
在所述N型半导体层上生长第一透明导电层；
在所述第一透明导电层表面形成N型电极，所述N型电极包括位于所述第一透明导电层的表面上的多个N型子电极，且所述多个N型子电极在所述第一透明导电层上的正投影为矩形框，多个所述矩形框同心间隔布置，位于所述第一透明导电层最边缘的一个所述N型子电极延伸至所述缺口中，与所述N型半导体层接触。
可选地，所述N型电极包括三个N型子电极。
可选地，所述在所述第二透明导电层表面形成P型电极包括：
在所述第二透明导电层表面形成第一P型子电极和第二P型子电极，所述第一P型子电极位于所述第二透明导电层的中部，所述第二P型子电极环绕所述第一P型子电极布置；
所述第一P型子电极和所述第二P型子电极在所述第二透明导电层上的正投影分别为同心间隔布置的第一圆形和第二圆环，所述第二圆环环绕所述第一圆形布置。
本公开实施例提供的技术方案带来的有益效果是：
由于N型半导体层的外边缘刻蚀形成有一圈缺口，而N型半导体层为矩形，缺口也为矩形，因此，为了与缺口的形状对应，通过改变N型电极的结构，将N型电极设置为包括多个N型子电极，且多个N型子电极在第一透明导电层上的正投影为矩形框，多个矩形框同心间隔布置，以与缺口的形状相匹配。同时，位于第一透明导电层最边缘的一个N型子电极延伸至缺口中，与N型半导体层接触。这样，即使后续对衬底进行剥离时，露出的外延层的电阻率较高，但缺口是在剥离前就形成的，电阻率较低，因此，位于最边缘的N型子电极可以起到较好的欧姆接触效果，而其它N型子电极可以对电连接进行补充，最终获得比较理想的接触效果，提高芯片的发光效率。同时设置缺口还可以减少露出的外延层的体积，进一步减小LED芯片存在高电压的风险，保证器件性能。
附图说明
为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种垂直结构微型发光二极管芯片的结构示意图；
图2是本公开实施例提供的一种N型电极的正投影示意图；
图3是本公开实施例提供的一种P型电极的正投影示意图；
图4是本公开实施例提供的一种垂直结构微型发光二极管芯片的制造方法流程图；
图5是本公开实施例提供的另一种垂直结构微型发光二极管芯片的制造方法流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
图1是本公开实施例提供的一种垂直结构微型发光二极管芯片的结构示意图，如图1所示，该垂直结构的微型发光二极管芯片包括N型半导体层1、有源层2、P型半导体层3、第一透明导电层4、第二透明导电层5、钝化层6、N型电极7和P型电极8。N型半导体层1、有源层2和P型半导体层3依次层叠。P型半导体层3上设置有第二透明导电层5。
N型半导体层1上设置有第一透明导电层4。N型电极7包括位于第一透明导电层4的表面上的多个N型子电极。N型半导体层1的外边缘刻蚀形成有一圈缺口，位于第一透明导电层4最边缘的一个N型子电极延伸至缺口中，与N型半导体层1接触。
图2是本公开实施例提供的一种N型电极的正投影示意图，如图2所示，多个N型子电极在第一透明导电层4上的正投影为矩形框，多个矩形框同心间隔布置。
钝化层6包覆在P型半导体层3表面除P型电极8设置区域以外的区域上、以及N型半导体层1、有源层2和P型半导体层3的侧面上。
由于N型半导体层的外边缘刻蚀形成有一圈缺口，而N型半导体层为矩形，缺口也为矩形，因此，为了与缺口的形状对应，通过改变N型电极的结构，将N型电极设置为包括多个N型子电极，且多个N型子电极在第一透明导电层上的正投影为矩形框，多个矩形框同心间隔布置，以与缺口的形状相匹配。同时，位于第一透明导电层最边缘的一个N型子电极延伸至缺口中，与N型半导体层接触。这样，即使后续对衬底进行剥离时，露出的外延层的电阻率较高，但缺口是在剥离前就形成的，电阻率较低，因此，位于最边缘的N型子电极可以起到较好的欧姆接触效果，而其它N型子电极可以对电连接进行补充，最终获得比较理想的接触效果，提高芯片的发光效率。同时设置缺口还可以减少露出的外延层的体积，降低LED芯片存在高电压的风险，保证器件性能。
可选地，N型电极7包括三个N型子电极。
示例性地，如图1所示，N型电极7包括位于第一透明导电层4表面的第一N型子电极7a、第二N型子电极7b和第三N型子电极7c。第一N型子电极7a位于第一透明导电层4最边缘，且延伸至N型半导体层1的缺口中，与N型半导体层1接触。第三N型子电极7c位于第一透明导电层4的中部，第二N型子电极7b位于第一N型子电极7a和第三N型子电极7c之间。
参见图2，第一N型子电极7a、第二N型子电极7b和第三N型子电极7c在第一透明导电层4上的正投影分别为同心间隔布置的第一矩形框、第二矩形框和第三矩形框。
通过将N型电极分为三个部分，其中，第一N型子电极7a可以起到良好的欧姆接触的作用，第二N型子电极7b和第三N型子电极7c可以起到扩展电流的作用。
可选地，每个N型子电极的结构均相同，以便于生产制造。
可选地，每个N型子电极均为Cr/Al/Cr/Au/In层叠结构。
示例性地，在本公开实施例中第一N型子电极7a、第二N型子电极7b和第三N型子电极7c均为Cr/Al/Cr/Au/In层叠结构。
其中，Cr/Al/Cr/Au/In层叠结构中的Cr层可以起到欧姆接触的作用，Al层可以起到反射光线的作用，Au层可以起到维持形貌的作用，In层可以起到焊接的作用。
示例性地，Cr/Al/Cr/Au/In层叠结构中，第一层Cr层的厚度为10nm，第二层Al层的厚度为300nm，第三层Cr层的厚度为50nm，第四层Au层的厚度为1000nm，第五层In层的厚度为400nm。
可选地，P型电极8包括位于第二透明导电层5的表面上的多个P型子电极，且多个P型子电极在第二透明导电层5上的正投影为环形或圆形，环形和圆形同心间隔布置。
可选地，参见图1，P型电极8包括位于第二透明导电层5表面的第一P型子电极8a和第二P型子电极8b。第一P型子电极8a位于第二透明导电层5的中部，第二P型子电极8b环绕第一P型子电极8a布置。
图3是本公开实施例提供的一种P型电极的正投影示意图，如图3所示，第一P型子电极8a和第二P型子电极8b在第二透明导电层5上的正投影分别为同心间隔布置的第一圆形和第二圆环，第二圆环环绕第一圆形布置。
可选地，第一P型子电极8a和第二P型子电极8b的结构不同，以保证其焊接效果。
可选地，第一P型子电极8a和第二P型子电极8b均为Cr/Al/Cr/Au/In层叠结构，其中，第二P型子电极8b中的Au层的厚度大于第一P型子电极8a中的Au层的厚度，第二P型子电极8b中的In层的厚度小于第一P型子电极8a中的In层的厚度。
其中，第一P型子电极8a中的In层厚度较厚，总体厚度也较厚，焊接效果会比较好。而第二P型子电极8b中的In层厚度较薄，形貌维持较好，这样搭配可以获得形貌可控的电极，且焊接效果较好。
示例性地，第一P型子电极8a的Cr/Al/Cr/Au/In层叠结构中，第一层Cr层的厚度为10nm，第二层Al层的厚度为300nm，第三层Cr层的厚度为50nm，第四层Au层的厚度为300nm，第五层In层的厚度为500nm。
第二P型子电极8b的Cr/Al/Cr/Au/In层叠结构中，第一层Cr层的厚度为10nm，第二层Al层的厚度为300nm，第三层Cr层的厚度为50nm，第四层Au层的厚度为500nm，第五层In层的厚度为400nm。
可选地，N型半导体层1为N型掺杂的GaN，有源层2包括交替层叠的InGaN层和GaN层，P型半导体层3为P型掺杂的GaN。
可选地，第一透明导电层4和第二透明导电层5的厚度可以为80～120nm。
可选地，钝化层为氧化硅层，厚度为180～220nm，如200nm。氧化硅的硬度较大，可以对芯片进行有效保护，避免外延片被空气中的氧气和水蒸气腐蚀。
本公开实施例提供了一种垂直结构微型发光二极管芯片的制造方法，适用于制作图1所示的垂直结构微型发光二极管芯片。图4是本公开实施例提供的一种垂直结构微型发光二极管芯片的制造方法流程图，参见图4，该制造方法包括：
步骤401、提供一衬底。
其中，衬底可以为蓝宝石平片衬底。
步骤402、在衬底上依次生长N型半导体层、有源层和P型半导体层。
可选地，该步骤402可以包括：
采用金属有机化合物化学气相沉淀(英文：Metal-organic Chemical VaporDeposition，简称：MOCVD)技术在衬底上依次生长N型半导体层、有源层和P型半导体层。
步骤403、在P型半导体层上生长第二透明导电层。
步骤404、在第二透明导电层表面形成P型电极。
其中，P型电极在第二透明导电层上的正投影包括多个环形框，多个环形框同心间隔布置。
步骤405、在P型半导体层表面除P型电极设置区域以外的区域上、以及N型半导体层、有源层和P型半导体层的侧面上形成钝化层。
步骤406、去除N型半导体层侧面的部分钝化层，并在N型半导体层的外边缘刻蚀形成一圈缺口。
步骤407、激光剥离去除衬底，露出N型半导体层。
步骤408、在N型半导体层上生长第一透明导电层。
步骤409、在第一透明导电层表面形成N型电极。
其中，所述N型电极包括位于所述第一透明导电层的表面上的多个N型子电极，且所述多个N型子电极在所述第一透明导电层上的正投影为矩形框，多个所述矩形框同心间隔布置，位于所述第一透明导电层最边缘的一个所述N型子电极延伸至所述缺口中，与所述N型半导体层接触。
本公开实施例中N型半导体层的外边缘刻蚀形成有一圈缺口，而N型半导体层为矩形，缺口也为矩形，因此，为了与缺口的形状对应，通过改变N型电极的结构，将N型电极设置为包括多个N型子电极，且多个N型子电极在第一透明导电层上的正投影为矩形框，多个矩形框同心间隔布置，以与缺口的形状相匹配。同时，位于第一透明导电层最边缘的一个N型子电极延伸至缺口中，与N型半导体层接触。这样，即使后续对衬底进行剥离时，露出的外延层的电阻率较高，但缺口是在剥离前就形成的，电阻率较低，因此，位于最边缘的N型子电极可以起到较好的欧姆接触效果，而其它N型子电极可以对电连接进行补充，最终获得比较理想的接触效果，提高芯片的发光效率。同时设置缺口还可以减少露出的外延层的体积，降低LED芯片存在高电压的风险，保证器件性能。
本公开实施例提供了另一种垂直结构微型发光二极管芯片的制造方法，适用于制作图1所示的垂直结构微型发光二极管芯片。图5是本公开实施例提供的另一种垂直结构微型发光二极管芯片的制造方法流程图，参见图5，该制造方法包括：
步骤501、提供一衬底。
其中，衬底可以为蓝宝石平片衬底。
步骤502、对衬底进行图形化处理。
示例性地，图形化蓝宝石衬底的第一表面具有多个间隔均布的锥形凸起，每个锥形凸起的底部直径均为1.3～1.7um，每个锥形凸起的高度均为0.8～1.2um。
步骤503、在衬底上依次生长N型半导体层、有源层和P型半导体层。
其中，N型半导体层为N型掺杂的GaN，有源层包括交替层叠的InGaN层和GaN层，P型半导体层为P型掺杂的GaN。
可选地，该步骤503可以包括：
采用MOCVD技术在衬底上依次生长N型半导体层、有源层和P型半导体层。
步骤504、在P型半导体层上生长第二透明导电层。
可选地，步骤504可以包括：
在P型半导体层沉积氧化铟锡(Indium Tin Oxide，ITO)透明导电材料；
采用光刻技术在透明导电材料上形成图形化光刻胶；
湿法腐蚀透明导电材料，形成第二透明导电层；
去除图形化光刻胶。
其中，腐蚀溶液可以使用盐酸溶液。
步骤505、在第二透明导电层表面形成P型电极。
其中，P型电极包括位于第二透明导电层的表面上的多个P型子电极，且多个P型子电极在第二透明导电层上的正投影为环形或圆形，环形和圆形同心间隔布置。
在本公开实施例中，可以采用光刻技术在第二透明导电层表面上形成负性光刻胶；
采用蒸发技术在第二透明导电层表面以及负性光刻胶上形成电极材料；
去除负性光刻胶、以及负性光刻胶上的电极材料，在第二透明导电层表面形成P型电极。
示例性地，步骤505可以包括：
在第二透明导电层表面形成第一P型子电极和第二P型子电极，第一P型子电极位于第二透明导电层的中部，第二P型子电极环绕第一P型子电极布置；第一P型子电极和第二P型子电极在第二透明导电层上的正投影分别为同心间隔布置的第一圆形和第二圆环，第二圆环环绕第一圆形布置。
可选地，第一P型子电极和第二P型子电极的结构不同。
可选地，第一P型子电极和第二P型子电极均为Cr/Al/Cr/Au/In层叠结构，其中，第二P型子电极中的Au层的厚度大于第一P型子电极中的Au层的厚度，第二P型子电极中的In层的厚度小于第一P型子电极中的In层的厚度。
步骤506、在P型半导体层表面除P型电极设置区域以外的区域上、以及N型半导体层、有源层和P型半导体层的侧面上形成钝化层。
示例性地，可以采用PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学的气相沉积)法形成钝化层。
步骤507、去除N型半导体层侧面的部分钝化层，并在N型半导体层的外边缘刻蚀形成一圈缺口。
在本公开实施例中，可以采用刻蚀的方法去除N型半导体层侧面的部分钝化层，并在N型半导体层的外边缘刻蚀形成一圈缺口。此为常规技术，在此不再赘述。
步骤508、激光剥离去除衬底，露出N型半导体层。
在本公开实施例中，可以采用激光剥离的方法去除衬底。
步骤509、在N型半导体层上生长第一透明导电层。
示例性地，第一透明导电层的生长方法与第二透明导电层的生长方法相同，具体可以参见步骤504的相关描述，在此不再赘述。
步骤510、在第一透明导电层表面形成N型电极。
其中，N型电极包括位于第一透明导电层的表面上的多个N型子电极，多个N型子电极在第一透明导电层上的正投影为矩形框，多个矩形框同心间隔布置。位于第一透明导电层最边缘的一个N型子电极延伸至缺口中，与N型半导体层接触。
在本公开实施例中，可以采用光刻技术在第一透明导电层表面上形成负性光刻胶；
采用蒸发技术在第一透明导电层表面以及负性光刻胶上形成电极材料；
去除负性光刻胶、以及负性光刻胶上的焊盘材料，在第一透明导电层表面形成N型电极。
可选地，N型电极包括三个N型子电极。
示例性地，步骤510可以包括：
在第一透明导电层表面形成第一N型子电极、第二N型子电极和第三N型子电极。其中，第一N型子电极位于第一透明导电层最边缘，且延伸至N型半导体层的缺口中，与N型半导体层接触。第三N型子电极位于第一透明导电层的中部，第二N型子电极位于第一N型子电极和第三N型子电极之间；第一N型子电极、第二N型子电极和第三N型子电极在第一透明导电层上的正投影分别为同心间隔布置的第一矩形框、第二矩形框和第三矩形框。
可选地，第一N型子电极、第二N型子电极和第三N型子电极的结构均相同。
可选地，第一N型子电极、第二N型子电极和第三N型子电极均为Cr/Al/Cr/Au/In层叠结构。
本公开实施例中N型半导体层的外边缘刻蚀形成有一圈缺口，而N型半导体层为矩形，缺口也为矩形，因此，为了与缺口的形状对应，通过改变N型电极的结构，将N型电极设置为包括多个N型子电极，且多个N型子电极在第一透明导电层上的正投影为矩形框，多个矩形框同心间隔布置，以与缺口的形状相匹配。同时，位于第一透明导电层最边缘的一个N型子电极延伸至缺口中，与N型半导体层接触。这样，即使后续对衬底进行剥离时，露出的外延层的电阻率较高，但缺口是在剥离前就形成的，电阻率较低，因此，位于最边缘的N型子电极可以起到较好的欧姆接触效果，而其它N型子电极可以对电连接进行补充，最终获得比较理想的接触效果，提高芯片的发光效率。同时设置缺口还可以减少露出的外延层的体积，降低LED芯片存在高电压的风险，保证器件性能。
以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (10)

1.一种垂直结构微型发光二极管芯片，所述垂直结构微型发光二极管芯片包括N型半导体层、有源层、P型半导体层、第一透明导电层、第二透明导电层、钝化层、N型电极和P型电极；所述N型半导体层、所述有源层和所述P型半导体层依次层叠；所述P型半导体层上设置有所述第二透明导电层；
所述N型半导体层上设置有所述第一透明导电层，所述N型电极包括位于所述第一透明导电层的表面上的多个N型子电极，且所述多个N型子电极在所述第一透明导电层上的正投影为矩形框，多个所述矩形框同心间隔布置；
所述N型半导体层的外边缘刻蚀形成有一圈缺口，位于所述第一透明导电层最边缘的一个所述N型子电极延伸至所述缺口中，与所述N型半导体层接触；
所述钝化层包覆在所述P型半导体层表面除所述P型电极设置区域以外的区域上、以及所述N型半导体层、所述有源层和所述P型半导体层的侧面上。
2.根据权利要求1所述的垂直结构微型发光二极管芯片，其特征在于，所述N型电极包括三个N型子电极。
3.根据权利要求1所述的垂直结构微型发光二极管芯片，其特征在于，每个所述N型子电极的结构均相同。
4.根据权利要求3所述的垂直结构微型发光二极管芯片，其特征在于，每个所述N型子电极均为Cr/Al/Cr/Au/In层叠结构。
5.根据权利要求1所述的垂直结构微型发光二极管芯片，其特征在于，所述P型电极包括位于所述第二透明导电层的表面上的多个P型子电极，且所述多个P型子电极在所述第二透明导电层上的正投影为环形或圆形，所述环形和所述圆形同心间隔布置。
6.根据权利要求5所述的垂直结构微型发光二极管芯片，其特征在于，所述P型电极包括位于所述第二透明导电层表面的第一P型子电极和第二P型子电极，所述第一P型子电极位于所述第二透明导电层的中部，所述第二P型子电极环绕所述第一P型子电极布置；
所述第一P型子电极和所述第二P型子电极在所述第二透明导电层上的正投影分别为同心间隔布置的第一圆形和第二圆环，所述第二圆环环绕所述第一圆形布置。
7.根据权利要求6所述的垂直结构微型发光二极管芯片，其特征在于，所述第一P型子电极和所述第二P型子电极均为Cr/Al/Cr/Au/In层叠结构，其中，所述第二P型子电极中的Au层的厚度大于所述第一P型子电极中的Au层的厚度，所述第二P型子电极中的In层的厚度小于所述第一P型子电极中的In层的厚度。
8.一种垂直结构微型发光二极管芯片的制造方法，其特征在于，所述制造方法包括：
提供一衬底；
在所述衬底上依次生长N型半导体层、有源层和P型半导体层；
在所述P型半导体层上生长第二透明导电层；
在所述第二透明导电层表面形成P型电极；
在所述P型半导体层表面除所述P型电极设置区域以外的区域上、以及所述N型半导体层、所述有源层和所述P型半导体层的侧面上形成钝化层；
去除所述N型半导体层侧面的部分所述钝化层，并在所述N型半导体层的外边缘刻蚀形成一圈缺口；
激光剥离去除所述衬底，露出所述N型半导体层；
在所述N型半导体层上生长第一透明导电层；
在所述第一透明导电层表面形成N型电极，所述N型电极包括位于所述第一透明导电层的表面上的多个N型子电极，且所述多个N型子电极在所述第一透明导电层上的正投影为矩形框，多个所述矩形框同心间隔布置，位于所述第一透明导电层最边缘的一个所述N型子电极延伸至所述缺口中，与所述N型半导体层接触。
9.根据权利要求8所述的制造方法，其特征在于，所述N型电极包括三个N型子电极。
10.根据权利要求8所述的制造方法，其特征在于，所述在所述第二透明导电层表面形成P型电极包括：
在所述第二透明导电层表面形成第一P型子电极和第二P型子电极，所述第一P型子电极位于所述第二透明导电层的中部，所述第二P型子电极环绕所述第一P型子电极布置；
所述第一P型子电极和所述第二P型子电极在所述第二透明导电层上的正投影分别为同心间隔布置的第一圆形和第二圆环，所述第二圆环环绕所述第一圆形布置。
CN202111201744.6A 2021-10-15 2021-10-15 垂直结构微型发光二极管芯片及其制造方法 Active CN114122213B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111201744.6A CN114122213B (zh) 2021-10-15 2021-10-15 垂直结构微型发光二极管芯片及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111201744.6A CN114122213B (zh) 2021-10-15 2021-10-15 垂直结构微型发光二极管芯片及其制造方法

Publications (2)

Publication Number Publication Date
CN114122213A CN114122213A (zh) 2022-03-01
CN114122213B true CN114122213B (zh) 2023-05-09

Family

ID=80376078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111201744.6A Active CN114122213B (zh) 2021-10-15 2021-10-15 垂直结构微型发光二极管芯片及其制造方法

Country Status (1)

Country Link
CN (1) CN114122213B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101485000A (zh) * 2006-06-23 2009-07-15 Lg电子株式会社 具有垂直拓扑的发光二极管及其制造方法
CN110931616A (zh) * 2019-11-07 2020-03-27 河源市众拓光电科技有限公司 一种垂直结构led芯片及其制备方法
CN111244238A (zh) * 2020-03-26 2020-06-05 湘能华磊光电股份有限公司 一种高亮度半导体发光二极管芯片及其制作方法
CN112635629A (zh) * 2020-12-30 2021-04-09 深圳第三代半导体研究院 一种发光二极管及其制造方法
CN112652690A (zh) * 2020-12-30 2021-04-13 深圳第三代半导体研究院 一种发光二极管及其制造方法
CN112670386A (zh) * 2020-12-31 2021-04-16 深圳第三代半导体研究院 一种发光二极管及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696523B2 (en) * 2006-03-14 2010-04-13 Lg Electronics Inc. Light emitting device having vertical structure and method for manufacturing the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101485000A (zh) * 2006-06-23 2009-07-15 Lg电子株式会社 具有垂直拓扑的发光二极管及其制造方法
CN102361052A (zh) * 2006-06-23 2012-02-22 Lg电子株式会社 具有垂直拓扑的发光二极管及其制造方法
CN110931616A (zh) * 2019-11-07 2020-03-27 河源市众拓光电科技有限公司 一种垂直结构led芯片及其制备方法
CN111244238A (zh) * 2020-03-26 2020-06-05 湘能华磊光电股份有限公司 一种高亮度半导体发光二极管芯片及其制作方法
CN112635629A (zh) * 2020-12-30 2021-04-09 深圳第三代半导体研究院 一种发光二极管及其制造方法
CN112652690A (zh) * 2020-12-30 2021-04-13 深圳第三代半导体研究院 一种发光二极管及其制造方法
CN112670386A (zh) * 2020-12-31 2021-04-16 深圳第三代半导体研究院 一种发光二极管及其制造方法

Also Published As

Publication number Publication date
CN114122213A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
US9825013B2 (en) Transfer-bonding method for the light emitting device and light emitting device array
CN101656260B (zh) 一种抗静电氮化镓基发光器件及其制作方法
US7821026B2 (en) Light emitting diode device and manufacturing method therof
US10326047B2 (en) Light emitting diode and manufacture method thereof
CN108878468B (zh) 一种显示基板及其制作方法、显示面板、显示装置
CN114628563B (zh) Micro LED显示芯片及其制备方法
CN107706275B (zh) 一种发光二极管芯片、面板及其制作方法
CN102263120A (zh) 半导体发光元件、发光装置、照明装置、显示装置、信号灯器和道路信息装置
WO2023071910A1 (zh) Micro-LED芯片结构及其制作方法
CN101887938B (zh) 发光二极管芯片及其制造方法
US20180198029A1 (en) Semiconductor light emitting device including reflective element and method of making same
CN110911537A (zh) 共阴极led芯片及其制作方法
KR100832070B1 (ko) 질화갈륨계 발광 다이오드 소자
CN114122213B (zh) 垂直结构微型发光二极管芯片及其制造方法
CN110164900B (zh) LED芯片及其制备方法、芯片晶圆、Micro-LED显示装置
CN116979012A (zh) 一种微显示芯片及其制备方法
CN108133984B (zh) 一种垂直结构发光二极管及其制作方法
US8253148B2 (en) Light emitting diode and method for manufacturing the same
CN113270522A (zh) 一种微发光二极管芯片、其制作方法及显示装置
CN111128899B (zh) 外延基板及其制造方法
CN116565103B (zh) MicroLED微显示芯片及其制造方法
US20220190204A1 (en) Light-emitting element, method of manufacturing light-emitting element, and display device including light-emitting element
CN217361616U (zh) 垂直结构的薄膜led芯片及微型led阵列
CN117253902B (zh) 一种亮度可调的MicroLED及其制备方法
US20220102582A1 (en) Semiconductor structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant