CN114121107A - 一种快速确定3d tlc nand闪存读参考电压的方法 - Google Patents

一种快速确定3d tlc nand闪存读参考电压的方法 Download PDF

Info

Publication number
CN114121107A
CN114121107A CN202111372423.2A CN202111372423A CN114121107A CN 114121107 A CN114121107 A CN 114121107A CN 202111372423 A CN202111372423 A CN 202111372423A CN 114121107 A CN114121107 A CN 114121107A
Authority
CN
China
Prior art keywords
reference voltage
flash memory
nand flash
tlc nand
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111372423.2A
Other languages
English (en)
Inventor
韩国军
张孝谊
刘畅
朱广平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong University of Technology
Original Assignee
Guangdong University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong University of Technology filed Critical Guangdong University of Technology
Priority to CN202111372423.2A priority Critical patent/CN114121107A/zh
Publication of CN114121107A publication Critical patent/CN114121107A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种确定3D TLC NAND闪存读参考电压的方法，涉及NAND闪存技术领域，包括以下步骤：S1.得到3D TLC NAND闪存中的初始默认的参考电压组，开始读取存储数据；S2.判断3D TLC NAND闪存的存储单元类型为FG型或者CT型，若为FG型则执行步骤S3，若为CT型则执行步骤S4；S3.依次读取FG型的3D TLC NAND闪存存储的存储数据，并相应的通过电压调整方法调整其对应的FG型参考电压，并执行步骤S5；S4.依次读取CT型的3D TLCNAND闪存存储的存储数据，并相应的通过电压调整方法调整其对应的CT型参考电压，并执行步骤S5；S5.整理优化后的参考电压得到3D TLC NAND闪存读的优化后的参考电压组，结束程序，解决了现有技术确定3D TLC NAND闪存参考电压中存在的不适应3D堆叠闪，不够具体高效的问题。

Description

一种快速确定3D TLC NAND闪存读参考电压的方法
技术领域
本发明涉及NAND闪存技术领域，更具体的，涉及一种快速确定3D TLC NAND闪存读参考电压的方法。
背景技术
现有的NAND闪存阈值电压分布扫描方案所依据的原理：当数据读取失败 后，由控制器不断调整参考电压直到找到合适的参考电压，利用不同的参考标准 来进行调整。
现有两种调整闪存读参考电压的方法：
一是基于视差方案。找到误码率低于ECC纠错能力的读参考电压，该方案 主要是利用存储页中的0和1数量比例进行调整的。为了减少错误率的数据依赖性， SSD控制器加扰存储数据，以确保在闪存单元中存在相同数量的0和1，每种状 态的单元的数量几乎一样。基于视差方案的关键思路是找到大约50％的单元比特 为1和50％的单元比特值为0的读参考电压。为此，SSD控制器采用二进制搜 索算法一步步缩小读参考电压优化范围，直至达到期望比率。
对于SLC型NAND闪存，控制器只需要搜索一次读电压。对于MLC型， 有三次搜索，利用Vb读取MSB页，利用Va和Vc读取LSB页。MLC型闪存的搜 索过程，主要分为三个步骤。第一步，控制器搜索Vb，搜索到合适的电压Vb，阈 值电压小于Vb的单元占50％且读出MSB页数据为1，大于Vb的单元占50％且读 出MSB页数据为0，后续步骤需要用到Vb的信息；第二步，控制器搜索Va，25％ 的单元在ER状态，通过找到Vb左边电压50％单元的电压Va。阈值电压小于Va的 单元读出LSB页数据为1；第三步，同理，控制器搜索Vc，25％的单元在P3状 态，通过找到Vb右边电压50％单元的电压Vc。阈值电压大于Vc的单元读出LSB页 数据为1，在Va和Vc之间读出LSB页数据为0。
二是基于ROR技术。基于原始误码率(raw bit error rate，RBER)最低的克服 持久性噪声读电压优化(Retention Optimized Reading，ROR)在线技术。该技术通 过自适应学习和调整优化读参考电压来降低原始误码率。持久性噪声使阈值电压 向左偏移，则随着持久性时间Vopt逐渐递减。
ROR读电压优化技术分为三步：首先是初始化，即优化初始读参考电压； 然后读参考电压向左等间隔偏移ΔV去搜索最优读参考电压Vopt；最后，记录最 后一个编程页的Vopt。
现有专利公开了一种基于视差方案的提高至少与从存储器读取数据相关的 性能的技术；数据作为码字被存储在存储器的块中。数据读取包括基于电压测量 值来确定块的一部分中的每个位是零还是一。在通过存储器的ECC解码器执行 解码进程来对码字进行解码之前，估计第一数量的错误“码器执行和第二数量的 错误“第二数量，其中第一数量的错误“其中第一与每个为真零却被错误地确定 为一的位相关联，并且其中第二数量的错误“每个为真与每个为真一却被错误地 确定为零的位相关联。此后，基于解码进程来对码字执行解码。
然而现有的NAND闪存芯片的读参考电压的方法，大部分都是针对此前的 2D平面闪存。而目前的3D堆叠闪存已经成为市场主流，无法完全适应3D闪存 的错误特性，及阈值电压分布偏移特性。并且，除此之外，现存的方案无法实现 快速有效的调整，没有给出具体的读参考电压的调整过程。对于不同的使用程度 的闪存设备，其电子流失的程度也是不同的。针对不同程度的流失应该设定不同 程度的调整过程，以此来达到更高效率的调整。上面提到的两种现有技术，都是 基于阈值采样技术，其缺点都是需要时间和存储损耗。
因此，如何发明一种具体，高效的读参考电压的方法，可以适应3D堆叠闪 存，是本技术领域亟需解决的问题。
发明内容
本发明针对现有技术确定3D TLC NAND闪存参考电压中存在的不适应3D 堆叠闪，不能实现高效率调整的问题，提出了一种快速确定3D TLC NAND闪存 读参考电压的方法，具有高效调整、计算方便的特点。
为实现上述本发明目的，采用的技术方案如下：
一种确定3D TLC NAND闪存读参考电压的方法，包括以下步骤：
S1.得到3D TLC NAND闪存中的初始默认的参考电压组，开始读取存储数 据；
S2.判断3D TLC NAND闪存的存储单元类型为FG型或者CT型，若为FG 型则执行步骤S3，若为CT型则执行步骤S4；
S3.依次读取FG型的3D TLC NAND闪存存储的存储数据，并相应的通过 电压调整方法调整其对应的FG型参考电压，并执行步骤S5；
S4.依次读取CT型的3D TLC NAND闪存存储的存储数据，并相应的通过 电压调整方法调整其对应的CT型参考电压，并执行步骤S5；
S5.整理优化后的参考电压得到3D TLC NAND闪存读的优化后的参考电 压组，结束程序。
优选的，所述的TLC NAND闪存的中的存储数据分为最高有效比特、中间 有效比特、最低有效比特。
进一步的，为了区分3D TLC NAND闪存的闪存单元的存储状态，所述的参 考电压组分为有7个参考电压，分别为V1、V2、V3、V4、V5、V6、V7。
更进一步的，所述的步骤S3，具体为：
S301.读取3D TLC NAND闪存存储的最低有效比特数据；
S302.设V4为Vbase，V2为Vadjust，代入所述的电压调整方法，Vbase表示调整 Vadjust过程中需要用到的基准电压，Vadjust表示需要调整的参考电压；
S303.读取3D TLC NAND闪存存储的中间有效比特数据；
S304.分别设调整后的V2和V4对应为Vbase1和Vbase2，设V3为Vadjust，代入所 述的电压调整方法，并得到优化后的参考电压V3。
更进一步的，所述的步骤S4，具体为：
S401.读取3D TLC NAND闪存存储的最高有效比特数据；
S402.设V1为Vbase，V5为Vadjust，代入所述的电压调整方法，得到优化后的 参考电压V5；
S403.读取3D TLC NAND闪存存储的中间有效比特数据；
S404.设V4为Vadjust，Vbase为默认值，代入所述的电压调整方法，得到优化 后的参考电压V4；
S405.设所述优化后的参考电压V4为Vbase，V2为Vadjust，代入所述的电压调 整方法，并得到优化后的参考电压V2；
S406.设所述优化后的参考电压V4为Vbase，V6为Vadjust，代入所述的电压调 整方法，并得到优化后的参考电压V6；
S407.读取3D TLC NAND闪存存储的最低有效比特数据；
S408.分别设V1和所述的优化后的参考电压V5为Vbase1和Vbase2，V3为Vadjust， 代入所述的电压调整方法，得到优化后的参考电压V5；
S409.设所述的优化后的参考电压V6为Vbase，V7为Vadjust，代入所述的电压 调整方法，并得到优化后的参考电压V7。
更进一步的，所述的电压调整方法，具体步骤为：
M1.初始化Vadjust，Vbase，以及Δp的值，其中Vadjust表示需要调整的参考 电压，Vbase表示调整Vadjust过程中需要用到的基准电压，Δp表示每次向左调整 的最小的步长电压；
M2.通过Vbase得到理想状态的单元数量Nbase，并通过Vadjust和Vbase得到实 际情况的单元数量Nintial；
M3.计算得到理想状态的单元数量Nbase和实际情况的单元数量Nintial的差值 Δ；
M4.根据Δ的值来确定每次调整的步长数量p，并调整Vadiust的大小得到 新的需要调整的参考电压Vadjust1；其计算公式如下：
M5.根据调整后的Vadjust1再次计算实际情况的单元数量Ninitial1，同时计算 新的差值Δ1；
M6.根据Δ1的值来确定每次调整的步长数量p1，并调整Vadjust1的大小，得 到新的需要调整的参考电压Vadjust2；
M7.根据调整后的Vadjust2再次计算实际情况的单元数量Ninitial2，同时计算新 的差值Δ2；
M8.计算Δa1＝0.5*(Δ+Δ1)，Δa2＝0.5*(Δ1+Δ2)；若Δa1＞Δa2，令 Δ＝Δ1，Δ1＝Δ2，重复步骤M5至M7；若Δa1＜Δa2，调整过程停止，得到最 优的读参考电压
Figure BDA0003362753980000041
其中Δa1为Δ1与Δ的平均值，Δa2为Δ1与Δ2的平均 值。
更进一步的，步骤M2，通过Vbase得到理想状态的单元数量Nbase，具体方法 为：画出3D TLC NAND闪存对应的阈值电压分布，理想状态的单元数量Nbase即 Vbase左边的闪存单元数量。
更进一步的，步骤M3，得到Δ，具体方法为：
Δ＝|Nintial-Nbase*0.5|。
更进一步的，步骤M4，确定每次调整的步长数量p，具体方法为：
当Δ＞0.5*Nbase*5％时，p＝4；
当0.5*Nbase*1％＜Δ≤0.5*Nbase*5％时，p＝2；
当Δ＜0.5*Nbase*1％时，p＝1。
更进一步的，步骤M4，调整Vadjust的大小，具体公式如下：
Vadjust1＝Vadjust-p*Δp。
本发明的有益效果如下：
本发明从实际测试出发，将3D TLC NAND闪存分为FG型和CT型3D堆叠 闪存，减少调整冗余，提出相对应的调整算法，解决了现有技术确定3D TLC NAND闪存参考电压中存在的不适应3D堆叠闪，不够具体高效的问题，提出了 一种快速确定3D TLC NAND闪存读参考电压的方法，具有具体高效，计算方便 的特点。
附图说明
图1是快速确定3D TLC NAND闪存读参考电压的方法的流程示意图。
图2是TLC型闪存对应的阈值电压分布示意图。
图3是3D TLC NAND闪存的存储单元中两种电子流失机制示意图。
图4是FG型3D TLC NAND闪存的单元结构示意图。
图5是CT型3D TLC NAND闪存的单元结构示意图。
图6是FG型3D TLC NAND闪存的阈值电压的参考电压分布偏移图。
图7是CT型3D TLCNAND闪存的阈值电压的参考电压分布偏移图。
图8是步骤S302中参考电压V2调整前的参考电压分布图。
图9是步骤S302中参考电压V2调整前的参考电压分布图
图10是步骤S304中参考电压V3的调整后参考电压分布图。
图11是步骤S402中参考电压V5的调整后参考电压分布图。
图12是步骤S404和S406中参考电压V2、V4、V6的调整后的参考电压分布 图。
图13是步骤S408和S409中参考电压V3、V7的调整后参考电压分布图。
具体实施方式
下面结合附图和具体实施方式对本发明做详细描述。
实施例1
如图1，图3，图4，图5所示，一种确定3D TLC NAND闪存读参考电压 的方法，包括以下步骤：
S1.得到3D TLC NAND闪存中的初始默认的参考电压组，开始读取存储数 据；
S2.判断3D TLC NAND闪存的存储单元类型为FG型或者CT型，若为FG 型则执行步骤S3，若为CT型则执行步骤S4；
S3.依次读取FG型的3D TLC NAND闪存存储的存储数据，并相应的通过 电压调整方法调整其对应的FG型参考电压，并执行步骤S5；
S4.依次读取CT型的3D TLC NAND闪存存储的存储数据，并相应的通过 电压调整方法调整其对应的CT型参考电压，并执行步骤S5；
S5.整理优化后的参考电压得到3D TLC NAND闪存读的优化后的参考电 压组，结束程序。
如图2所示，所述的TLC NAND闪存的中的存储数据分为最高有效比特 (MSB)、中间有效比特(CSB)、最低有效比特(LSB)。本实施例中，读取 过程分为MSB页读取过程、CSB页读取过程、LSB页读取过程：
(1)MSB读操作。在状态P0和状态P1之间施加读参考电压V1，在状态P4和 状态P5之间施加读参考电压V5，如果单元阈值电压V＜V1或V＞V5，则读出的比特为1， 否则为0。
(2)CSB读操作。在状态P1和状态P2之间、状态P3和状态P4之间、状态P5和 状态P6之间分别施加读参考电压V2、V4和V6。如果单元阈值电压V4＞VCT＞V2或 V＞V6，则读出的比特为0，否则为1。
(3)LSB读操作。在状态P2和状态P3之间、状态P6和状态P7之间施加读参 考电压V3和V7，如果单元阈值电压V7＞V＞V3，则读取的比特为0，否则为1。
为了区分3D TLC NAND闪存的闪存单元的存储状态，所述的参考电压组分 为有7个参考电压，分别为V1、V2、V3、V4、V5、V6、V7。
实施例2
如图1，图3，图4，图5所示，一种确定3D TLC NAND闪存读参考电压 的方法，包括以下步骤：
S1.得到3D TLC NAND闪存中的初始默认的参考电压组，开始读取存储数 据；
S2.判断3D TLC NAND闪存的存储单元类型为FG型或者CT型，若为FG 型则执行步骤S3，若为CT型则执行步骤S4；
S3.依次读取FG型的3D TLC NAND闪存存储的存储数据，并相应的通过 电压调整方法调整其对应的FG型参考电压，并执行步骤S5；
S4.依次读取CT型的3D TLC NAND闪存存储的存储数据，并相应的通过 电压调整方法调整其对应的CT型参考电压，并执行步骤S5；
S5.整理优化后的参考电压得到3D TLC NAND闪存读的优化后的参考电 压组，结束程序。
如图2所示，所述的TLC NAND闪存的中的存储数据分为最高有效比特 (MSB)、中间有效比特(CSB)、最低有效比特(LSB)。本实施例中，读取 过程分为MSB页读取过程、CSB页读取过程、LSB页读取过程：
(1)MSB读操作。在状态P0和状态P1之间施加读参考电压V1，在状态P4和 状态P5之间施加读参考电压V5，如果单元阈值电压V＜V1或V＞V5，则读出的比特为1， 否则为0。
(2)CSB读操作。在状态P1和状态P2之间、状态P3和状态P4之间、状态P5和 状态P6之间分别施加读参考电压V2、V4和V6。如果单元阈值电压V4＞VCT＞V2或 V＞V6，则读出的比特为0，否则为1。
(3)LSB读操作。在状态P2和状态P3之间、状态P6和状态P7之间施加读参 考电压V3和V7，如果单元阈值电压V7＞V＞V3，则读取的比特为0，否则为1。
为了区分3D TLC NAND闪存的闪存单元的存储状态，所述的参考电压组分为有 7个参考电压，分别为V1、V2、V3、V4、V5、V6、V7。
如图6、图7所示，闪存单元中的电子流失主要存在着两种流失机制，分别是侧电子偏移(Lateral Charge Migration，LCM)和垂直方向上的电子流失(Vertical ChargeDe-trap，VCT)。LCM机制只存在于CT型3D闪存中，这是由两种类型闪存结构 造成的。CT型的稳定性更容易受到P/E cycles和数据保存时间的影响。而VCT 效应均存在于FG和CT型两种闪存中，VCT效应的主要是擦除次数增加后，防 止存储单元内电子流失的氧化层(TunnelOxide)磨损，当氧化层磨损到一定程度 后，电子会非常容易逃离存储单元，导致数据受损。可以看到阈值电压分布在两 种类型闪存中均向左偏移，但其偏移的具体特点却有所不同，FG型3D闪存中 的低状态偏移更多，而在CT型3D闪存中则是高状态偏移更多。阈值电压偏移后，使用固定的参考电压明显会产生数据读取错误，快速的调整参考电压在闪存 中非常重要，因为存储系统不仅仅要考虑数据的稳定性，也要考虑时延，调整次 数过多会存在时间延迟过大的问题。由实际测试的图6和图7可以看出阈值电压 分布随着P/E Cycles和数据保存时间的增加，整体向左偏移，这也意味着读参考 电压也应该向左调整。
所述的步骤S3，具体为：
S301.读取3D TLC NAND闪存存储的最低有效比特数据；
S302.设V4为Vbase，V2为Vadjust，代入所述的电压调整方法，Vbase表示调整 Vadjust过程中需要用到的基准电压，Vadjust表示需要调整的参考电压；
S303.读取3D TLC NAND闪存存储的中间有效比特数据；
S304.分别设调整后的V2和V4对应为Vbase1和Vbase2，设V3为Vadjust，代入所 述的电压调整方法，并得到优化后的参考电压V3。
实施例3
一种确定3D TLC NAND闪存读参考电压的方法，包括以下步骤：
S1.得到3D TLC NAND闪存中的初始默认的参考电压组，开始读取存储数 据；
S2.判断3D TLC NAND闪存的存储单元类型为FG型或者CT型，若为FG 型则执行步骤S3，若为CT型则执行步骤S4；
S3.依次读取FG型的3D TLC NAND闪存存储的存储数据，并相应的通过 电压调整方法调整其对应的FG型参考电压，并执行步骤S5；
S4.依次读取CT型的3D TLC NAND闪存存储的存储数据，并相应的通过 电压调整方法调整其对应的CT型参考电压，并执行步骤S5；
S5.整理优化后的参考电压得到3D TLC NAND闪存读的优化后的参考电 压组，结束程序。
所述的TLC NAND闪存的中的存储数据分为最高有效比特、中间有效比特、 最低有效比特。
为了区分3D TLC NAND闪存的闪存单元的存储状态，所述的参考电压组分 为有7个参考电压，分别为V1、V2、V3、V4、V5、V6、V7。
更进一步的，所述的步骤S3，具体为：
S301.读取3D TLC NAND闪存存储的最低有效比特数据；
S302.设V4为Vbase，V2为Vadjust，代入所述的电压调整方法，Vbase表示调整 Vadjust过程中需要用到的基准电压，Vadjust表示需要调整的参考电压；
S303.读取3D TLC NAND闪存存储的中间有效比特数据；
S304.分别设调整后的V2和V4对应为Vbase1和Vbase2，设V3为Vadjust，代入所 述的电压调整方法，并得到优化后的参考电压V3。
如图6、图7所示，闪存单元中的电子流失主要存在着两种流失机制，分别是侧电子偏移(Lateral Charge Migration，LCM)和垂直方向上的电子流失(Vertical ChargeDe-trap，VCT)。LCM机制只存在于CT型3D闪存中，这是由两种类型闪存结构 造成的。CT型的稳定性更容易受到P/E cycles和数据保存时间的影响。而VCT 效应均存在于FG和CT型两种闪存中，VCT效应的主要是擦除次数增加后，防 止存储单元内电子流失的氧化层(TunnelOxide)磨损，当氧化层磨损到一定程度 后，电子会非常容易逃离存储单元，导致数据受损。可以看到阈值电压分布在两 种类型闪存中均向左偏移，但其偏移的具体特点却有所不同，FG型3D闪存中 的低状态偏移更多，而在CT型3D闪存中则是高状态偏移更多。阈值电压偏移后，使用固定的参考电压明显会产生数据读取错误，快速的调整参考电压在闪存 中非常重要，因为存储系统不仅仅要考虑数据的稳定性，也要考虑时延，调整次 数过多会存在时间延迟过大的问题。由实际测试的图6和图7可以看出阈值电压 分布随着P/E Cycles和数据保存时间的增加，整体向左偏移，这也意味着读参考 电压也应该向左调整。
如图8、图9、图10所示，所述的步骤S3，具体为：
S301.读取3D TLC NAND闪存存储的最低有效比特(LSB)数据；
S302.设V4为Vbase，V2为Vadjust，代入所述的电压调整方法，Vbase表示调整 Vadjust过程中需要用到的基准电压，Vadjust表示需要调整的参考电压；
S303.读取3D TLC NAND闪存存储的中间有效比特(CSB)数据；
S304.分别设调整后的V2和V4对应为Vbase1和Vbase2，设V3为Vadjust，代入所 述的电压调整方法，并得到优化后的参考电压V3。
如图10、图11、图12所示，所述的步骤S4，具体为：
S401.读取3D TLC NAND闪存存储的最高有效比特(MSB)数据；
S402.设V1为Vbase，V5为Vadjust，代入所述的电压调整方法，得到优化后的 参考电压V5；
S403.读取3D TLC NAND闪存存储的中间有效比特(CSB)数据；
S404.设V4为Vadjust，Vbase为默认值，代入所述的电压调整方法，得到优化 后的参考电压V4；
S405.设所述优化后的参考电压V4为Vbase，V2为Vadjust，代入所述的电压调 整方法，并得到优化后的参考电压V2；
S406.设所述优化后的参考电压V4为Vbase，V6为Vadjust，代入所述的电压调 整方法，并得到优化后的参考电压V6；
S407.读取3D TLC NAND闪存存储的最低有效比特(LSB)数据；
S408.分别设V1和所述的优化后的参考电压V5为Vbase1和Vbase2，V3为Vadjust， 代入所述的电压调整方法，得到优化后的参考电压V5；
S409.设所述的优化后的参考电压V6为Vbase，V7为Vadjust，代入所述的电压 调整方法，并得到优化后的参考电压V7。
实施例4
一种确定3D TLC NAND闪存读参考电压的方法，包括以下步骤：
S1.得到3D TLC NAND闪存中的初始默认的参考电压组，开始读取存储数 据；
S2.判断3D TLC NAND闪存的存储单元类型为FG型或者CT型，若为FG 型则执行步骤S3，若为CT型则执行步骤S4；
S3.依次读取FG型的3D TLC NAND闪存存储的存储数据，并相应的通过 电压调整方法调整其对应的FG型参考电压，并执行步骤S5；
S4.依次读取CT型的3D TLC NAND闪存存储的存储数据，并相应的通过 电压调整方法调整其对应的CT型参考电压，并执行步骤S5；
S5.整理优化后的参考电压得到3D TLC NAND闪存读的优化后的参考电 压组，结束程序。
如图2所示，所述的TLC NAND闪存的中的存储数据分为最高有效比特 (MSB)、中间有效比特(CSB)、最低有效比特(LSB)。本实施例中，读取 过程分为MSB页读取过程、CSB页读取过程、LSB页读取过程：
(1)MSB读操作。在状态P0和状态P1之间施加读参考电压V1，在状态P4和 状态P5之间施加读参考电压V5，如果单元阈值电压V＜V1或V＞V5，则读出的比特为1， 否则为0。
(2)CSB读操作。在状态P1和状态P2之间、状态P3和状态P4之间、状态P5和 状态P6之间分别施加读参考电压V2、V4和V6。如果单元阈值电压V4＞VCT＞V2或V＞V6，则读出的比特为0，否则为1。
(3)LSB读操作。在状态P2和状态P3之间、状态P6和状态P7之间施加读参 考电压V3和V7，如果单元阈值电压V7＞V＞V3，则读取的比特为0，否则为1。
为了区分3D TLC NAND闪存的闪存单元的存储状态，所述的参考电压组分为有 7个参考电压，分别为V1、V2、V3、V4、V5、V6、V7。
如图6、图7所示，闪存单元中的电子流失主要存在着两种流失机制，分别是侧电子偏移(Lateral Charge Migration，LCM)和垂直方向上的电子流失(Vertical ChargeDe-trap，VCT)。LCM机制只存在于CT型3D闪存中，这是由两种类型闪存结构 造成的。CT型的稳定性更容易受到P/E cycles和数据保存时间的影响。而VCT 效应均存在于FG和CT型两种闪存中，VCT效应的主要是擦除次数增加后，防 止存储单元内电子流失的氧化层(TunnelOxide)磨损，当氧化层磨损到一定程度 后，电子会非常容易逃离存储单元，导致数据受损。可以看到阈值电压分布在两 种类型闪存中均向左偏移，但其偏移的具体特点却有所不同，FG型3D闪存中 的低状态偏移更多，而在CT型3D闪存中则是高状态偏移更多。阈值电压偏移后，使用固定的参考电压明显会产生数据读取错误，快速的调整参考电压在闪存 中非常重要，因为存储系统不仅仅要考虑数据的稳定性，也要考虑时延，调整次 数过多会存在时间延迟过大的问题。由实际测试的图6和图7可以看出阈值电压 分布随着P/E Cycles和数据保存时间的增加，整体向左偏移，这也意味着读参考 电压也应该向左调整。
如图8、图9、图10所示，FG型的阈值电压分布只有低状态偏移较多(P0，P1， P2，P3)，这也说明只有区分这四个低状态的参考电压才需要参加调整 (V1，V2，V3)，而V1的默认参考电压为0V无法向左调整，则在实际过程中需要 调整的电压只有V2，V3，由此，所述的步骤S3，具体为：
S301.读取3D TLC NAND闪存存储的最低有效比特(LSB)数据；
S302.设V4为Vbase，V2为Vadjust，代入所述的电压调整方法，Vbase表示调整 Vadjust过程中需要用到的基准电压，Vadjust表示需要调整的参考电压；
S303.读取3D TLC NAND闪存存储的中间有效比特(CSB)数据；
S304.分别设调整后的V2和V4对应为Vbase1和Vbase2，设V3为Vadjust，代入所 述的电压调整方法，并得到优化后的参考电压V3。
如图10、图11、图12所示，与FG型不同，CT型3D TLC闪存的稳定性较 差，尽管MSB页的稳定性相对其他页同样更高，但不同页的原始误码率(RBER) 相对都比较高。因此不同的页读取过程中的读参考电压都需要调整，整个调整过 程相对FG型来说比较复杂，所述的步骤S4，具体为：
S401.读取3D TLC NAND闪存存储的最高有效比特(MSB)数据；MSB页 的读取过程需要用到的读参考电压是V1和V5。在实际的系统中，P0是擦除状态， V1设置为0V，不能向左调整降低电压。因此需要调整的只有V5。在这个调整过 程中V5被设置为Vadjust，V1被设置成Vbase。我们向左调整V5直到V1和V5之间的单 元数量最接近MSB页整体数量的50％，此时对应的V5，将其考虑为最优的参考 电压。
S402.设V1为Vbase，V5为Vadjust，代入所述的电压调整方法，得到优化后的 参考电压V5；
S403.读取3D TLC NAND闪存存储的中间有效比特(CSB)数据；
S404.设V4为Vadjust，Vbase为默认值，代入所述的电压调整方法，得到优化 后的参考电压V4；
S405.设所述优化后的参考电压V4为Vbase，V2为Vadjust，代入所述的电压调 整方法，并得到优化后的参考电压V2；
S406.设所述优化后的参考电压V4为Vbase，V6为Vadjust，代入所述的电压调 整方法，并得到优化后的参考电压V6；
S407.读取3D TLC NAND闪存存储的最低有效比特(LSB)数据；
S408.分别设V1和所述的优化后的参考电压V5为Vbase1和Vbase2，V3为Vadjust， 代入所述的电压调整方法，得到优化后的参考电压V5；
S409.设所述的优化后的参考电压V6为Vbase，V7为Vadjust，代入所述的电压 调整方法，并得到优化后的参考电压V7。
随着P/E cycles和数据保存时间增加，阈值电压分布会向左偏移，如果使用 固定的参考电压进行判断，会造成大量的数据读取错误，这在我们存储系统中是 不允许的。因此，相对应的读参考电压也应该向左移动。向左调整参考电压，需 要一个参考标准确定调整到何时应该停止调整。当各个状态的单元数量接近相等 时，作为停止调整的标准。由此，所述的电压调整方法，具体步骤为：
M1.初始化Vadjust，Vbase，以及Δp的值，其中Vadjust表示需要调整的参考 电压，Vbase表示调整Vadjust过程中需要用到的基准电压，Δp表示每次向左调整 的最小的步长电压；本实施例中Δp被设置为7.5mv。
M2.通过Vbase得到理想状态的单元数量Nbase，并通过Vadjust和Vbase得到实 际情况的单元数量Nintial；
M3.计算得到理想状态的单元数量Nbase和实际情况的单元数量Nintial的差值 Δ；
M4.根据Δ的值来确定每次调整的步长数量p，并调整Vadjust的大小得到 新的需要调整的参考电压Vadjust1；其计算公式如下：
M5.根据调整后的Vadjust1再次计算实际情况的单元数量Ninitial1，同时计算 新的差值Δ1；
M6.根据Δ1的值来确定每次调整的步长数量p1，并调整Vadjust1的大小，得 到新的需要调整的参考电压Vadjust2；
M7.根据调整后的Vadjust2再次计算实际情况的单元数量Ninitial2，同时计算 新的差值Δ2；
M8.计算Δa1＝0.5*(Δ+Δ1)，Δa2＝0.5*(Δ1+Δ2)；若Δa1＞Δa2，令 Δ＝Δ1，Δ1＝Δ2，重复步骤M5至M7；若Δa1＜Δa2，调整过程停止，得到 最优的读参考电压
Figure BDA0003362753980000131
其中Δa1为Δ1与Δ的平均值，Δa2为Δ1与Δ2的 平均值。
步骤M2，通过Vbase得到理想状态的单元数量Nbase，具体方法为：画出3D TLC NAND闪存对应的阈值电压分布，理想状态的单元数量Nbase即Vbase左边的 闪存单元数量。
步骤M3，得到Δ，具体方法为：
Δ＝|Nintial-Nbase*0.5|。
步骤M4，确定每次调整的步长数量p，具体方法为：
当Δ＞0.5*Nbase*5％时，p＝4；
当0.5*Nbase*1％＜Δ≤0.5*Nbase*5％时，p＝2；
当Δ＜0.5*Nbase*1％时，p＝1。
步骤M4，调整Vadjust的大小，具体公式如下：
Vadjust1＝Vadjust-p*Δp。
本发明从实际测试出发，将3D TLC NAND闪存分为FG型和CT型3D堆叠 闪存，减少调整冗余，提出相对应的调整算法，解决了现有技术确定3D TLC NAND闪存参考电压中存在的不适应3D堆叠闪，不够具体高效的问题，提出了 一种快速确定3D TLC NAND闪存读参考电压的方法，具有具体高效，计算方便 的特点。
本发明从实际测试出发，将3D TLC NAND闪存分为FG型和CT型3D堆叠 闪存，减少调整冗余，提出相对应的调整算法，解决了现有技术确定3D TLC NAND闪存参考电压中存在的不适应3D堆叠闪，不够具体高效的问题，提出了 一种快速确定3D TLC NAND闪存读参考电压的方法，具有具体高效，计算方便 的特点。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非 是对本发明的实施方式的限定。凡在本发明的精神和原则之内所作的任何修改、 等同替换和改进等，均应包含在本发明权利要求的保护范围之内。

Claims (10)

1.一种快速确定3D TLC NAND闪存读参考电压的方法，其特征在于：包括以下步骤：
S1.得到3D TLC NAND闪存中的初始默认的参考电压组，开始读取存储数据；
S2.判断3D TLC NAND闪存的存储单元类型为FG型或者CT型，若为FG型则执行步骤S3，若为CT型则执行步骤S4；
S3.依次读取FG型的3D TLC NAND闪存存储的存储数据，并相应的通过电压调整方法调整其对应的FG型参考电压，并执行步骤S5；
S4.依次读取CT型的3D TLC NAND闪存存储的存储数据，并相应的通过电压调整方法调整其对应的CT型参考电压，并执行步骤S5；
S5.整理优化后的参考电压得到3D TLC NAND闪存读的优化后的参考电压组，结束程序。
2.根据权利要求1所述的一种快速确定3D TLC NAND闪存读参考电压的方法，其特征在于：所述的TLC NAND闪存的中的存储数据分为最高有效比特、中间有效比特、最低有效比特。
3.根据权利要求2所述的一种快速确定3D TLC NAND闪存读参考电压的方法，其特征在于：为了区分3D TLC NAND闪存的闪存单元的存储状态，所述的参考电压组分为有7个参考电压，分别为V1、V2、V3、V4、V5、V6、V7。
4.根据权利要求3所述的一种快速确定3D TLC NAND闪存读参考电压的方法，其特征在于：所述的步骤S3，具体为：
S301.读取3D TLC NAND闪存存储的最低有效比特数据；
S302.设V4为Vbase，V2为Vadjust，代入所述的电压调整方法，Vbase表示调整Vadjust过程中需要用到的基准电压，Vadjust表示需要调整的参考电压；
S303.读取3D TLC NAND闪存存储的中间有效比特数据；
S304.分别设调整后的V2和V4对应为Vbase1和Vbase2，设V3为Vadjust，代入所述的电压调整方法，并得到优化后的参考电压V3。
5.根据权利要求4所述的一种快速确定3D TLC NAND闪存读参考电压的方法，其特征在于：所述的步骤S4，具体为：
S401.读取3D TLC NAND闪存存储的最高有效比特数据；
S402.设V1为Vbase，V5为Vadjust，代入所述的电压调整方法，得到优化后的参考电压V5；
S403.读取3D TLC NAND闪存存储的中间有效比特数据；
S404.设V4为Vadjust，Vbase为默认值，代入所述的电压调整方法，得到优化后的参考电压V4；
S405.设所述优化后的参考电压V4为Vbase，V2为Vadjust，代入所述的电压调整方法，并得到优化后的参考电压V2；
S406.设所述优化后的参考电压V4为Vbase，V6为Vadjust，代入所述的电压调整方法，并得到优化后的参考电压V6；
S407.读取3D TLC NAND闪存存储的最低有效比特数据；
S408.分别设V1和所述的优化后的参考电压V5为Vbase1和Vbase2，V3为Vadjust，代入所述的电压调整方法，得到优化后的参考电压V5；
S409.设所述的优化后的参考电压V6为Vbase，V7为Vadjust，代入所述的电压调整方法，并得到优化后的参考电压V7。
6.根据权利要求5所述的一种快速确定3D TLC NAND闪存读参考电压的方法，其特征在于：所述的电压调整方法，具体步骤为：
M1.初始化Vadjust，Vaase，以及Δp的值，其中Vadjust表示需要调整的参考电压，Vbase表示调整Vadjust过程中需要用到的基准电压，Δp表示每次向左调整的最小的步长电压；
M2.通过Vbase得到理想状态的单元数量Nbase，并通过Vadjust和Vbase得到实际情况的单元数量Nintial；
M3.计算得到理想状态的单元数量Nbase和实际情况的单元数量Nintial的差值Δ；
M4.根据Δ的值来确定每次调整的步长数量p，并调整Vadjust的大小得到新的需要调整的参考电压Vadjust1；
M5.根据调整后的Vadjust1再次计算实际情况的单元数量Ninitial1，同时计算新的差值Δ1；
M6.根据Δ1的值来确定每次调整的步长数量p1，并调整Vadjust1的大小，得到新的需要调整的参考电压Vadjust2；
M7.根据调整后的Vadjust2再次计算实际情况的单元数量Ninitial2，同时计算新的差值Δ2；
M8.计算Δa1＝0.5*(Δ+Δ1)，Δa2＝0.5*(Δ1+Δ2)；若Δa1＞Δa2，令Δ＝Δ1，Δ1＝Δ2，重复步骤M5至M7；若Δa1＜Δa2，调整过程停止，得到最优的读参考电压
Figure FDA0003362753970000031
其中Δa1为Δ1与Δ的平均值，Δa2为Δ1与Δ2的平均值。
7.根据权利要求6所述的一种快速确定3D TLC NAND闪存读参考电压的方法，其特征在于：步骤M2，通过Vbase得到理想状态的单元数量Nbase，具体方法为：画出3D TLC NAND闪存对应的阈值电压分布；理想状态的单元数量Nbase，即Vbase左边的闪存单元数量。
8.根据权利要求7所述的一种快速确定3D TLC NAND闪存读参考电压的方法，其特征在于：步骤M3，得到差值Δ，具体方法为：
Δ＝|Nintial-Nbase*0.5|。
9.根据权利要求8所述的一种快速确定3D TLC NAND闪存读参考电压的方法，其特征在于：步骤M4，确定每次调整的步长数量p，具体方法为：
当Δ＞0.5*Nbase*5％时，p＝4；
当0.5*Nbase*1％＜Δ≤0.5*Nbase*5％时，p＝2；
当Δ＜0.5*Nbase*1％时，p＝1。
10.根据权利要求9所述的一种快速确定3D TLC NAND闪存读参考电压的方法，其特征在于：步骤M4，调整Vadjust的大小，具体公式如下：
Vadjust1＝Vadjust-p*Δp。
CN202111372423.2A 2021-11-18 2021-11-18 一种快速确定3d tlc nand闪存读参考电压的方法 Pending CN114121107A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111372423.2A CN114121107A (zh) 2021-11-18 2021-11-18 一种快速确定3d tlc nand闪存读参考电压的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111372423.2A CN114121107A (zh) 2021-11-18 2021-11-18 一种快速确定3d tlc nand闪存读参考电压的方法

Publications (1)

Publication Number Publication Date
CN114121107A true CN114121107A (zh) 2022-03-01

Family

ID=80396847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111372423.2A Pending CN114121107A (zh) 2021-11-18 2021-11-18 一种快速确定3d tlc nand闪存读参考电压的方法

Country Status (1)

Country Link
CN (1) CN114121107A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116483617A (zh) * 2023-06-21 2023-07-25 鹏钛存储技术(南京)有限公司 快速在线查找nand闪存最优读偏移值的方法和装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116483617A (zh) * 2023-06-21 2023-07-25 鹏钛存储技术(南京)有限公司 快速在线查找nand闪存最优读偏移值的方法和装置
CN116483617B (zh) * 2023-06-21 2023-09-05 鹏钛存储技术(南京)有限公司 快速在线查找nand闪存最优读偏移值的方法和装置

Similar Documents

Publication Publication Date Title
US8799563B2 (en) Methods for adaptively programming flash memory devices and flash memory systems incorporating same
US20200335158A1 (en) Nonvolatile memory and writing method
JP6218195B2 (ja) フラッシュ性能を増大させる読み出しレベルグループ化
US7983082B2 (en) Apparatus and method of multi-bit programming
US9292394B2 (en) Error recovery for flash memory
US10249349B2 (en) Control system
KR101378349B1 (ko) 메모리 장치 및 메모리 데이터 읽기 방법
US9478298B2 (en) Memory system and method of reading data thereof
US20190130966A1 (en) Adaptive read threshold voltage tracking with charge leakage mitigation using threshold voltage offsets
WO2009053963A2 (en) Methods for adaptively programming flash memory devices and flash memory systems incorporating same
US7929346B2 (en) Memory data detecting apparatus and method for controlling reference voltage based on error in stored data
US11669380B2 (en) Dynamic programming of page margins
US11651828B2 (en) First-pass dynamic program targeting (DPT)
US10658065B2 (en) Failure mode detection method and error correction method for solid state storage device
US11908536B2 (en) First-pass continuous read level calibration
US10761749B2 (en) Vectorized processing level calibration in a memory component
CN112992235A (zh) 具有位错误率的动态程序擦除目标设定
US11763914B2 (en) Adapting an error recovery process in a memory sub-system
CN114121107A (zh) 一种快速确定3d tlc nand闪存读参考电压的方法
US9009576B1 (en) Adaptive LLR based on syndrome weight
US20210073061A1 (en) Data-structure based dynamic program targeting control
US20220328121A1 (en) Adaptive dsp generation of read thresholds for gaussian and non-gaussian distributions in solid state storage using cumulative observed counts
US20230027384A1 (en) Non-volatile memory and programming method thereof
KR20130008302A (ko) 플래시 메모리 장치의 리드 전압 조절 방법 및 이를 이용한 데이터 리드 방법
CN113327640A (zh) 一种读取电压确定方法、装置、设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination