CN114121087B - 多值存储器的读出电路 - Google Patents

Abstract

本申请提供一种多值存储器的读出电路，其中，第一电压比较模块用于待比较电压和第一控制电压后输出第一信号至控制模块，或，基于第一固定电压输出第二信号至控制模块；第二电压比较模块用于比较待比较电压和第二控制电压后输出第三信号至控制模块，或，基于第二固定电压输出第四信号至控制模块；控制模块用于在接收一次第一信号和第三信号时读取并存储一比特数据；控制模块用于当接收到第二信号和第四信号时，使控制电压模块输出控制电压，且控制本次输出的控制电压与上一次输出的控制电压不同，以在再接收一次第一信号和第三信号时读取并存储又一比特数据，直到存储多比特数据中的所有数据。

Description

多值存储器的读出电路

技术领域

本申请涉及集成电路技术，尤其涉及一种多值存储器的读出电路。

背景技术

新型存储器(例如相变随机存储器PCRAM、阻变式存储器RRAM)是一种基于 阻值变化来记录存储数据信息的存储器器件。例如PCRAM是利用相变材料作为存储 介质，并基于该相变材料在电流的焦耳热作用下进行结晶相态和非结晶相态之间的转 换时呈现出不同电阻率这一特性来实现数据存储。

一般的，新型存储器是具有二值化的单比特存储器，其中，二值化指的是新型存储器中的存储阻值具有两个值(高阻值和低阻值)。在对单比特存储器进行读操作时， 一般是利用可以区分单比特的灵敏放大器在单次读操作的时序下完成单比特数据的 读出。但是随着技术的改进，逐渐开始出现一些多值存储器(存储阻值不只具有两个 值的新型存储器)，相应的，在读操作时也需要完成多比特数据的读出。

而灵敏放大器无法实现多比特数据的读出，因此需要设计一种读出电路来完成多值存储器的读操作。

发明内容

本申请提供一种多值存储器的读出电路，以对多值存储器进行多比特数据的读取。

一方面，本申请提供一种多值存储器的读出电路，包括第一电压比较模块、第二电压比较模块、控制模块和控制电压模块；

所述控制模块的第一输出端与所述控制电压模块的输入端连接，所述控制模块用于接收外部输入的读信号，用于从多值存储器中读取并存储目标编码信号，所述控制 模块的第二输出端用于输出所述目标编码信号至外部电路；所述目标编码信号由所述 多值存储器中的多阻值目标电阻对应的多个单比特数据组成；

所述第一电压比较模块的输入端接收待比较电压和第一参考电压，所述第一参考电压 为第一控制电压或第一固定电压；所述第一电压比较模块用于比较所述待比较电压和所述 第一控制电压后输出第一信号至所述控制模块，或，用于比较所述待比较电压和所述第一 固定电压后输出第二信号至所述控制模块；所述第一固定电压大于所述待比较电压的最大 值；

所述第二电压比较模块的输入端接收所述待比较电压和第二参考电压，所述第二参考 电压为第二控制电压或第二固定电压；所述第二电压比较模块用于比较所述待比较电压和 所述第二控制电压后输出第三信号至所述控制模块，或，用于比较所述待比较电压和所述 第二固定电压后输出第四信号至所述控制模块；所述第二固定电压大于或等于接地电压， 且所述第二固定电压小于所述待比较电压的最小值；

所述待比较电压为所述多阻值目标电阻具有的电压被所述第一电压比较模块分压后 的电压，当所述第一参考电压为第一控制电压时，所述第二参考电压为第二控制电压，当 所述第一参考电压为第一固定电压时，所述第二参考电压为第二固定电压；所述控制电压 模块输出的控制电压被所述第一电压比较模块分压后产生所述第一控制电压，所述控 制电压模块输出的控制电压被所述第二电压比较模块分压后产生所述第二控制电压；

所述控制模块用于控制所述第一参考电压为所述第一控制电压或所述第一固定电压， 控制所述第二参考电压为所述第二控制电压或所述第二固定电压；

所述控制模块用于在接收一次所述第一信号和所述第三信号时读取并存储一比特数 据；

所述控制模块用于当接收到所述第二信号和所述第四信号时，使所述控制电压模块输 出所述控制电压，且控制本次输出的所述控制电压与上一次输出的所述控制电压不同，以 在再接收一次所述第一信号和所述第三信号时读取并存储又一比特数据，直到存储所述多 比特数据中的所有数据。

其中一个实施例中，所述第一电压比较模块包括：

第一比较器，负极输入端与所述多阻值目标电阻连接，用于接收所述待比较电压，正极输入端用于接收所述第一参考电压，输出端与所述控制模块的输入端连接，用于比较所述待比较电压和所述第一控制电压后输出所述第一信号至所述控制模块，或输出所述第二信号至所述控制模块；

第一控制电压分压器，输入端与所述控制电压模块的输出端连接，输出端与所述第一 比较器的正极输入端连接，所述第一控制电压分压器用于分压处理所述控制电压，得到所 述第一控制电压。

其中一个实施例中，所述第二电压比较模块包括：

第二比较器，负极输入端与所述多阻值目标电阻连接，用于接收所述待比较电压，正极输入端用于接收所述第二参考电压，输出端与所述控制模块的输入端连接，用于比较所述待比较电压和所述第二控制电压后输出所述第三信号至所述控制模块，或输出所述第四信号至所述控制模块；

第二控制电压分压器，输入端与所述控制电压模块的输出端连接，输出端与所述第二 比较器的正极输入端连接，用于分压处理所述控制电压，得到所述第二控制电压。

其中一个实施例中，所述第一控制电压分压器包括电阻R1和开关S1，所述电阻R1的第一端连接所述控制电压模块的输出端，所述开关S1的第一端连接所述第一比较器 的正极输入端，所述电阻R1的第二端和所述开关S1的第二端连接；

所述第二控制电压分压器包括电阻R2和开关S2，所述电阻R2的第一端连接所 述控制电压模块的输出端，所述开关S2的第一端连接所述第二比较器的正极输入端， 所述电阻R2的第二端和所述开关S2的第二端连接；

所述控制模块用于当接收到所述第二信号和所述第四信号时，控制所述开关S1和所述开关S2导通，并截止所述第一固定电压和所述第二固定电压的输入。

其中一个实施例中，所述第一控制电压分压器还包括电阻R3和开关S3，所述电 阻R3的第一端与所述开关S1的第一端连接，且与所述第一比较器的正极输入端连接， 所述开关S3的第一端接地，所述开关S3的第二端与所述电阻R3的第二端连接；

所述第二控制电压分压器还包括电阻R4和开关S4，所述电阻R4的第一端与所 述开关S2的第一端连接，且与所述第二比较器的正极输入端连接，所述开关S4的第 一端接地，所述开关S4的第二端与所述电阻R4的第二端连接；

所述控制模块用于当接收到所述第二信号和所述第四信号时，控制所述开关S3和所述开关S4导通。

其中一个实施例中，还包括：

电阻R5，第一端连接所述多值存储器连接；

开关S5，第一端接地，第二端连接所述电阻R5的第二端；

所述控制模块用于当接收到所述第二信号和所述第四信号时，控制所述开关S5导通。

其中一个实施例中，还包括：

第一固定电压端，包括开关S6和第一固定电压源，所述开关S6一端连接所述第一固 定电压源，另一端连接所述第一比较器的正极输入端，所述开关S6由所述控制模块控制闭合或断开；

第二固定电压端，包括开关S7和第二固定电压源，所述开关S7一端连接所述第二固 定电压源，另一端连接所述第二比较器的正极输入端，所述开关S7由所述控制模块控制闭合或断开。

其中一个实施例中，所述控制电压模块包括：

第三比较器，输出端用于输出所述控制电压，负极输入端用于获取所述控制电压；

电阻单元，包括N个电阻R6，每个电阻R6并联连接有一个开关S8，N为大于零的 整数；

所述电阻单元的第一端用于连接控制电压源，所述控制电压源用于提供初始控制电压， 所述初始控制电压被M个电阻R6转换为所述控制电压，M为大于零的整数，且小于或等 于N，所述M个电阻R6对应的M个开关S8均断开；

所述电阻单元的第二端接地，所述电阻单元的第三端与所述第三比较器的正极输入端 连接；

所述控制模块用于控制N-M个电阻R6对应的N-M个所述开关S8闭合，以控制所述控制电压的大小。

其中一个实施例中，所述控制模块包括：

寄存器，包括多个存储位，每个存储位用于存储一比特数据；

逻辑控制器，用于控制所述第一参考电压为所述第一控制电压或所述第一固定电压， 控制所述第二参考电压为所述第二控制电压或所述第二固定电压；用于在接收一次所述第 一信号和所述第三信号时读取并存储一比特数据；用于当接收到所述第二信号和所述第四 信号时，使所述控制电压模块输出所述控制电压，且控制本次输出的所述控制电压与上一 次输出的所述控制电压不同，以在再接收一次所述第一信号和所述第三信号时读取并存储 又一比特数据，直到存储所述多比特数据中的所有数据；

计数器，用于统计所述控制模块存储比特数据的次数，以及在所述多比特数据中的所有数据被存储后恢复至原始计数。

其中一个实施例中，所述第一信号和所述第三信号同为高电平信号或低电平信号，所 述第二信号和所述第四信号的电平不同。

本申请提供的多值存储器的读出电路可以在接收到读信号后自触发得读取和存储多 值存储器的目标编码信号，其中，所述目标编码信号由多个比特数据组成。具体的，通过 所述第一电压比较模块和所述所述第二电压比较模块对所述多值存储器中的多阻值目标 电阻具有的电压进行比较。在比较时，参考电压为可以调节的控制电压。如，第一电压比较模块的第一参考电压为第一控制电压，第二电压比较模块的参考电压为第二控制电压。控制模块决定第一电压比较模块的第一参考电压为第一控制电压还是第一固定电压，还决定第二电压比较模块的第二参考电压为第二控制电压还是第二固定电压。当第一控制电压与待比较电压进行比较，且第二控制电压与待比较电压进行比较时，控制模块完成一个比特数据的读取和存储。当参考电压为第一固定电压和第二固定电压时，控制模块进入到数据读取的状态。控制模块可以在电压比较的切换中完成多个比特数据的读取和存储，直到读取并存储所述多值存储器的所述目标目标编码信号中的所有比特数据，完成所述多值存储器的读取。

因此，本申请提供的多值存储器的读出电路可以实现多值存储器的读取。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例， 并与说明书一起用于解释本公开的原理。

图1为本申请的一个实施例提供的多值存储器的读出电路的示意图。

图2为本申请的一个实施例提供的多值存储器的读出电路的示意图。

图3为本申请的一个实施例提供的控制模块的示意图。

附图标记说明：

多值存储器的读出电路 10

第一电压比较模块 100

第一比较器 110

第一控制电压分压器 120

第二电压比较模块 200

第二比较器 210

第二控制电压分压器 220

控制模块 300

寄存器 310

逻辑控制器 320

计数器 330

控制电压模块 400

第三比较器 410

电阻单元 420

多值存储器 20

多阻值目标电阻 21

第一固定电压端 30

第一固定电压源 31

第二固定电压端 40

第二固定电压源 41

通过上述附图，已示出本公开明确的实施例，后文中将有更详细的描述。这些附图和 文字描述并不是为了通过任何方式限制本公开构思的范围，而是通过参考特定实施例为本 领域技术人员说明本公开的概念。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图 时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中 所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权 利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。

新型存储器(例如相变随机存储器PCRAM、阻变式存储器RRAM)是一种基于 阻值变化来记录存储数据信息的存储器器件。例如PCRAM是利用相变材料作为存储 介质，并基于该相变材料在电流的焦耳热作用下进行结晶相态和非结晶相态之间的转 换时呈现出不同电阻率这一特性来实现数据存储。

一般的，新型存储器是具有二值化的单比特存储器，其中，二值化指的是新型存储器中的存储阻值具有两个值(高阻值和低阻值)。在对单比特存储器进行读操作时， 一般是利用可以区分单比特的灵敏放大器在单次读操作的时序下完成单比特数据的 读出。但是随着技术的改进，逐渐开始出现一些多值存储器(存储阻值不只具有两个 值的新型存储器)，相应的，在读操作时也需要完成多比特数据的读出。而灵敏放大 器无法实现多比特数据的读出，因此就不适用于多值存储器。目前在现有技术中设计 出了一种可以利用电流比较来读出多值存储器中数据的方法，该方法使用多路电流镜， 控制比较复杂，功耗较高，也无法产生精确的电流，因此，也不是很适用于多值存储 器的数据读出。

基于此，本申请提供一种多值存储器的读出电路，包括两路电压比较电路、控制模块、控制模块和控制电压模块。

其中，两路电压比较电路存在两种模式的电压输出，第一种模式是对控制电压模块输出的电压和多阻值目标电阻具有的电压进行比较，第二种模式是对固定值电压和 多阻值目标电阻具有的电压进行比较。第二种模式和第一种模式循环依次进行，即， 先进行第二种模式，再切换至第一种模式。控制模块根据接收到的读信号触发数据读 取功能，开始从多值存储器中读取目标编码信号(多比特数据)，当第一种模式进行 完后控制模块从多值存储器中读取并存储多比特数据中的一比特数据。控制电压模块 每次输出的电压都对应一次该第一种模式，控制模块控制该控制电压模块输出的电压 不断变化，对应的，控制模块就可以读取并存储多个一比特数据，直到存储该多值存 储器中的多阻值目标电阻具有的多比特数据，完成该多值存储器的读取。该控制模块 中存储的多比特数据可以再由外部电路读取。本申请提供的该多值存储器的读出电路 结构简单，只需要进行电压比较和模式切换就可以完成多比特数据的输出。相比于现 有的多值存储器读出电路，本申请提供的该多值存储器的读出电路可以由外部输入的 读信号触发后自动完成多比特数据的读取，控制简单、功耗低，更适用于多值存储器 的数据读取。

具体的，请参见图1，本申请实施例一提供一种多值存储器的读出电路10，包括 第一电压比较模块100、第二电压比较模块200、控制模块300和控制电压模块400。

该控制模块300的第一输出端与该控制电压模块400的输入端连接。该控制模块300的第二输出端用于输出该目标编码信号至外部电路。该控制模块300的第二输出 端可以与外部电路连接，当该多值存储器的读出电路10完成该多值存储器的数据读 取后，外部电路通过该控制模块300的第二输出端再读出该多值存储器的数据。该控 制模块300的输入端用于接收该第一电压比较模块100和该第二电压比较模块200输 出的信号(如图1所示的第一信号和第三信号)。

在该控制模块300接收到外部输入的读信号后，该控制模块300触发数据读取功能，从多值存储器20中读取并存储目标编码信号。该目标编码信号为多比特数据， 由该多值存储器中的多阻值目标电阻对应的多个单比特数据组成。可选的，该控制模 块300可以包括寄存器，该寄存器包括多个存储位，每个存储位用于存储一比特数据。 值得注意的是，本实施例提供的该多值存储器的读出电路10只在未使用状态时接收 一次外部输入的读信号，就可以触发该多值存储器的读出电路10自动进行比特数据 的读取和存储。

该第一电压比较模块100的输入端接收待比较电压和第一参考电压，该第一参考电压 为第一控制电压或第一固定电压。

当该第一参考电压为该第一控制电压时，该第一电压比较模块100用于比较该待比较 电压和该第一控制电压后输出第一信号至该控制模块300。当该第一参考电压为该第一固 定电压时，该第一电压比较模块100用于比较该待比较电压和该第一固定电压后输出第二 信号至该控制模块300。

以上描述的该待比较电压为该多值存储器20中的多阻值目标电阻21输出的电压，该第一控制电压是该控制电压模块400输出的控制电压被该第一电压比较模块100分 压后产生的电压。如图1所示，该第一固定电压可以直接由外部电源(VDD)提供(第 一固定电压＝VDD)，也可以是对外部电源提供的电压VDD进行降压处理后的电压(第 一固定电压<VDD)，该第一固定电压大于该待比较电压的最大值。当该第一电压比 较模块100的输入端接收该第一固定电压时，该第一电压比较模块100进行充电。

该第二电压比较模块200的输入端接收该待比较电压和第二参考电压，该第二参考电 压为第二控制电压或第二固定电压。当该第二参考电压为该第二控制电压时，该第二电压 比较模块200用于比较该待比较电压和该第二控制电压后输出第三信号至该控制模块300。 当该第二参考电压为该第二固定电压时，该第二电压比较模块200基于用于比较该待比较 电压和该第二固定电压后输出第四信号至该控制模块300。其中，该第二控制电压是该控 制电压模块400输出的控制电压被该第二电压比较模块200分压后产生的电压。该第 二固定电压大于或等于接地电压，该第二固定电压小于该待比较电压的最小值。该第二固 定电压可以由第二固定电压源(VSS)提供(第二固定电压＝VSS)，也可以是由其他电源(电压大于VSS，但小于该待比较电压的最小值)提供。当该第二电压比较模块200的输 入端接收该第二固定电压时，该第二电压比较模块200进行放电。

该第一控制电压、该第二控制电压、该第一固定电压和该第二固定电压并不是随意组 合的。当该第一参考电压为第一控制电压时，该第二参考电压为第二控制电压，而当该第 一参考电压为第一固定电压时，该第二参考电压为第二固定电压。

该控制模块300用于控制该第一参考电压为该第一控制电压或该第一固定电压，控制 该第二参考电压为该第二控制电压或该第二固定电压。当该第一参考电压为该第一固定电 压，该第二参考电压为该第二固定电压时，该第一电压比较模块100预充电至该第一固定 电压，该第二电压比较模块200预充电至该第二固定电压。经过一定延迟后，该第一电压 比较模块100和该第二电压比较模块200充电完成。该第一固定电压大于该第二固定电压， 此时该第二信号为高电平信号，该第四信号为低电平信号，使得该第二信号和该第四信号 在结合后为高电平信号。该控制模块300以接收到高电平信号为读取数据的触发条件，在 触发了读取数据，再经过一个设定的延迟后，该控制模块300控制该第一参考电压为该第 一控制电压，控制该第二参考电压为该第二控制电压，以完成一比特数据的读取和存储。

即，当该第一参考电压为该第一控制电压，该第二参考电压为该第二控制电压时，该 控制模块300用于在接收一次该第一信号和该第三信号时读取并存储一比特数据。除此之 外，该控制模块300用于当接收到该第二信号和该第四信号时，使该控制电压模块400输出该控制电压(未被该第一电压比较模块100和该第二电压比较模块200分压的电压)， 以使得该第一电压比较模块100对该控制电压进行分压产生该第一控制电压，使得该第二 电压比较模块200对该控制电压进行分压产生该第二控制电压，进而产生该第一信号和该 第三信号(此处不再详细阐述)。该控制模块300还用于控制该控制电压模块400本次输 出的该控制电压与上一次输出的该控制电压不同，以在再接收一次该第一信号和该第三信 号时从该多值存储器读取并存储又一比特数据，直到读取并存储该多比特数据中的所有数据。其中，当该第一参考电压为该第一控制电压，该第二参考电压为该第二控制电压时， 该第一信号和该第三信号在结合后为低电平信号，该控制模块300在低电平信号下完成比 特数据的读取。

如果该多值存储器20的多值目标电阻21可以存储L(L为大于零的整数)比特数据，那么一共存在2L个电阻值，对应2L个电压输出值，为了可以区分出存储数值，该控制电 压至少需要(2L-1)个不同的电压值。

本实施例提供的多值存储器的读出电路10可以在接收到读信号后自动触发来读取多 值存储器输出的目标编码信号，其中，该目标编码信号由多比特数据组成。再通过该第一 电压比较模块100和该第二电压比较模块200对该多值存储器中的多阻值目标电阻具有的 电压进行比较。在比较时，参考电压为可以调节的控制电压。如，第一电压比较模块100 的第一参考电压为第一控制电压，第二电压比较模块200的第二参考电压为第二控制电压。 控制模块300决定第一电压比较模块100的第一参考电压为第一控制电压还是第一固定电 压，还决定第二电压比较模块200的第二参考电压为第二控制电压还是第二固定电压。

当第一控制电压与待比较电压进行比较，且第二控制电压与待比较电压进行比较时， 控制模块300完成一个比特数据的输出。当该第一参数电压为第一固定电压，且该第二参 数电压为第二固定电压时，控制模块300进入数据待读出的状态。控制模块300可以在电压比较的切换中完成多个比特数据的读取和存储，直到存储该多值存储器的该目标编码信号中的所有比特数据，完成该多值存储器的读取。

综上，本实施例提供的多值存储器的读出电路10可以实现多值存储器的读取。除此 之外，相比于现有的多值存储器读出电路，本实施例提供的该多值存储器的读出电路10可以由外部输入的读信号触发后自动完成多比特数据的输出，控制简单、功耗低， 更适用于多值存储器的数据读取。

请参见图2，本申请实施例二在实施例一的基础上提供一种多值存储器的读出电路10。

该第一电压比较模块100包括第一比较器110和第一控制电压分压器120。

该第一比较器110用于和该多值存储器20连接，以获取该多阻值目标电阻21输出的该待比较电压。可选的，该多值存储器的读出电路10还包括电阻R5和开关S5。该电 阻R5的第一端连接该多阻值目标电阻21。该开关S5的第一端接地，该开关S5第二端连 接该电阻R5的第二端。该控制模块300用于当接收到该第二信号和该第四信号时，控 制该开关S5导通。该开关S5导通时，该电阻R5和和该开关S5组成分压模块对图2 所示的V_Mem进行分压处理，分压处理后的V_Mem经过该多阻值目标电阻21后得到该待比 较电压。

该第一比较器110的负极输入端与该多阻值目标电压21连接，用于接收该待比较电 压。该第一比较器110的正极输入端用于接收该第一参考电压。该第一比较器110的输出端与该控制模块300的输入端连接。该第一比较器110用于比较该待比较电压和该第一参考电压(该第一参考电压为该第一控制电压或该第一固定电压)后输出该第一信号(图中所示O₁)至该控制模块300，或输出该第二信号(图中所示O₁)至该控制模块300。该第 一信号可能为高电平信号，也可能为低电平信号。当该第一参考电压为第一固定电压时， 该第一比较器110处于充电状态，该第一比较器110比较该待比较电压和该第一固定电压 后输出该第二信号至该控制模块300，该第二信号为高电平信号(该第一比较器110的负 极端为该待比较电压，正极端为该第一固定电压，该第一固定电压大于该待比较电压的最 大值，所以该第一比较器110的正极端电压大于负极端电压，该第一比较器110输出高电 平信号)。

该第一控制电压分压器120输入端与该控制电压模块400的输出端连接，该第一控制 电压的输出端与该第一比较器110的正极输入端连接，该第一控制电压分压器120用于分 压处理该控制电压模块400输出的该控制电压(如图2所示的V_ref)，得到该第一控制电压。该第一控制电压分压器120是在该控制模块300的控制下才接入使用的，当该第一参 考电压为该第一固定电压(如图2所示的VDD或小于VDD)时，该第一控制电压分压器120处于断开状态，不会对该控制电压模块400输出的该控制电压进行分压处理。

该第二电压比较模块200包括第二比较器210和第二控制电压分压器220。

该第二比较器210的负极输入端与该连接，用于接收该待比较电压。该第二比较器210的正极输入端用于接收该第二参考电压，该第二比较器210的输出端与该控制模块300的输入端连接。该第二比较器210用于比较该待比较电压和该第二参考电压(该第二参考电压为该第二控制电压或该第二固定电压)后输出该第三信号至该控制模块300，或输出该第四信号至该控制模块300。该第三信号可能为高电平信号，也可能为低电平信号，但 是该第三信号和该第一信号应该都是高电平信号或都是低电平信号。当该第二参考电压为该第二固定电压时，该第二比较器210处于放电状态，输出的该第四信号为低电平信号(该第二比较器210的负极端为该待比较电压，正极端为该第二固定电压，该第二固定电压小于该待比较电压的最小值，所以该第二比较器210的负极端电压大于正极端电压，该第二比较器210输出低电平信号)，此时该第二信号为高电平信号。

该第二控制电压分压器220的输入端与该控制电压模块400的输出端连接，该第二控 制电压分压器220的输出端与该第二比较器210的正极输入端连接。该第二控制电压分压 器220用于分压处理该控制电压，得到该第二控制电压。该第二控制电压分压器220是在该控制模块300的控制下才接入使用的，当该第二参考电压为该第二固定电压(如图2所 示的VSS或大于VSS)时，该第二控制电压分压器220处于断开状态，不会对该控制电 压模块400输出的控制电压进行分压处理。

可选的，该第一控制电压分压器120包括电阻R1和开关S1，该电阻R1的第一端连接该控制电压模块400的输出端，该开关S1的第一端连接该第一比较器110的正极 输入端，该电阻R1的第二端和该开关S1的第二端连接。该第二控制电压分压器220 包括电阻R2和开关S2，该电阻R2的第一端连接该控制电压模块400的输出端，该 开关S2的第一端连接该第二比较器210的正极输入端，该电阻R2的第二端和该开关 S2的第二端连接。该控制模块300用于当接收到该第二信号和该第四信号时，控制该 开关S1和该开关S2导通，并截止该第一固定电压和该第二固定电压的输入。

该第一控制电压分压器120还包括电阻R3和开关S3，该电阻R3的第一端与该 开关S1的第一端连接，且与该第一比较器110的正极输入端连接，该开关S3的第一 端接地，该开关S3的第二端与该电阻R3的第二端连接。该第二控制电压分压器220 还包括电阻R4和开关S4，该电阻R4的第一端与该开关S2的第一端连接，且与该第 二比较器210的正极输入端连接，该开关S4的第一端接地，该开关S4的第二端与该 电阻R4的第二端连接。该控制模块300用于当接收到该第二信号和该第四信号时， 控制该开关S3和该开关S4导通。

该多值存储器的读出电路10还包括第一固定电压端30和第二固定电压端40。该第一固定电压端30包括开关S6和第一固定电压源31(该第一固定电压源31提供的电压 可以是如图所示的VDD)。该开关S6的一端连接该第一固定电压源31，该开关S6的另 一端连接该第一比较器110的正极输入端，该开关S6由该控制模块300控制闭合或断开。 该第二固定电压端包括开关S7和第二固定电压源41(该第二固定电压源提供的电压可以 是如图所示的VSS)，该开关S7的一端连接该第二固定电压源41，该开关S7的另一端 连接该第二比较器210的正极输入端，该开关S7由该控制模块300控制闭合或断开。该 控制模块300用于当接收到该第一信号和该第三信号时，控制该开关S5和开关S7导 通。即，该控制模块300用于当接收到的该第一信号和该第三信号结合后的信号为低 电平信号后，该控制模块300控制该开关S5和开关S7导通。

可选的，如图3所示，该控制电压模块400包括第三比较器410和电阻单元420。该第三比较器410的输出端用于输出该控制电压V_ref，该第三比较器410的负极输入端用于 获取该控制电压V_ref。该电阻单元420包括N个电阻R6，每个电阻R6并联连接有一个开 关S8，N为大于零的整数。该N个开关S8如图3中所示的Sref<0>、Sref<1>、……、Sref<N-1>、 Sref<N>。

该电阻单元420的第一端用于连接控制电压源，该控制电压源用于提供初始控制电压 V_{ref_in}，该初始控制电压被M个电阻R6转换为该控制电压，M为大于零的整数，且小于或等于N。其中，该M个电阻R6对应的M个开关S8均断开。该电阻单元420的第二端 接地，该电阻单元420的第三端与该第三比较器410的正极输入端连接，该控制模块300 用于控制N-M个电阻对应的N-M个该开关S8闭合，以控制该控制电压的大小。当M的 取值越大时，该控制电压V_ref与该初始控制电压V_{ref_in}之间的差距越大，即该控制电压越 小。

可选的，该控制电压模块400还包括电阻R7和电阻R8。该电阻R7的第一端用于连接该控制电压源，该电阻R7的另一端连接该电阻单元420中位于第一端的电阻R6。该电 阻R8的一端接地，该电阻R8的另一端连接该电阻单元420中位于第二端的电阻R6。

可选的，如图2和图3所示，该控制模块300包括寄存器310、逻辑控制器320和计 数器330。

该寄存器310包括多个存储位，每个存储位用于存储一比特数据。

该逻辑控制器320用于控制该第一参考电压为该第一控制电压或该第一固定电压， 控制该第二参考电压为该第二控制电压或该第二固定电压。该逻辑控制器320用于在接 收一次该第一信号和该第三信号时读取并存储一比特数据，用于当接收到该第二信号和该 第四信号时，使该控制电压模块400输出该控制电压，且控制本次输出的该控制电压与上 一次输出的该控制电压不同，以在再接收一次该第一信号和该第三信号时读取并存储(由 该寄存器310存储比特数据)又一比特数据，直到存储该多比特数据中的所有数据。

该计数器330用于统计该控制模块300输出比特数据的次数，以及在该多比特数据中的所有数据输出后恢复至原始计数。

具体的，该多值存储器的读出电路10在进行数据读取时，首先由该控制模块300接收该读信号，再控制该计数器330开始计数，如果该寄存器310中存储有L位数据，则一 共需要进行L步读取操作，按照高位到低位读取出L位的数据。L步的读取操作，除了第 一次读取操作是根据该读信号开始以外，其余的读操作都是根据该第一信号和该第三信号， 该第二信号和该第四信号的异或判决。当O₁和O₂结合后逻辑跳变为0时，开始读取数据。

开关S1是与该开关S2、开关S3、开关S4和开关S5同步导通或截断的，在进行每 一步的读取操作时，该逻辑控制器320首先会导通开关S6和开关S7，将该第一比较器 110预充到该第一固定电压，将该第二比较器210预充到该第二固定电压。该开关S6和 该开关S7会随着预充完成，O₁和O₂结合后逻辑跳变为1，该逻辑控制器320自动截断该 开关S6和该开关S7，随后导通开关S2、开关S3、开关S4和开关S5，以及截断M个开 关S8，以读取出相应的数据。当该寄存器310中的所有数据都读取完成后，该计数器330 会返回到最开始的数值，该控制模块300结束整个读取流程。当该控制模块300结束整个 读取流程后，即便再接收到外部有效的读命令，该多值存储器的读出电路10也不会再输 出数据。

可选的，如图2所示，该多值存储器的读出电路10中所有的开关都是晶体管，开关S1、开关S2、开关S3、开关S4、开关S5和开关S7均为PMOS晶体管，开关6为NMOS 晶体管。当开关S6和开关S7导通时，开关S1、开关S2、开关S3、开关S4和开关S5 均处于截断状态，此时电路处于预充阶段，该第一比较器110预充到该第一固定电压，该 第二比较器210预充到该第二固定电压。当该开关S1、开关S2、开关S3、开关S4和开 关S5均导通，开关S6和开关S7均截断时，该多值存储器的读出电路10处于比较阶段。

在比较阶段，V_Mem经过该电阻R5的分压后再经过该多阻值目标电阻21后输出该待比较电压至该第一比较器110和该第二比较器的负极，该控制电压模块400输出的该控制电压经过该电阻R1和该电阻R3的分压后得到该第一控制电压。该待比较电压和该第一 控制电压通过该第一比较器110得到该第一信号。该控制电压模块400输出的该控制电压 经过该电阻R2和该电阻R4的分压后得到该第二控制电压，该待比较电压和该第二控制 电压通过该第二比较器210得到该第三信号。

以下以更具体的方案对本申请实施例二提供的该多值存储器的读出电路10的自触发 原理进行解释，在本方案中，该控制模块300中的寄存器310为3比特寄存器，计数器330的计数范围为二进制00-11。

在该多值存储器的读出电路10处于待机状态时，计数器330的数值为11，该开关S6(NMOS晶体管)和该开关S8(PMOS晶体管)为逻辑高，该开关S7(PMOS晶体管) 为逻辑低，所以该开关S6和该开关S7导通，开关S8截断。在待机状态时，该开关S1、 该开关S2、该开关S3、该开关S4和该开关S5均截断。经过一定的延迟后，O₁和O₂分 别变为高和低，使得O₁和O₂结合后逻辑跳为高。

以O₁和O₂结合后逻辑跳为高为读数据的触发条件，经过一个设定的延迟后，该控制模块300控制该开关S1、该开关S2、该开关S3、该开关S4、该开关S5和M-N个该开关 S8均导通，并控制该开关S6和该开关S7截断。同时配置N个开关S8为开关S_ref<7:0>， 令S_ref<7:0>为S1＝(0000)0000 1111(1111)，一共16个二进制，S_ref<7:0>取中间8位，即 0000 1111，从而得到预期的该第一控制电压和预期的该第二控制电压，进入比较阶段。 经过一段比较时间后，O₁和O₂都会变为高电平或者都会变为低电平，此时O₁和O₂结合 后逻辑跳为低，该控制模块300输出第一个数据D_OUT。

O₁和O₂结合后逻辑跳为低后，经过一段时间的延迟，计数器330跳变为01，开始进入读取第二个数据的周期，开关的时序流程与第一次读取基本一致，唯一的区别在于开 关S8的控制。S_ref<7:0>根据第一次的读取数据决定S₁的左移或者右移，如果读出为1 则左移两位，S_ref<7:0>＝0011 1111，读出为0则右移两位，S_ref<7:0>＝0000 0011。同样的， 当计数器330跳变为10时，开始进入读取第三个数据的周期，S_ref<7:0>根据第二次的 读出数据决定左移1位或者右移1位。最后，计数器330跳变为11，整个读取过程结 束，即便外部的读命令的周期没有结束，内部的读时序已经结束，所有读出数据存在 寄存器310中，可以由外部电路读取。

该多值存储器的读出电路10实现自触发的点主要有两个，一个是预充过程，可 以根据O₁和O₂的输出逻辑变高自行结束预充过程，触发进入比较阶段。另一个是 O₁和O₂的输出逻辑在比较阶段变低后，会自行结束该比较阶段，触发计位器升位， 进入下一个数据读取的预充阶段。

综上，本实施例提供的该多值存储器的读出电路10，利用晶体管当做开关，再基于第一固定电压和该第二固定电压分别完成该第一比较器110的充电和该第二比较器 210的充电。当该第二信号和该第四信号输入至该逻辑控制器320的信号为逻辑高时， 触发该控制模块300进入数据读取状态。经过一定的延迟后，该第一信号和该第三信 号输入至该逻辑控制器320的信号为逻辑低时，触发该控制模块300对读取到的数据 进行存储，由此完成一比特数据的读取和存储。在完成一比特数据的读取和存储后， 该控制模块300又基于该第二信号和该第四信号进入到数据读取状态，直到又读取并 存储一比特数据。多次自动切换后，可以完成该多值存储器的目标多阻值电阻具有的 多比特数据的读取和存储。

综上，本实施例提供的该多值存储器的读出电路10可以自触发得完成多值存储器的数据读取。相比于现有技术中使用的多值存储器读出电路而言，本实施例提供的 该多值存储器的读出电路10使用更加简便。且依据信号逻辑高或低来触发数据读取 和存储的原理可以使得读出数据更加准确。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除 在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。

以上仅为本申请的优选实施例，并非因此限制本申请的专利范围，凡是利用本申请说 明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领 域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种多值存储器的读出电路，其特征在于，包括第一电压比较模块、第二电压比较模块、控制模块和控制电压模块；

所述控制模块的第一输出端与所述控制电压模块的输入端连接，所述控制模块用于接收外部输入的读信号，用于从多值存储器中读取并存储目标编码信号，所述控制模块的第二输出端用于输出所述目标编码信号至外部电路；所述目标编码信号由所述多值存储器中的多阻值目标电阻对应的多个单比特数据组成；

所述第一电压比较模块的输入端接收待比较电压和第一参考电压，所述第一参考电压为第一控制电压或第一固定电压；所述第一电压比较模块用于比较所述待比较电压和所述第一控制电压后输出第一信号至所述控制模块，或，用于比较所述待比较电压和所述第一固定电压后输出第二信号至所述控制模块；所述第一固定电压大于所述待比较电压的最大值；

所述第二电压比较模块的输入端接收所述待比较电压和第二参考电压，所述第二参考电压为第二控制电压或第二固定电压；所述第二电压比较模块用于比较所述待比较电压和所述第二控制电压后输出第三信号至所述控制模块，或，用于比较所述待比较电压和所述第二固定电压后输出第四信号至所述控制模块；所述第二固定电压大于或等于接地电压，且所述第二固定电压小于所述待比较电压的最小值；

所述待比较电压为所述多阻值目标电阻输出的电压，当所述第一参考电压为第一控制电压时，所述第二参考电压为第二控制电压，当所述第一参考电压为第一固定电压时，所述第二参考电压为第二固定电压；所述控制电压模块输出的控制电压被所述第一电压比较模块分压后产生所述第一控制电压，所述控制电压模块输出的控制电压被所述第二电压比较模块分压后产生所述第二控制电压；

所述控制模块用于控制所述第一参考电压为所述第一控制电压或所述第一固定电压，控制所述第二参考电压为所述第二控制电压或所述第二固定电压；

所述控制模块用于在接收一次所述第一信号和所述第三信号时读取并存储一比特数据；

所述控制模块用于当接收到所述第二信号和所述第四信号时，使所述控制电压模块输出所述控制电压，且控制本次输出的所述控制电压与上一次输出的所述控制电压不同，以在再接收一次所述第一信号和所述第三信号时读取并存储又一比特数据，直到存储所述多比特数据中的所有数据。

2.根据权利要求1所述的电路，其特征在于，所述第一电压比较模块包括：

第一比较器，负极输入端与所述多阻值目标电阻连接，用于接收所述待比较电压，正极输入端用于接收所述第一参考电压，输出端与所述控制模块的输入端连接，用于比较所述待比较电压和所述第一控制电压后输出所述第一信号至所述控制模块，或输出所述第二信号至所述控制模块；

第一控制电压分压器，输入端与所述控制电压模块的输出端连接，输出端与所述第一比较器的正极输入端连接，所述第一控制电压分压器用于分压处理所述控制电压，得到所述第一控制电压。

3.根据权利要求2所述的电路，其特征在于，所述第二电压比较模块包括：

第二比较器，负极输入端与所述多阻值目标电阻连接，用于接收所述待比较电压，正极输入端用于接收所述第二参考电压，输出端与所述控制模块的输入端连接，用于比较所述待比较电压和所述第二控制电压后输出所述第三信号至所述控制模块，或输出所述第四信号至所述控制模块；

第二控制电压分压器，输入端与所述控制电压模块的输出端连接，输出端与所述第二比较器的正极输入端连接，用于分压处理所述控制电压，得到所述第二控制电压。

4.根据权利要求3所述的电路，其特征在于，

所述第一控制电压分压器包括电阻R1和开关S1，所述电阻R1的第一端连接所述控制电压模块的输出端，所述开关S1的第一端连接所述第一比较器的正极输入端，所述电阻R1的第二端和所述开关S1的第二端连接；

所述第二控制电压分压器包括电阻R2和开关S2，所述电阻R2的第一端连接所述控制电压模块的输出端，所述开关S2的第一端连接所述第二比较器的正极输入端，所述电阻R2的第二端和所述开关S2的第二端连接；

所述控制模块用于当接收到所述第二信号和所述第四信号时，控制所述开关S1和所述开关S2导通，并截止所述第一固定电压和所述第二固定电压的输入。

5.根据权利要求3所述的电路，其特征在于，

所述第一控制电压分压器还包括电阻R3和开关S3，所述电阻R3的第一端与所述开关S1的第一端连接，且与所述第一比较器的正极输入端连接，所述开关S3的第一端接地，所述开关S3的第二端与所述电阻R3的第二端连接；

所述第二控制电压分压器还包括电阻R4和开关S4，所述电阻R4的第一端与所述开关S2的第一端连接，且与所述第二比较器的正极输入端连接，所述开关S4的第一端接地，所述开关S4的第二端与所述电阻R4的第二端连接；

所述控制模块用于当接收到所述第二信号和所述第四信号时，控制所述开关S3和所述开关S4导通。

6.根据权利要求4所述的电路，其特征在于，还包括：

电阻R5，第一端连接所述多值存储器连接；

开关S5，第一端接地，第二端连接所述电阻R5的第二端；

所述控制模块用于当接收到所述第二信号和所述第四信号时，控制所述开关S5导通。

7.根据权利要求3所述的电路，其特征在于，还包括：

第一固定电压端，包括开关S6和第一固定电压源，所述开关S6一端连接所述第一固定电压源，另一端连接所述第一比较器的正极输入端，所述开关S6由所述控制模块控制闭合或断开；

第二固定电压端，包括开关S7和第二固定电压源，所述开关S7一端连接所述第二固定电压源，另一端连接所述第二比较器的正极输入端，所述开关S7由所述控制模块控制闭合或断开。

8.根据权利要求1-7任一项所述的电路，其特征在于，所述控制电压模块包括：

第三比较器，输出端用于输出所述控制电压，负极输入端用于获取所述控制电压；

电阻单元，包括N个电阻R6，每个电阻R6并联连接有一个开关S8，N为大于零的整数；

所述电阻单元的第一端用于连接控制电压源，所述控制电压源用于提供初始控制电压，所述初始控制电压被M个电阻R6转换为所述控制电压，M为大于零的整数，且小于或等于N，所述M个电阻R6对应的M个开关S8均断开；

所述电阻单元的第二端接地，所述电阻单元的第三端与所述第三比较器的正极输入端连接；

所述控制模块用于控制N-M个电阻R6对应的N-M个所述开关S8闭合，以控制所述控制电压的大小。

9.根据权利要求1-7任一项所述的电路，其特征在于，所述控制模块包括：

寄存器，包括多个存储位，每个存储位用于存储一比特数据；

逻辑控制器，用于控制所述第一参考电压为所述第一控制电压或所述第一固定电压，控制所述第二参考电压为所述第二控制电压或所述第二固定电压；用于在接收一次所述第一信号和所述第三信号时读取并存储一比特数据；用于当接收到所述第二信号和所述第四信号时，使所述控制电压模块输出所述控制电压，且控制本次输出的所述控制电压与上一次输出的所述控制电压不同，以在再接收一次所述第一信号和所述第三信号时读取并存储又一比特数据，直到存储所述多比特数据中的所有数据；

计数器，用于统计所述控制模块存储比特数据的次数，以及在所述多比特数据中的所有数据被存储后恢复至原始计数。

10.根据权利要求1-7任一项所述的电路，其特征在于，所述第一信号和所述第三信号同为高电平信号或低电平信号，所述第二信号和所述第四信号的电平不同。