CN114093308A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114093308A
CN114093308A CN202110895831.XA CN202110895831A CN114093308A CN 114093308 A CN114093308 A CN 114093308A CN 202110895831 A CN202110895831 A CN 202110895831A CN 114093308 A CN114093308 A CN 114093308A
Authority
CN
China
Prior art keywords
disposed
semiconductor layer
voltage line
transistor
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110895831.XA
Other languages
English (en)
Inventor
罗志洙
郭源奎
金阳完
曹永振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114093308A publication Critical patent/CN114093308A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供一种显示装置，其包括基板、设置在基板上的多个像素、沿第一方向设置在基板上的第一初始化电压线以及设置在与第一初始化电压线不同的层上的第二初始化电压线，其中第二初始化电压线可以包括沿第一方向设置的水平部分以及沿与第一方向交叉的第二方向设置的垂直部分，并且垂直部分可以被设置于在第一方向上彼此邻近的多个像素之间。

Description

显示装置
相关申请的交叉引用
本申请要求2020年8月5日向韩国知识产权局递交的韩国专利申请第10-2020-0097931号的优先权和权益，其全部内容通过引用合并于本文。
技术领域
本公开涉及一种显示装置，并且更具体地，涉及一种可以将第二初始化电压均匀地传输至每个区域的显示装置。
背景技术
显示装置是用于显示图像的装置，并且包括液晶显示器(LCD)和有机发光二极管(OLED)显示器等。显示装置被用在诸如移动电话、导航装置、数码相机、电子书、便携式游戏机以及各种终端的各种电子装置中。
显示装置可以包括在行方向和列方向上布置的多个像素。诸如晶体管和电容器的各种元件以及能够将信号供给至这些元件的各种布线可以被设置在每个像素中。
显示装置可以包括主要形成在其上端部的凹口部分。凹口部分是非发射区域，并且相机、传感器等可以被设置在凹口部分处。由于在凹口部分处没有设置像素，因此与其他区域的像素的数量相比，连接至设置在凹口部分的各侧的布线的像素的数量非常少。因此，在设置在凹口部分的各侧的布线与设置在其他区域中的布线之间出现负载差，并且因此可能出现亮度偏差。
另外，根据显示装置的区域，传输的电压的负载可能不同，这可能导致显示装置的每个区域的亮度偏差。
在该背景技术部分中公开的上述信息仅用于加强对本公开的背景的理解，并且因此其可能包含不构成在本国对于本领域普通技术人员已知的现有技术的信息。
发明内容
本公开提供一种可以均匀传输第二初始化电压的显示装置。
本公开的实施例提供一种显示装置，包括基板、设置在基板上的多个像素、沿第一方向设置在基板上的第一初始化电压线以及设置在与第一初始化电压线不同的层上的第二初始化电压线，其中第二初始化电压线可以包括沿第一方向设置的水平部分以及沿与第一方向交叉的第二方向设置的垂直部分，并且垂直部分可以被设置于在第一方向上彼此邻近的多个像素之间。
针对在第一方向上设置的每四个像素，一个垂直部分可以被设置。
针对在第一方向上设置的每两个像素，一个垂直部分可以被设置。
针对在第一方向上设置的每八个像素，一个垂直部分可以被设置。
显示装置可以进一步包括：与第二初始化电压线设置在同一层上的连接电极；以及沿第二方向设置在第二初始化电压线和连接电极上的驱动电压线，其中连接电极可以包括平行于第二方向的杆部分以及在第一方向上从杆部分延伸的延伸部分。
连接电极和驱动电压线可以在连接电极的延伸部分中彼此连接。
连接电极的延伸部分可以不被设置在第二初始化电压线的垂直部分被设置在其中的像素中。
在第一方向上邻近的像素当中，在第二初始化电压线的垂直部分未被设置在其之间的像素中，连接电极的延伸部分可以被设置在连接电极的杆部分的各侧，并且延伸部分中的每个可以连接至在第一方向上彼此邻近的两个像素中的驱动电压线。
显示装置可以进一步包括被设置在基板与第一初始化电压线之间的多晶半导体层。
多晶半导体层的一部分在与基板的表面垂直的第三方向上可以与连接电极和第二初始化电压线重叠。
显示装置可以进一步包括被设置在多晶半导体层与第二初始化电压线之间的氧化物半导体层。
氧化物半导体层可以沿第二方向设置，并且氧化物半导体层在与基板的表面垂直的第三方向上可以不与多晶半导体层重叠。
氧化物半导体层在与基板的表面垂直的第三方向上可以不与连接电极和第二初始化电压线重叠。
本公开的另一实施例提供一种显示装置，包括：基板；设置在基板上的第一半导体层；沿第一方向设置在第一半导体层上的第一初始化电压线；被设置在第一初始化电压线上并沿与第一方向交叉的第二方向设置的第二半导体层；被设置在第二半导体层上的第二初始化电压线和连接电极；以及沿第二方向设置在第二初始化电压线和连接电极上的驱动电压线，其中第二初始化电压线可以包括沿第一方向设置的水平部分以及沿第二方向设置的垂直部分。
连接电极可以包括平行于第二方向的杆部分以及在第一方向上从杆部分延伸的延伸部分，并且连接电极可以在延伸部分中连接至驱动电压线。
连接电极的杆部分可以被设置在连接电极的延伸部分与第二初始化电压线的垂直部分之间。
第一半导体层可以是多晶半导体层，第二半导体层可以是氧化物半导体层，并且第一半导体层和第二半导体层在与基板的表面垂直的第三方向上可以不重叠。
显示装置可以进一步包括沿第一方向与第一初始化电压线设置在同一层上的栅电极、第一扫描线、发光控制线和旁路控制线，其中在与基板的表面垂直的第三方向上与栅电极重叠的多晶半导体层可以形成驱动晶体管。
多晶半导体层的在与基板的表面垂直的第三方向上与第一扫描线重叠的区域可以形成第二晶体管，多晶半导体层的在与基板的表面垂直的第三方向上与发光控制线重叠的区域可以形成第五晶体管和第六晶体管，并且多晶半导体层的在与基板的表面垂直的第三方向上与旁路控制线重叠的区域可以形成第七晶体管和第八晶体管。
显示装置可以进一步包括沿第一方向设置在氧化物半导体层与第二初始化电压线之间的初始化控制线和第二扫描线，其中氧化物半导体层的在与基板的表面垂直的第三方向上与第二扫描线重叠的区域可以形成第三晶体管，并且氧化物半导体层的在与基板的表面垂直的第三方向上与初始化控制线重叠的区域可以形成第四晶体管。
根据实施例，可以提供一种可以均匀传输第二初始化电压的显示装置。
附图说明
图1是根据本公开实施例的显示装置的仅示出第二初始化电压线和像素电极的示意图。
图2示出根据实施例的显示装置的一个像素的电路图。
图3示出根据实施例的显示装置的俯视图。
图4示出沿图3的线IV-IV’截取的截面图。
图5示出沿图3的线V-V’截取的截面图。
图6、图7、图8、图9、图10、图11和图12示出根据实施例的显示装置的制造顺序的顺序俯视图。
图13示出第二初始化电压线的垂直部分未被设置在其中的区域的俯视图。
图14示出沿图13的线XIV-XIV’截取的截面图。
图15示出关于图13中所指示的区域的与图11的布局相同的布局。
图16示出关于另一实施例的与图1的区域相同的区域。
图17示出关于另一实施例的与图1的区域相同的区域。
具体实施方式
在下文中将参照附图更充分地描述本公开，在附图中示出了本公开的实施例。如本领域技术人员将认识到的，可以以各种不同的方式修改所描述的实施例，而全部不脱离本公开的精神或范围。
与描述无关的部分将被省略，以清楚地描述本公开，并且在整个说明书中，相同的附图标记指代相同的元件。
进一步，为了便于描述，在附图中，任意地示出每个元件的尺寸和厚度，并且本公开不必限于附图中所示的那些。在附图中，为了清楚起见，层、膜、面板、区、区域等的厚度被放大。为了易于描述，在附图中，一些层和区域的厚度被放大。
将理解的是，当诸如层、膜、区、区域或基板的元件被称为在另一元件“上”时，其可以直接在另一元件上，或者也可以存在居间元件。相反，当元件被称为“直接在”另一元件“上”时，不存在居间元件。此外，在说明书中，词语“上”或“上方”是指定位在对象部分上或下，并且不一定是指基于重力方向定位在对象部分的上侧。
另外，除非有明确相反的描述，否则词语“包括”和诸如“包含”或“含有”的变体将被理解为意指包括所陈述的元件，但不排除任何其他元件。
进一步，在整个说明书中，短语“在平面图中”或“在平面上”意指从顶部观察对象部分，并且短语“在截面中”或“在截面上”意指从侧面观察通过垂直切割对象部分而形成的截面。
在下文中，将参考附图详细描述根据本公开实施例的显示装置。
图1是根据本公开实施例的显示装置的仅示出第二初始化电压线128和像素电极191的示意图。参考图1，像素电极191包括第一像素电极191a、第二像素电极191b和第三像素电极191c。从第一像素电极191a可以发射红光，从第二像素电极191b可以发射绿光，并且从第三像素电极191c可以发射蓝光，但是本公开不限于此。
在图1中示出像素PX，并且如后面在图2中所描述的，一个像素PX包括连接至若干条信号线的多个晶体管T1、T2、T3、T4、T5、T6、T7和T8、存储电容器Cst以及发光二极管LED。在下文中，在本说明书中，与一个像素PX对应的区域是指由图2中的虚线包围的区域。参考图1，一个像素电极191可以连接至一个像素PX。
参考图1，第二初始化电压线128具有网格结构，该网格结构包括沿第一方向DR1设置的水平部分128a以及沿与第一方向DR1交叉的第二方向DR2设置的垂直部分128b。在这种情况下，垂直部分128b可以被设置在各个像素PX之间的区域中。图1示出其中针对在第一方向DR1上邻近的每四个像素PX设置一个垂直部分128b的配置。然而，这仅是示例，并且第二初始化电压线128的一个垂直部分128b可以针对在第一方向DR1上邻近的每两个像素PX设置，或者其可以针对在第一方向DR1上邻近的每八个像素PX设置。
如上所述，由于第二初始化电压线128被设置为包括垂直部分128b的网格形状，因此可以防止由于各个区域的第二初始化电压线128之间的负载差而导致的偏粉色显示图像。也就是说，当第二初始化电压线128仅包括水平部分128a时，施加至显示装置的凹口部分或下部区域的负载可能变化。然而，在根据本实施例的显示装置中，由于第二初始化电压线128被设置为具有包括水平部分128a和垂直部分128b的网格形状，因此可以最小化各个区域的第二初始化电压VINT2(参见图2)之间的差。
图1示出包括第二初始化电压线128的垂直部分128b的区域A以及不包括第二初始化电压线128的垂直部分128b的区域B。如后面所描述的，区域A是下面图3中所示的区域，并且区域B是下面图13中所示的区域。
在下文中，将参考附图详细描述根据本公开实施例的显示装置的具体结构。然而，这仅是示例，并且本公开的结构不限于此。
图2示出根据实施例的显示装置的一个像素的电路图。
如图2中所示，根据本实施例的显示装置的一个像素PX包括连接至若干条信号线的多个晶体管T1、T2、T3、T4、T5、T6、T7和T8、存储电容器Cst以及发光二极管LED。
多条信号线127、128、151、152、153、154、155、156、171、172和741连接至一个像素PX。多条信号线包括第一初始化电压线127、第二初始化电压线128、第一扫描线151、第二扫描线152、初始化控制线153、旁路控制线154、发光控制线155、参考电压线156、数据线171、驱动电压线172和公共电压线741。
第一扫描线151连接至栅驱动部分(未示出)，以将第一扫描信号GW传输至第二晶体管T2。第二扫描线152可以以与第一扫描线151的信号的时序相同的时序，被施加具有与施加至第一扫描线151的电压的极性相反的极性的电压。例如，当高电压被施加至第一扫描线151时，低电压可以被施加至第二扫描线152。第二扫描线152将第二扫描信号GC传输至第三晶体管T3。
初始化控制线153将初始化控制信号GI传输至第四晶体管T4。旁路控制线154将旁路信号GB传输至第七晶体管T7和第八晶体管T8。旁路控制线154可以由第一扫描线151形成。发光控制线155将发光控制信号EM传输至第五晶体管T5和第六晶体管T6。
数据线171传输由数据驱动部分(未示出)产生的数据电压DATA，并且发光二极管LED发光的亮度根据施加至像素PX的数据电压DATA而改变。
驱动电压线172施加驱动电压ELVDD，并且参考电压线156施加参考电压VEH。第一初始化电压线127传输第一初始化电压VINT1，并且第二初始化电压线128传输第二初始化电压VINT2。第一初始化电压VINT1和第二初始化电压VINT2可以彼此不同。公共电压线741将公共电压ELVSS施加至发光二极管LED的阴极电极。在本实施例中，施加至驱动电压线172、参考电压线156、第一初始化电压线127和第二初始化电压线128以及公共电压线741的电压可以分别是恒定电压。
在下文中，将详细描述多个晶体管的结构和连接关系。
驱动晶体管T1可以具有p型晶体管的特性，并且可以包括多晶半导体。驱动晶体管T1可以根据第二晶体管T2的开关操作接收数据电压DATA，以将驱动电流供给至发光二极管LED的阳极电极。由于发光二极管LED的亮度根据输出至发光二极管LED的阳极电极的驱动电流的量被调节，因此发光二极管LED的亮度可以根据施加至像素PX的数据电压DATA被调节。为此，驱动晶体管T1的第一电极被设置为接收驱动电压ELVDD，并且经由第五晶体管T5连接至驱动电压线172。另外，驱动晶体管T1的第一电极还连接至第二晶体管T2的第二电极，以接收数据电压DATA。同时，驱动晶体管T1的第二电极被设置为向发光二极管LED输出电流，并且经由第六晶体管T6连接至发光二极管LED的阳极电极。另外，驱动晶体管T1的第二电极将施加至第一电极的数据电压DATA传输至第三晶体管T3。同时，驱动晶体管T1的栅电极连接至存储电容器Cst的一个电极(在下文中也称为第二存储电极)。因此，驱动晶体管T1的栅电极的电压根据存储在存储电容器Cst中的电压而改变，使得从驱动晶体管T1输出的驱动电流改变。另外，存储电容器Cst还用于在一个帧期间将驱动晶体管T1的栅电极的电压维持恒定。
第二晶体管T2可以具有p型晶体管的特性，并且可以包括多晶半导体。第二晶体管T2将数据电压DATA接收至像素PX中。第二晶体管T2的栅电极连接至第一扫描线151。第二晶体管T2的第一电极连接至数据线171。第二晶体管T2的第二电极连接至驱动晶体管T1的第一电极。当第二晶体管T2由通过第一扫描线151传输的第一扫描信号GW的低电压导通时，通过数据线171传输的数据电压DATA被传输至驱动晶体管T1的第一电极。
第三晶体管T3可以具有n型晶体管的特性，并且可以包括氧化物半导体。第三晶体管T3将驱动晶体管T1的第二电极和驱动晶体管T1的栅电极电连接。因此，第三晶体管T3是允许由于数据电压DATA经过驱动晶体管T1而改变后的补偿电压被传输至存储电容器Cst的第二存储电极的晶体管。第三晶体管T3的栅电极连接至第二扫描线152，并且第三晶体管T3的第一电极连接至驱动晶体管T1的第二电极。第三晶体管T3的第二电极连接至存储电容器Cst的第二存储电极和驱动晶体管T1的栅电极。第三晶体管T3由通过第二扫描线152传输的第二扫描信号GC的高电压导通，以将驱动晶体管T1的栅电极和驱动晶体管T1的第二电极连接，并且第三晶体管T3将施加至驱动晶体管T1的栅电极的电压传输至存储电容器Cst的第二存储电极以存储在存储电容器Cst中。
第四晶体管T4可以具有n型晶体管的特性，并且可以包括氧化物半导体。第四晶体管T4初始化驱动晶体管T1的栅电极和存储电容器Cst的第二存储电极。第四晶体管T4的栅电极连接至初始化控制线153，并且第四晶体管T4的第一电极连接至第一初始化电压线127。第四晶体管T4的第二电极经由第三晶体管T3的第二电极连接至存储电容器Cst的第二存储电极和驱动晶体管T1的栅电极。第四晶体管T4由通过初始化控制线153传输的初始化控制信号GI的高电压导通，并且同时，第四晶体管T4将第一初始化电压VINT1传输至驱动晶体管T1的栅电极和存储电容器Cst的第二存储电极。因此，驱动晶体管T1的栅电极的电压和存储电容器Cst被初始化。
第五晶体管T5可以具有p型晶体管的特性，并且可以包括多晶半导体。第五晶体管T5将驱动电压ELVDD传输至驱动晶体管T1。第五晶体管T5的栅电极连接至发光控制线155，第五晶体管T5的第一电极连接至驱动电压线172，并且第五晶体管T5的第二电极连接至驱动晶体管T1的第一电极。
第六晶体管T6可以具有p型晶体管的特性，并且可以包括多晶半导体。第六晶体管T6将从驱动晶体管T1输出的驱动电流传输至发光二极管LED。第六晶体管T6的栅电极连接至发光控制线155，第六晶体管T6的第一电极连接至驱动晶体管T1的第二电极，并且第六晶体管T6的第二电极连接至发光二极管LED的阳极电极。
第七晶体管T7可以具有p型晶体管的特性，并且可以包括多晶半导体。第七晶体管T7初始化发光二极管LED的阳极电极。第七晶体管T7的栅电极连接至旁路控制线154，第七晶体管T7的第一电极连接至发光二极管LED的阳极电极，并且第七晶体管T7的第二电极连接至第二初始化电压线128。当第七晶体管T7由旁路信号GB的低电压导通时，第二初始化电压VINT2被施加至发光二极管LED的阳极电极以进行初始化。
第八晶体管T8可以具有p型晶体管的特性，并且可以包括多晶半导体。第八晶体管T8的栅电极连接至旁路控制线154，第八晶体管T8的第一电极连接至参考电压线156，并且第八晶体管T8的第二电极连接至驱动晶体管T1的第一电极。当第八晶体管T8由旁路信号GB的低电压导通时，参考电压VEH被施加至驱动晶体管T1的第一电极。
参考图2，第四晶体管T4和第七晶体管T7不连接至同一条初始化电压线，而是连接至不同的初始化电压线。也就是说，第四晶体管T4可以连接至第一初始化电压线127以接收第一初始化电压VINT1，并且第七晶体管T7可以连接至第二初始化电压线128以接收第二初始化电压VINT2。当第四晶体管T4和第七晶体管T7连接至同一条初始化电压线时，相同的初始化电压必须被施加至第四晶体管T4和第七晶体管T7。
在一些情况下，可以通过改变频率来驱动显示装置。例如，频率可以从120Hz改变至60Hz，从120Hz改变至30Hz，或者从120Hz改变至1Hz等。这样，当显示装置通过改变频率被驱动时，可变刷新率(VRR)的特性可能会出现偏差。特别地，在显示低灰度的区域中出现更大的偏差。然而，在本实施例中，不同的初始化电压可以被施加至第四晶体管T4和第七晶体管T7。因此，通过允许施加至第四晶体管T4的第一初始化电压VINT1不同于施加至第七晶体管T7的第二初始化电压VINT2，可以减小低灰度下可变刷新率的特性的偏差。
在上面，已经描述一个像素PX包括八个晶体管T1、T2、T3、T4、T5、T6、T7和T8以及一个存储电容器Cst，但本公开不限于此，并且晶体管的数量、电容器的数量以及它们的连接关系可以进行各种改变。
在本实施例中，驱动晶体管T1可以包括多晶半导体。另外，第三晶体管T3和第四晶体管T4可以包括氧化物半导体。第二晶体管T2、第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8可以包括多晶半导体。然而，本公开不限于此，并且第二晶体管T2、第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8中的至少一个可以包括氧化物半导体。在本实施例中，通过允许第三晶体管T3和第四晶体管T4包括与驱动晶体管T1的半导体材料不同的半导体材料，它们可以更稳定地被驱动，并且因此可以提高可靠性。
在下文中，将参考图3、图4、图5、图6、图7、图8、图9、图10、图11和图12进一步描述根据实施例的显示装置的平面结构和截面结构。
图3示出根据实施例的显示装置的俯视图，图4示出沿图3的线IV-IV’截取的截面图，图5示出沿图3的线V-V’截取的截面图，并且图6、图7、图8、图9、图10、图11和图12示出根据实施例的显示装置的制造顺序的顺序俯视图。图6、图7、图8、图9、图10、图11和图12示出两个邻近的像素，并且这两个像素可以具有对称的形状。在下文中，将主要描述设置在左侧的像素。
如图3、图4、图5、图6、图7、图8、图9、图10、图11和图12中所示，多晶半导体层ACT1可以被设置在基板110上。多晶半导体层ACT1可以包括多晶半导体材料。
图6示出多晶半导体层ACT1。多晶半导体层ACT1可以包括驱动晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8中的每个的沟道、第一电极和第二电极。在图3、图4、图5、图6、图7、图8、图9、图10、图11和图12中，每个晶体管被指示，并且每个晶体管的沟道可以被设置在该晶体管的中心区域，同时每个晶体管的第一电极和第二电极可以被设置在沟道的两侧。
驱动晶体管T1的沟道在平面图中可以具有弯曲形状。然而，驱动晶体管T1的沟道的形状不限于此，并且可以进行各种改变。例如，驱动晶体管T1的沟道可以弯曲成不同形状，或者可以形成为棒形状。
参考图4和图5，缓冲层111可以被设置在基板110与多晶半导体层ACT1之间。缓冲层111可以具有单层或多层的结构。缓冲层111可以包括有机绝缘材料或无机绝缘材料。缓冲层111可以包括氮化硅或氧化硅。在一些实施例中，可以省略缓冲层111。
参考图4和图5，第一栅绝缘膜141可以被设置在多晶半导体层ACT1上。第一栅绝缘膜141可以包括氮化硅或氧化硅等。
第一栅导电层GE1可以被设置在第一栅绝缘膜141上。图7一起示出多晶半导体层ACT1和第一栅导电层GE1。第一栅导电层GE1可以包括驱动晶体管T1的栅电极1151、第一初始化电压线127、第一扫描线151、发光控制线155和旁路控制线154。
第一初始化电压线127、第一扫描线151、发光控制线155和旁路控制线154可以沿第一方向DR1设置。
第一扫描线151的一部分可以是第二晶体管T2的栅电极。第五晶体管T5的栅电极和第六晶体管T6的栅电极可以是发光控制线155的一部分。第七晶体管T7的栅电极和第八晶体管T8的栅电极可以是旁路控制线154的一部分。
在形成包括驱动晶体管T1的栅电极1151的第一栅导电层GE1之后，可以执行掺杂工艺。被第一栅导电层GE1覆盖的多晶半导体层ACT1未被掺杂，并且多晶半导体层ACT1的未被第一栅导电层GE1覆盖的部分可以被掺杂，以具有与导体的特性相同的特性。在这种情况下，可以使用p型掺杂剂执行掺杂工艺，并且包括多晶半导体层ACT1的驱动晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6、第七晶体管T7和第八晶体管T8可以具有p型晶体管的特性。
同时参考图5，不与栅电极1151重叠的通过掺杂的多晶半导体层ACT1可以具有导电性，并且在垂直于基板110的第三方向DR3上与栅电极1151重叠的区域可以是驱动晶体管T1的沟道。
可替代地，可以执行等离子体工艺来代替掺杂工艺。可以通过等离子体工艺使多晶半导体层ACT1导电。
同时参考图4、图5和图7，第二栅绝缘膜142可以被设置在包括栅电极1151并位于第一栅绝缘膜141上的第一栅导电层GE1上。第二栅绝缘膜142可以包括氮化硅或氧化硅等。
第二栅导电层GE2可以被设置在第二栅绝缘膜142上。
图8一起示出多晶半导体层ACT1、第一栅导电层GE1和第二栅导电层GE2。
第二栅导电层GE2可以包括存储电容器Cst的第一存储电极1153、第一重叠布线1154和第二重叠布线1155。
第一重叠布线1154和第二重叠布线1155可以沿第一方向DR1设置。参考图3，第一重叠布线1154在与基板110的表面垂直的第三方向DR3上与第二扫描线152重叠，并且第二重叠布线1155在与基板110的该表面垂直的第三方向DR3上与初始化控制线153重叠。
第一存储电极1153与驱动晶体管T1的栅电极1151重叠，以形成存储电容器Cst。开口1152可以被形成在存储电容器Cst的第一存储电极1153中。存储电容器Cst的第一存储电极1153的开口1152可以与驱动晶体管T1的栅电极1151重叠。第一存储电极1153可以沿第一方向DR1彼此连接。
同时参考图4、图5和图8，第一层间绝缘膜161可以被设置在包括第一存储电极1153的第二栅导电层GE2上。第一层间绝缘膜161可以包括氮化硅或氧化硅等。
氧化物半导体层ACT2可以被设置在第一层间绝缘膜161上。氧化物半导体层ACT2可以包括诸如铟(In)氧化物、锡(Sn)氧化物或锌(Zn)氧化物的一元金属氧化物、诸如In-Zn类氧化物、Sn-Zn类氧化物、Al-Zn类氧化物、Zn-Mg类氧化物、Sn-Mg类氧化物、In-Mg类氧化物或In-Ga类氧化物的二元金属氧化物、诸如In-Ga-Zn类氧化物、In-Al-Zn类氧化物、In-Sn-Zn类氧化物、Sn-Ga-Zn类氧化物、Al-Ga-Zn类氧化物、Sn-Al-Zn类氧化物、In-Hf-Zn类氧化物、In-La-Zn类氧化物、In-Ce-Zn类氧化物、In-Pr-Zn类氧化物、In-Nd-Zn类氧化物、In-Sm-Zn类氧化物、In-Eu-Zn类氧化物、In-Gd-Zn类氧化物、In-Tb-Zn类氧化物、In-Dy-Zn类氧化物、In-Ho-Zn类氧化物、In-Er-Zn类氧化物、In-Tm-Zn类氧化物、In-Yb-Zn类氧化物或In-Lu-Zn类氧化物的三元金属氧化物以及诸如In-Sn-Ga-Zn类氧化物、In-Hf-Ga-Zn类氧化物、In-Al-Ga-Zn类氧化物、In-Sn-Al-Zn类氧化物、In-Sn-Hf-Zn类氧化物或In-Hf-Al-Zn类氧化物的四元金属氧化物中的至少一种。例如，氧化物半导体层ACT2可以包括In-Ga-Zn类氧化物当中的铟-镓-锌氧化物(IGZO)。
图9一起示出多晶半导体层ACT1、第一栅导电层GE1、第二栅导电层GE2和氧化物半导体层ACT2。
氧化物半导体层ACT2可以包括第三晶体管T3的沟道、第一电极和第二电极以及第四晶体管T4的沟道、第一电极和第二电极。氧化物半导体层ACT2在与基板110的表面垂直的第三方向DR3上可以不与多晶半导体层ACT1重叠。
参考图4和图5，第三栅绝缘膜143可以被设置在氧化物半导体层ACT2上。第三栅绝缘膜143可以包括氮化硅或氧化硅等。
第三栅导电层GE3可以被设置在第三栅绝缘膜143上。
图10一起示出多晶半导体层ACT1、第一栅导电层GE1、第二栅导电层GE2、氧化物半导体层ACT2和第三栅导电层GE3。
第三栅导电层GE3可以包括初始化控制线153、第二扫描线152和参考电压线156。初始化控制线153、第二扫描线152和参考电压线156可以沿第一方向DR1设置。同时参考图5，初始化控制线153的一部分可以是第四晶体管T4的栅电极。第二扫描线152的一部分可以是第三晶体管T3的栅电极。参考电压线156可以连接至第八晶体管T8的第一电极。
在形成第三栅导电层GE3之后，可以执行掺杂工艺。氧化物半导体层ACT2的被第三栅导电层GE3覆盖的部分可以不被掺杂，并且氧化物半导体层ACT2的未被第三栅导电层GE3覆盖的部分可以被掺杂，以具有与导体的特性相同的特性。同时参考图5，第三晶体管T3的沟道可以被设置在其栅电极下方，以在垂直于基板110的第三方向DR3上与作为栅电极的第二扫描线152重叠，并且第三晶体管T3的第一电极和第二电极可以不与其栅电极重叠。
同时参考图5，第四晶体管T4的沟道可以被设置在其栅电极下方，以在垂直于基板110的第三方向DR3上与作为栅电极的初始化控制线153重叠。第四晶体管T4的第一电极和第二电极可以不与其栅电极重叠。氧化物半导体层ACT2的掺杂工艺可以使用n型掺杂剂执行，并且包括氧化物半导体层ACT2的第三晶体管T3和第四晶体管T4可以具有n型晶体管的特性。
同时参考图4、图5和图10，第二层间绝缘膜162可以被设置在第三栅导电层GE3上。
第一数据导电层DE1可以被设置在第二层间绝缘膜162上。图11一起示出多晶半导体层ACT1、第一栅导电层GE1、第二栅导电层GE2、氧化物半导体层ACT2、第三栅导电层GE3和第一数据导电层DE1。
第一数据导电层DE1可以包括第二初始化电压线128、第一连接电极CE1、第二连接电极CE2、第三连接电极CE3、第四连接电极CE4、第五连接电极CE5、第六连接电极CE6、第七连接电极CE7和第八连接电极CE8。
第二初始化电压线128包括沿第一方向DR1设置的水平部分128a以及沿第二方向DR2设置的垂直部分128b。
第二初始化电压线128可以通过初始化电压开口OP_128连接至多晶半导体层ACT1。初始化电压通过该开口被传输至多晶半导体层ACT1。
第二初始化电压线128的水平部分128a可以在垂直于基板110的第三方向DR3上与参考电压线156和第一初始化电压线127交替重叠。第二初始化电压线128的垂直部分128b后面将描述，不过可以沿第二方向DR2设置在第八连接电极CE8未被设置在其中的区域中。氧化物半导体层ACT2在与基板110的表面垂直的第三方向DR3上可以不与第八连接电极CE8和第二初始化电压线128重叠。
同时参考图5，第一连接电极CE1可以通过第1-1开口OP1_1连接至驱动晶体管T1的栅电极1151，并且可以通过第1-2开口OP1_2连接至氧化物半导体层ACT2。
第二连接电极CE2可以通过第2-1开口OP2_1连接至多晶半导体层ACT1。
仍同时参考图5，第三连接电极CE3可以通过第3-1开口OP3_1连接至多晶半导体层ACT1，并且可以通过第3-2开口OP3_2连接至氧化物半导体层ACT2。
仍同时参考图5，第四连接电极CE4可以通过第4-1开口OP4_1连接至第一初始化电压线127，并且第四连接电极CE4可以通过第4-2开口OP4_2连接至氧化物半导体层ACT2。
第五连接电极CE5通过第5-1开口OP5_1和第5-2开口OP5_2连接至多晶半导体层ACT1。
第六连接电极CE6可以通过第6-1开口OP6_1连接至多晶半导体层ACT1。
第七连接电极CE7可以通过第7-1开口OP7_1连接至多晶半导体层ACT1，并且可以通过第7-2开口OP7_2连接至参考电压线156。
第八连接电极CE8可以通过第8-1开口OP8_1连接至多晶半导体层ACT1。另外，第八连接电极CE8可以通过第8-2开口OP8_2连接至第一存储电极1153。尽管后面将描述，不过同时参考图3和图4，第八连接电极CE8可以通过驱动开口OP_172从驱动电压线172接收ELVDD电压。第八连接电极CE8可以将在第二方向DR2上传输的ELVDD电压传输至第一方向DR1。参考图3，第八连接电极CE8可以仅连接至两个邻近像素中的一个中的驱动电压线172，并且可以不连接至另一像素中的驱动电压线172。也就是说，如图3和图10中所示，第八连接电极CE8可以仅连接至基于第八连接电极CE8的中心的一侧的驱动电压线172。
在这种情况下，在驱动电压线172和第八连接电极CE8未连接至的像素中，第二初始化电压线128的垂直部分128b可以在第二方向DR2上被设置。
参考图11，第八连接电极CE8包括沿第二方向DR2设置的杆部分CE8_L以及在第一方向DR1上从杆部分CE8_L延伸的延伸部分CE8_W。在杆部分CE8_L中，第八连接电极CE8可以通过第8-1开口OP8_1连接至多晶半导体层ACT1，并且可以通过第8-2开口OP8_2连接至第一存储电极1153。
尽管后面在图12中将描述，不过第八连接电极CE8的延伸部分CE8_W可以通过驱动开口OP_172连接至驱动电压线172，以接收ELVDD电压。
参考图11，第八连接电极CE8的延伸部分CE8_W仅被设置在基于杆部分CE8_L的一侧。第二初始化电压线128的垂直部分128b可以被设置在第八连接电极CE8的延伸部分CE8_W未被设置在其中的区域中。
现在，同时参考图4、图5和图11，第三层间绝缘膜180可以被设置在第一数据导电层DE1上。
第二数据导电层DE2可以被设置在第三层间绝缘膜180上。图12一起示出多晶半导体层ACT1、第一栅导电层GE1、第二栅导电层GE2、氧化物半导体层ACT2、第三栅导电层GE3以及第一数据导电层DE1和第二数据导电层DE2。
第二数据导电层DE2可以包括数据线171、驱动电压线172和连接图案177。数据线171和驱动电压线172可以沿第二方向DR2设置。
数据线171可以通过数据开口OP_171连接至第二连接电极CE2。由于第二连接电极CE2通过第2-1开口OP2_1连接至多晶半导体层ACT1，因此数据线171的数据电压被传输至多晶半导体层ACT1。具体地，数据线171可以连接至第二晶体管T2的第一电极。
驱动电压线172可以沿第二方向DR2设置，并且可以在驱动开口OP_172中连接至第八连接电极CE8。具体地，驱动电压线172可以连接至第八连接电极CE8的延伸部分CE8_W。
同时参考图4、图5和图12，由于驱动电压线172在驱动开口OP_172中连接至第八连接电极CE8并且第八连接电极CE8通过第8-2开口OP8_2连接至第一存储电极1153，因此驱动电压线172连接至第一存储电极1153。
连接图案177可以通过第一连接开口OP_177_1连接至第六连接电极CE6，并且可以通过第二连接开口OP_177_2连接至阳极电极(未示出)。
虽然未示出，但是钝化膜可以被设置在包括数据线171和驱动电压线172的第二数据导电层DE2上，并且阳极电极可以被设置在钝化膜上。阳极电极可以连接至第六晶体管T6，并且可以接收驱动晶体管T1的输出电流。分隔壁可以被设置在阳极电极上。开口被形成在分隔壁中，并且分隔壁中的开口可以与阳极电极重叠。发光元件层可以被设置在分隔壁的开口中。阴极电极可以被设置在发光元件层和分隔壁上。阳极电极、发光元件层和阴极电极可以形成发光二极管LED。
如上所述，在根据本实施例的显示装置中，由于第二初始化电压线128被设置为包括水平部分128a和垂直部分128b的网格形状，因此可以解决第二初始化电压VINT2的负载针对每个区域而变化的问题。
参考图1，第二初始化电压线128的垂直部分128b仅被设置在若干个邻近像素中的一些像素中。图1示出其中每四个像素PX设置第二初始化电压线128的一个垂直部分128b的配置。
图3、图4、图5、图6、图7、图8、图9、图10、图11和图12示出第二初始化电压线128的垂直部分128b被设置在其中的区域的布局图。也就是说，图3示出由图1中的“A”指示的区域。图13示出第二初始化电压线128的垂直部分128b未被设置在其中的区域，也就是说，图13示出由图1中的“B”指示的区域。图14示出沿图13的线XIV-XIV’截取的截面图。
比较图3和图13，在图13中所示的区域的情况下，第八连接电极CE8包括杆部分CE8_L以及在杆部分CE8_L的每一侧的延伸部分CE8_W，并且第八连接电极CE8通过延伸部分CE8_W、通过设置在各侧的两个驱动开口OP_172连接至驱动电压线172。另外，除了第二初始化电压线128的垂直部分128b未被设置之外，图13与图3中的相同。将省略相同构成元件的详细描述。
图3的第八连接电极CE8包括仅在基于杆部分CE8_L的一侧的延伸部分CE8_W，并且仅连接至两个相邻像素中的一个中的驱动电压线172，而在图13的情况下，第八连接电极CE8包括在杆部分CE8_L的各侧的延伸部分CE8_W，并且连接至两个邻近像素中的两者中的驱动电压线172。
图15示出关于图13中所指示的区域的与图11的布局相同的布局。比较图11和图15，在图15中，第八连接电极CE8包括沿第二方向DR2设置的杆部分CE8_L以及在第一方向DR1上从杆部分CE8_L的每一侧延伸的延伸部分CE8_W。
也就是说，在图11中，在第八连接电极CE8中，延伸部分CE8_W仅被设置在杆部分CE8_L的一侧，并且第二初始化电压线128的垂直部分128b被设置在未设置延伸部分CE8_W的一侧。然而，在图15的情况下，延伸部分CE8_W被设置在第八连接电极CE8的杆部分CE8_L的每一侧。一个延伸部分CE8_W可以连接至驱动电压线172，并且另一延伸部分CE8_W可以连接至另一驱动电压线172。
图16示出关于另一实施例的与图1的区域相同的区域。参考图16，除了在第一方向DR1上每八个邻近像素PX设置第二初始化电压线128的一个垂直部分128b之外，根据图16的实施例的显示装置与图1的实施例的显示装置相同。将省略相同构成元件的详细描述。
如图16中所示，即使每八个相邻像素设置第二初始化电压线128的一个垂直部分128b，也可以获得与图1的效果相同的效果。
图17示出关于另一实施例的与图1的区域相同的区域。参考图17，除了在第一方向DR1上每两个邻近像素PX设置第二初始化电压线128的一个垂直部分128b之外，根据图17的实施例的显示装置与图1的实施例的显示装置相同。将省略相同构成元件的详细描述。
如图17中所示，即使每两个相邻像素存在第二初始化电压线128的一个垂直部分128b，也可以获得与图1的效果相同的效果。
图1示出其中每四个邻近像素设置第二初始化电压线128的一个垂直部分128b的配置，图16示出其中每八个邻近像素设置第二初始化电压线128的一个垂直部分128b的配置，并且图17示出其中每两个邻近像素设置第二初始化电压线128的一个垂直部分128b的配置，但本公开不限于此。
也就是说，在本实施例中，每n个邻近像素可以设置第二初始化电压线128的一个垂直部分128b。在这种情况下，n可以是1至50。
如上所述，在根据实施例的显示装置的一些像素中，减小了用于在第一方向DR1上传输驱动电压ELVDD的第八连接电极CE8的面积，并且第二初始化电压线128的垂直部分128b在对应的区域中被设置在第二方向DR2上，因此第二初始化电压线128被形成为网格形状。因此，针对显示装置的每个区域，相同的第二初始化电压VINT2被均匀地传输，从而防止由于各个区域的第二初始化电压VINT2之间的负载差而导致的偏粉色显示图像。
尽管已经结合当前被认为是可实践的实施例来描述了本公开，但是应当理解，本公开不限于所公开的实施例，而是相反，本公开旨在覆盖所附权利要求的精神和范围内所包括的各种修改和等效布置。

Claims (20)

1.一种显示装置，包括：
基板；
多个像素，设置在所述基板上；
第一初始化电压线，沿第一方向设置在所述基板上；以及
第二初始化电压线，被设置在与所述第一初始化电压线不同的层上，
其中所述第二初始化电压线包括沿所述第一方向设置的水平部分以及沿与所述第一方向交叉的第二方向设置的垂直部分，并且
所述第二初始化电压线的所述垂直部分被设置于在所述第一方向上彼此邻近的像素之间。
2.根据权利要求1所述的显示装置，其中
针对在所述第一方向上设置的每四个像素，一个所述垂直部分被设置。
3.根据权利要求1所述的显示装置，其中
针对在所述第一方向上设置的每两个像素，一个所述垂直部分被设置。
4.根据权利要求1所述的显示装置，其中
针对在所述第一方向上设置的每八个像素，一个所述垂直部分被设置。
5.根据权利要求1至4中任一项所述的显示装置，进一步包括：
连接电极，与所述第二初始化电压线设置在同一层上；以及
驱动电压线，沿所述第二方向设置在所述第二初始化电压线和所述连接电极上，
其中所述连接电极包括平行于所述第二方向的杆部分以及在所述第一方向上从所述杆部分延伸的延伸部分。
6.根据权利要求5所述的显示装置，其中
所述连接电极在所述连接电极的所述延伸部分中连接至所述驱动电压线。
7.根据权利要求5所述的显示装置，其中
所述连接电极的所述延伸部分不被设置在所述第二初始化电压线的所述垂直部分被设置在其中的像素中。
8.根据权利要求5所述的显示装置，其中
在所述第一方向上彼此邻近设置的像素当中，在所述第二初始化电压线的所述垂直部分未被设置在其之间的像素中，
所述连接电极的延伸部分被设置在所述连接电极的所述杆部分的每一侧，并且
所述延伸部分中的每个连接至在所述第一方向上彼此邻近的两个像素中的所述驱动电压线。
9.根据权利要求5所述的显示装置，进一步包括：
被设置在所述基板与所述第一初始化电压线之间的多晶半导体层。
10.根据权利要求9所述的显示装置，其中
所述多晶半导体层的一部分在与所述基板的表面垂直的第三方向上与所述连接电极和所述第二初始化电压线重叠。
11.根据权利要求9所述的显示装置，进一步包括：
氧化物半导体层，被设置在所述多晶半导体层与所述第二初始化电压线之间。
12.根据权利要求11所述的显示装置，其中
所述氧化物半导体层沿所述第二方向设置，并且
所述氧化物半导体层在与所述基板的表面垂直的第三方向上不与所述多晶半导体层重叠。
13.根据权利要求11所述的显示装置，其中
所述氧化物半导体层在与所述基板的表面垂直的第三方向上不与所述连接电极和所述第二初始化电压线重叠。
14.一种显示装置，包括：
基板；
第一半导体层，被设置在所述基板上；
第一初始化电压线，沿第一方向设置在所述第一半导体层上；
第二半导体层，被设置在所述第一初始化电压线上并沿与所述第一方向交叉的第二方向设置；
第二初始化电压线和连接电极，被设置在所述第二半导体层上；以及
驱动电压线，沿所述第二方向设置在所述第二初始化电压线和所述连接电极上，
其中所述第二初始化电压线包括沿所述第一方向设置的水平部分以及沿所述第二方向设置的垂直部分。
15.根据权利要求14所述的显示装置，其中
所述连接电极包括平行于所述第二方向的杆部分以及在所述第一方向上从所述杆部分延伸的延伸部分，并且
所述连接电极在所述延伸部分中连接至所述驱动电压线。
16.根据权利要求15所述的显示装置，其中
所述连接电极的所述杆部分被设置在所述连接电极的所述延伸部分与所述第二初始化电压线的所述垂直部分之间。
17.根据权利要求14至16中任一项所述的显示装置，其中
所述第一半导体层是多晶半导体层，所述第二半导体层是氧化物半导体层，并且
所述第一半导体层和所述第二半导体层在与所述基板的表面垂直的第三方向上彼此不重叠。
18.根据权利要求17所述的显示装置，进一步包括：
沿所述第一方向与所述第一初始化电压线设置在同一层上的栅电极、第一扫描线、发光控制线和旁路控制线，
其中在与所述基板的所述表面垂直的所述第三方向上与所述栅电极重叠的所述多晶半导体层形成驱动晶体管。
19.根据权利要求18所述的显示装置，其中
所述多晶半导体层的在与所述基板的所述表面垂直的所述第三方向上与所述第一扫描线重叠的区域形成第二晶体管，
所述多晶半导体层的在与所述基板的所述表面垂直的所述第三方向上与所述发光控制线重叠的区域形成第五晶体管和第六晶体管，并且
所述多晶半导体层的在与所述基板的所述表面垂直的所述第三方向上与所述旁路控制线重叠的区域形成第七晶体管和第八晶体管。
20.根据权利要求17所述的显示装置，进一步包括：
初始化控制线和第二扫描线，沿所述第一方向设置在所述氧化物半导体层与所述第二初始化电压线之间，
其中所述氧化物半导体层的在与所述基板的所述表面垂直的所述第三方向上与所述第二扫描线重叠的区域形成第三晶体管，并且
所述氧化物半导体层的在与所述基板的所述表面垂直的所述第三方向上与所述初始化控制线重叠的区域形成第四晶体管。
CN202110895831.XA 2020-08-05 2021-08-05 显示装置 Pending CN114093308A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200097931A KR20220018117A (ko) 2020-08-05 2020-08-05 표시 장치
KR10-2020-0097931 2020-08-05

Publications (1)

Publication Number Publication Date
CN114093308A true CN114093308A (zh) 2022-02-25

Family

ID=80113984

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110895831.XA Pending CN114093308A (zh) 2020-08-05 2021-08-05 显示装置

Country Status (3)

Country Link
US (1) US12058904B2 (zh)
KR (1) KR20220018117A (zh)
CN (1) CN114093308A (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4169992B2 (ja) * 2002-02-27 2008-10-22 シャープ株式会社 液晶表示装置及びその駆動方法
KR101833498B1 (ko) * 2010-10-29 2018-03-02 삼성디스플레이 주식회사 액정 표시 장치
KR101804316B1 (ko) * 2011-04-13 2017-12-05 삼성디스플레이 주식회사 액정 표시 장치
GB2510480B (en) * 2012-12-21 2016-02-03 Lg Display Co Ltd Display device
KR102327085B1 (ko) * 2014-10-20 2021-11-17 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20170028464A (ko) 2015-09-03 2017-03-14 삼성디스플레이 주식회사 표시 장치
KR102443832B1 (ko) * 2015-12-31 2022-09-19 엘지디스플레이 주식회사 유기발광표시패널 및 이를 포함하는 유기발광표시장치
KR20200002050A (ko) * 2018-06-28 2020-01-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102566278B1 (ko) 2018-08-23 2023-08-16 삼성디스플레이 주식회사 화소 회로
KR102676642B1 (ko) 2018-09-28 2024-06-21 삼성디스플레이 주식회사 표시 장치
KR20210013460A (ko) * 2019-07-25 2021-02-04 삼성디스플레이 주식회사 디스플레이 장치
KR102694077B1 (ko) 2019-10-24 2024-08-12 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
US12058904B2 (en) 2024-08-06
KR20220018117A (ko) 2022-02-15
US20220045158A1 (en) 2022-02-10

Similar Documents

Publication Publication Date Title
CN112967682B (zh) 一种显示面板及显示装置
US20230371323A1 (en) Display device having an emission layer
US20240079419A1 (en) Display device having power line electrically connected to electrode layers located above and below transistor
US11961471B2 (en) Display substrate and display device
KR102699490B1 (ko) 유기 발광 표시 장치
US11790847B2 (en) Display substrate and display device
CN111554704A (zh) 有机发光二极管显示器
CN110010058A (zh) 阵列基板及显示面板
US11600689B2 (en) Display substrate having a varying width power supply wire, display panel and display device having the same
CN113096588B (zh) 辅助像素电路、显示面板和显示装置
KR100589375B1 (ko) 커패시터 및 이를 이용하는 발광 표시 장치
KR20210112431A (ko) 표시 장치
US20210151470A1 (en) Display device
CN115605939A (zh) 显示基板以及显示面板
US20230247876A1 (en) Display device
US11908874B2 (en) Organic light emissive display having an insulating layer contacting a semiconductor layer through a contact hole
CN114093308A (zh) 显示装置
CN115623881A (zh) 显示基板以及显示面板
CN115485756A (zh) 显示基板及显示装置
CN115835730B (zh) 显示基板以及显示装置
US12022706B2 (en) Display device
WO2023230919A1 (zh) 显示基板以及显示装置
WO2023230915A1 (zh) 显示基板以及显示装置
CN117813644A (zh) 显示面板及显示装置
CN118488751A (zh) 显示基板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination