CN114090480B - 主控内嵌式指令和数据记录装置 - Google Patents

主控内嵌式指令和数据记录装置 Download PDF

Info

Publication number
CN114090480B
CN114090480B CN202210046129.0A CN202210046129A CN114090480B CN 114090480 B CN114090480 B CN 114090480B CN 202210046129 A CN202210046129 A CN 202210046129A CN 114090480 B CN114090480 B CN 114090480B
Authority
CN
China
Prior art keywords
data
channel
memory
instruction
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210046129.0A
Other languages
English (en)
Other versions
CN114090480A (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yingren Technology Nanjing Co ltd
Original Assignee
Yingren Technology Nanjing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yingren Technology Nanjing Co ltd filed Critical Yingren Technology Nanjing Co ltd
Priority to CN202210046129.0A priority Critical patent/CN114090480B/zh
Publication of CN114090480A publication Critical patent/CN114090480A/zh
Application granted granted Critical
Publication of CN114090480B publication Critical patent/CN114090480B/zh
Priority to US17/886,481 priority patent/US20230229337A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3065—Monitoring arrangements determined by the means or processing involved in reporting the monitored data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Abstract

本申请提供了一种主控内嵌式指令和数据记录装置，包括：一个或多个通道，每个通道上耦合有多个存储器设备；耦合到一个或多个通道的存储器控制器，存储器控制器包括存储控制模块和内部存储器。其中存储控制模块包括：命令/地址发送通道、数据写通道和数据读通道，存储控制模块通过命令/地址发送通道、数据写通道和数据读通道与一个或多个通道上的存储器设备通信；通道信息监听模块，被配置为抓取命令/地址发送通道、数据写通道和数据读通道上传输的指令流和数据流，并且根据指令流和数据流将指令和数据事项记录到内部存储器。本申请可以提高调试的速度，无专用设备的额外成本，不受限于外部物理通道数和外部物理数据传输率，配置灵活性高。

Description

主控内嵌式指令和数据记录装置
技术领域
本申请涉及一种存储技术领域，更具体地涉及一种主控内嵌式指令和数据记录装置。
背景技术
要观察和捕获数据传输信号，传统的方案采用示波器/逻辑分析仪/专用的协议分析仪，同时电路板上需要留有信号抓取的接触点，需要手工连接信号线到测量仪器上。
如今，闪存接口数据传输速率越来越快，随着ONFI5.0的发布，闪存接口数据传输率将达到2400MT/s，使用任何一种传统的方法或外部设备来捕获大量的高速信号及其历史数据（尤其是并行传输，例如ONFI/Toggle接口）会变得愈发困难，且准确性或可靠性难以保证。
闪存传输接口信号由以下信号组成：
单向传输信号：WE_n，RE_n，RE，CLE，ALE，CE0~CE7
双向传输信号：DQ0~DQ7, DQS_t, DQS_c
通常情况下，闪存数据接口由4~8个通道组成，当每个通道都要同时进行信号观察的时候，采用外部仪器进行观测的成本会变得很高。
当调试主机控制器芯片读操作的时候，闪存接口上的信号和波形并不能准确反映SSD控制器内部所采样的信号。
发明内容
本申请的目的在于提供一种主控内嵌式指令和数据记录装置，可以提高调试的速度，无专用设备的额外成本，也不受限于物理通道数和外部物理数据传输率，配置灵活性高。
本申请公开了一种主控内嵌式指令和数据记录装置，包括：
一个或多个通道，每个所述通道上耦合有多个存储器设备；
耦合到所述一个或多个通道的存储器控制器，所述存储器控制器包括存储控制模块和内部存储器；
其中所述存储控制模块包括：
命令/地址发送通道、数据写通道和数据读通道，所述存储控制模块通过所述命令/地址发送通道、数据写通道和数据读通道与所述一个或多个通道上的存储器设备通信，所述命令/地址发送通道、数据写通道和数据读通道各自通过一物理层与所述一个或多个通道进行数据传输；
通道信息监听模块，被配置为抓取所述命令/地址发送通道上传输的指令流、与所述数据写通道和数据读通道上传输的数据流，并且根据所述指令流和数据流将指令和数据事项记录到所述内部存储器，其中，所述通道信息监听模块抓取所述命令/地址发送通道、数据写通道和数据读通道上所述物理层之前数字信号形式的指令流和数据流。
在一个优选例中，所述指令和数据事项包括事项序号、事项类型、通道编号、存储器设备编号、指令字或数据字、和事项发生时间。
在一个优选例中，所述事项类型包括命令、地址、写操作数据和读操作数据，所述指令字为命令字或地址字，所述数据字为指定抓取的字节起始地址和字节数所相对应的写操作数据或读操作数据。
在一个优选例中，所述通道信息监听模块还被配置为被所述命令/地址发送通道、数据写通道或数据读通道上指定的指令、数据、指令序列或数据序列触发，并将相应的指令和数据事项记录到所述内部存储器中。
在一个优选例中，所述通道信息监听模块还被配置为所述存储器控制器对所述一个或多个通道上的存储器设备进行读操作过程中，当所述数据读通道未收到所述存储器设备返回的数据时，触发错误报告，并且被配置为立即停止抓取事项记录。
在一个优选例中，所述通道信息监听模块还被配置为当连续抓取到同一指令的次数超过预定阈值时，触发错误报告，并且被配置为立即停止抓取事项记录。
在一个优选例中，所述通道信息监听模块被配置为抓取所述一个或多个通道中的一个或多个通道上的指令流和数据流。
在一个优选例中，所述记录装置还包括：耦合到所述通道信息监听模块的内部和外部存储器，所述通道信息监听模块将指令和数据事项记录到所述内部存储器或外部存储器。
在一个优选例中，所述内部存储器被配置为在所述存储器控制器断电时将保存的指令和数据事项存储到所述外部存储器中。
在一个优选例中，所述内部存储器为位于所述存储器控制器内部的静态随机存取存储器，所述外部存储器为位于所述存储器控制器外部的随机存取存储器。
在一个优选例中，所述记录装置还包括：耦合到所述内部存储器和外部存储器的外部非易失性存储器，所述外部非易失性存储器用于保存所述内部存储器或外部存储器中保存的指令和数据事项。
相对于现有技术，本申请至少具有以下有益效果：
本申请在存储系统的主控芯片里面内嵌存储器和通道信息监听模块，记录的是从存储主控芯片的角度看指令/数据信号的信息，可以大大提高调试的速度，无专用设备的额外成本，也不受限于外部物理通道数和外部物理数据传输率，配置灵活性高。
本申请的说明书中记载了大量的技术特征，分布在各个技术方案中，如果要罗列出本申请所有可能的技术特征的组合（即技术方案）的话，会使得说明书过于冗长。为了避免这个问题，本申请上述发明内容中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征，都可以自由地互相组合，从而构成各种新的技术方案（这些技术方案均应该视为在本说明书中已经记载），除非这种技术特征的组合在技术上是不可行的。例如，在一个例子中公开了特征A+B+C，在另一个例子中公开了特征A+B+D+E，而特征C和D是起到相同作用的等同技术手段，技术上只要择一使用即可，不可能同时采用，特征E技术上可以与特征C相组合，则，A+B+C+D的方案因技术不可行而应当不被视为已经记载，而A+B+C+E的方案应当视为已经被记载。
附图说明
图1示出了本申请一实施例中主控内嵌式指令和数据记录装置的框图。
图2示出了本申请一实施例中事项记录的示意图。
图3示出了本申请一实施例中闪存控制模块中数据传输过程的示意图。
图4示出了本申请一实施例中上升沿判断过程的示意图。
图5示出了本申请一实施例中主控内嵌式指令和数据记录装置的操作过程示意图。
具体实施方式
在以下的叙述中，为了使读者更好地理解本申请而提出了许多技术细节。但是，本领域的普通技术人员可以理解，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本申请所要求保护的技术方案。
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请的实施方式作进一步地详细描述。
本申请公开了一种主控内嵌式指令和数据记录装置，图1示出了本申请一实施例中主控内嵌式指令和数据记录装置100的框图，装置100包括一个或多个通道，以及耦合到一个或多个通道的存储器控制器104。例如，装置100包括第一个通道101.0，……，第N个通道101.N。其中每个通道101.0~101.N上耦合有多个存储器设备102。当存储器控制器104耦合到主机时，可以为主机提供数据存储和/或对存储数据的访问。存储器设备102可以是基于非易失性存储器（NVM）的存储设备，例如可以包括NAND闪存、NOR闪存、磁阻随机存取存储器（MRAM）、电阻式随机存取存储器（RRAM）、相变随机存取存储器（PCRAM）、Nano-RAM等等。NAND闪存可以用作示例，以演示主控内嵌式指令和数据记录技术。然而，根据本公开的各种实施例可以利用其他类型的非易失性存储设备来实现该技术。
存储器控制器104包括存储控制模块103和内部存储器105。其中存储控制模块103包括命令/地址发送通道107、数据写通道108和数据读通道109，以及通道信息监听模块106。存储控制模块103通过命令/地址发送通道107、数据写通道108和数据读通道109与通道101.0~101.N上的存储器设备102通信。存储控制模块103通过命令/地址发送通道107向存储器设备102传输命令和地址。存储控制模块103通过数据写通道108向存储器设备102传输要写入的数据。存储器设备102通过数据读通道109向存储控制模块103传输要读出的数据。其中，存储控制模块103可以同时和一个或多个通道上的NAND通信。
应当注意，物理层（PHY）112将存储控制模块103通过命令/地址发送通道107传输到通道101上的命令和地址转换成模拟信号。物理层113将存储控制模块103通过数据写通道108传输到通道101上的数据转换成模拟信号。物理层114将通道101通过数据读通道109传输到存储控制模块103的数据转换成数字信号。
通道信息监听模块106被配置为抓取命令/地址发送通道107上传输的指令流、与数据写通道108和数据读通道109上传输的数据流，并且根据指令流和数据流将指令和数据事项记录到内部存储器105。
图2示出了本申请一实施例中事项记录200的结构示意图。在一个实施例中，指令和数据事项包括事项序号、事项类型、通道编号、存储器设备编号、指令字或数据字、和事项发生时间。其中，事项类型可以包括命令、地址、写操作数据和读操作数据。指令字可以为命令字或地址字，也就是说，指令字或数据字可以是命令字、地址字或数据字中的一种。数据字可以为指定抓取的字节起始地址和字节数所相对应的写操作数据或读操作数据。事项发生时间可以是由时间计数器提供的计数值。
在一个实施例中，通道信息监听模块106被配置为被命令/地址发送通道107、数据写通道108或数据读通道109上指定的指令、数据、指令序列或数据序列触发，并将相应的指令和数据事项记录到内部存储器105中。通道信息监听模块106监听过程中，可以根据需要监听特定的指令或数据或指令序列或数据序列。
图3示出了本申请一个实施例中闪存控制模块中数据传输过程的示意图。命令/地址发送通道107、数据写通道108和数据读通道109上的数据链路层输入的指令和数据是数字信号，经过物理层转换成模拟信号。传统的基于示波器或者外部逻辑分析仪的信号捕获和采样方式需要一定数量的物理接口和信号线的手工连接，并且是基于对物理层输出的模拟信号的采样，整个过程涉及到物理层的D/A转换和示波器或者外部逻辑分析仪的A/D转换，需要考虑外界噪声的干扰以及测量设备（示波器/逻辑分析仪）引入的影响，随着总线速率的提升，高速的模拟信号（2.4Gbps甚至更高）的准确采样愈发困难。本申请的通道信息监听模块内嵌在闪存控制模块中，不需要外部信号线的连接，可以直接抓取内部的数字信号，在数字域的采样只需要涉及到数字电路，可以保证采样的准确性。
此外，在物理层的实现中，具有并行信号到串行信号的转换电路。以2400MT/s的速率和1:4的并串转换工作模式为例，并行信号的工作频率为600MHz。本申请的通道信息监听模块直接对并行信号进行采样。以命令/地址信号采样为例，首先获得WE_n的上升沿，上升沿的判断方式如图4所示，发生了0->1的跳变。在发生跳变的周期（如图4中的周期2），对相应的DQ信号进行读取，便可以获得命令/地址的数据。本申请的整个逻辑工作在数字域，不涉及到模数转换，并且以较低的频率运行（例如，600MHz频率），可以保证采样的准确性。
传统的基于示波器或者外部逻辑分析仪的信号捕获方式，对于NAND接口信号，在外部进行采样，在高速传输模式下容易出现采样错误，若所抓取的指令/地址信号发生错误，会影响调试人员的判断，增加调试时间。此外，示波器和外部逻辑分析仪捕获的只是未经过协议分析的信号，需要调试人员用以人工方式进行命令/地址信号、读写数据信号的识别和分析，为了减少工作量，可以进一步购买协议分析仪来分析抓获的数据，然而需要额外的花费。本申请所抓取的信号已经是经过协议分析过的分类好的命令/地址/写数据/读数据信号，不需要重新进行协议分析，从而提高调试的速度。
本申请中，可以根据通道信息监听模块106监听的指令或数据流，捕获系统错误。例如，在一个实施例中，通道信息监听模块106被配置为存储器控制器104对一个或多个通道101.0~101.N上的存储器设备102进行读操作过程中，当数据读通道109未收到存储器设备102返回的数据时，触发错误报告，并且允许被配置为立即停止抓取事项记录。又例如，在一个实施例中，通道信息监听模块106被配置为当连续抓取到同一指令的次数超过预定阈值时，触发错误报告，并且允许被配置为立即停止抓取事项记录。
在一个实施例中，通道信息监听模块106被配置为抓取一个或多个通道101.0~101.N中的一个或多个通道上的指令流和数据流。本申请的记录装置具备全通道的指令和数据抓取能力，可以根据需要配置同时抓取一个或多个通道上的指令或数据流。
本申请提出一种数字逻辑电路，在存储系统的主控芯片里面内嵌存储器和通道信息监听模块，记录的是从存储主控芯片的角度看指令/数据信号的信息，可以大大提高调试的速度，无专用设备的额外成本，也不受限于外部物理通道数和外部物理数据传输率，配置灵活性高。
在其他实施例中，记录装置100还包括耦合到通道信息监听模块106的外部存储器110，通道信息监听模块106可以根据配置将指令和数据事项记录到内部存储器105或外部存储器110。并且，内部存储器105被配置为在存储器控制器104断电时将保存的指令和数据事项存储到外部存储器110中。
在一个实施例中，内部存储器105为位于存储器控制器104内部的静态随机存取存储器（RAM），外部存储器110为位于存储器控制器104外部的随机存取存储器（例如，DDR）。
在又一个实施例中，记录装置100还包括耦合到内部存储器和外部存储器的外部非易失性存储器（例如，NAND）111，外部非易失性存储器111用于保存内部存储器105或外部存储器110中保存的指令和数据事项。
图5示出了本申请一实施例中主控内嵌式指令和数据记录装置的操作过程示意图。在一个实施例中，主控内嵌式指令和数据记录采用如下步骤记录指令和数据事项：
步骤301，指令和数据记录装置初始化。
步骤302，分配存储器资源。
步骤303，配置指令和数据记录装置触发条件。步骤303为可选的。
步骤304，启动正常操作。
步骤305，等待触发。步骤305为可选的，当配置触发条件时，执行该步骤。
步骤306，指令和数据事项记录写入内部存储器或外部存储器。
步骤307，从内部存储器或外部存储器读取当前指令和数据事项记录或历史指令和数据事项记录进行分析。
步骤308，系统掉电时，将指令和数据记录保存到非易失性存储器。
步骤309，系统上电后，从非易失性存储器将指令和数据记录保存到内部存储器，或外部存储器，或发送到主机。
本申请的记录装置可以实现以下效果：
1）可以兼容当前主控芯片的SoC总体架构，后台自行运作，不干扰正常命令的发送和数据流，对软件开发透明。可以实时观测、采集到主控芯片内部的真正数据，不影响整体系统性能。
2）监听模块和存储器可以内嵌于主控芯片中，不受限于物理接口的数据传输速率，不受限于物理通道数，不用额外购买外部测量设备，不需要人员进行板级信号线的连接，成本低。
3）事项单次存储容量占用低，传输数据的捕获量仅受限于主控芯片内部/外部存储器的容量。例如使用DDR，则可支持长时间的数据捕获。
4）可捕获系统出错情况，比如NAND芯片未返回DQS信号，或者NAND芯片过长时间处于忙状态无法返回READY状态。
5）支持时间计数器的计数值的捕获，协助测量指令执行时间和分析接口数据传输性能，降低产品级调试难度，提高现场系统调试的效率。
需要说明的是，在本专利的申请文件中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。本专利的申请文件中，如果提到根据某要素执行某行为，则是指至少根据该要素执行该行为的意思，其中包括了两种情况：仅根据该要素执行该行为、和根据该要素和其它要素执行该行为。多个、多次、多种等表达包括2个、2次、2种以及2个以上、2次以上、2种以上。
可以在本文中使用术语“耦合到”及其派生词。“耦合”可以表示两个或更多个元件直接物理或电接触。然而，“耦合”还可以意味着两个或更多个元件间接地彼此接触，但是仍然彼此协作或相互作用，并且可以意味着一个或多个其他元件在被称为彼此耦合的元素之间耦合或连接。
在本说明书提及的所有文献都被认为是整体性地包括在本说明书的公开内容中，以便在必要时可以作为修改的依据。此外应理解，以上仅为本说明书的较佳实施例而已，并非用于限定本说明书的保护范围。凡在本说明书一个或多个实施例的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本说明书一个或多个实施例的保护范围之内。

Claims (9)

1.一种主控内嵌式指令和数据记录装置，其特征在于，包括：
一个或多个通道，每个所述通道上耦合有多个存储器设备；和
耦合到所述一个或多个通道的存储器控制器，所述存储器控制器包括存储控制模块和内部存储器；
其中所述存储控制模块包括：
命令/地址发送通道、数据写通道和数据读通道，所述存储控制模块通过所述命令/地址发送通道、数据写通道和数据读通道与所述一个或多个通道上的存储器设备通信，所述命令/地址发送通道、数据写通道和数据读通道各自通过一物理层与所述一个或多个通道进行数据传输；
通道信息监听模块，被配置为抓取所述命令/地址发送通道上传输的指令流、与所述数据写通道和数据读通道上传输的数据流，并且根据所述指令流和数据流将指令和数据事项记录到所述内部存储器，其中，所述通道信息监听模块抓取所述命令/地址发送通道、数据写通道和数据读通道上所述物理层之前数字信号形式的指令流和数据流，其中，所述指令和数据事项包括事项序号、事项类型、通道编号、存储器设备编号、指令字或数据字和事项发生时间，所述事项类型包括命令、地址、写操作数据和读操作数据，所述指令包括命令字或地址字，所述数据字为指定抓取的字节起始地址和字节数所相对应的写操作数据或读操作数据。
2.根据权利要求1所述的主控内嵌式指令和数据记录装置，其特征在于，所述通道信息监听模块还被配置为被所述命令/地址发送通道、数据写通道或数据读通道上指定的指令、数据、指令序列或数据序列触发，并将相应的指令和数据事项记录到所述内部存储器中。
3.根据权利要求1所述的主控内嵌式指令和数据记录装置，其特征在于，所述通道信息监听模块还被配置为所述存储器控制器对所述一个或多个通道上的存储器设备进行读操作过程中，当所述数据读通道未收到所述存储器设备返回的数据时，触发错误报告，并且被配置为立即停止抓取事项记录。
4.根据权利要求1所述的主控内嵌式指令和数据记录装置，其特征在于，所述通道信息监听模块还被配置为当连续抓取到同一指令的次数超过预定阈值时，触发错误报告，并且被配置为立即停止抓取事项记录。
5.根据权利要求1所述的主控内嵌式指令和数据记录装置，其特征在于，所述通道信息监听模块被配置为抓取所述一个或多个通道中的一个或多个通道上的指令流和数据流。
6.根据权利要求1所述的主控内嵌式指令和数据记录装置，其特征在于，所述记录装置还包括：耦合到所述通道信息监听模块的内部和外部存储器，所述通道信息监听模块将指令和数据事项记录到所述内部存储器或外部存储器。
7.根据权利要求6所述的主控内嵌式指令和数据记录装置，其特征在于，所述内部存储器被配置为在所述存储器控制器断电时将保存的指令和数据事项存储到所述外部存储器中。
8.根据权利要求6所述的主控内嵌式指令和数据记录装置，其特征在于，所述内部存储器为位于所述存储器控制器内部的静态随机存取存储器，所述外部存储器为位于所述存储器控制器外部的随机存取存储器。
9.根据权利要求6所述的主控内嵌式指令和数据记录装置，其特征在于，所述记录装置还包括：耦合到所述内部存储器和外部存储器的外部非易失性存储器，所述外部非易失性存储器用于保存所述内部存储器或外部存储器中保存的指令和数据事项。
CN202210046129.0A 2022-01-17 2022-01-17 主控内嵌式指令和数据记录装置 Active CN114090480B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210046129.0A CN114090480B (zh) 2022-01-17 2022-01-17 主控内嵌式指令和数据记录装置
US17/886,481 US20230229337A1 (en) 2022-01-17 2022-08-12 Instruction and data recording apparatus embedded in a host controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210046129.0A CN114090480B (zh) 2022-01-17 2022-01-17 主控内嵌式指令和数据记录装置

Publications (2)

Publication Number Publication Date
CN114090480A CN114090480A (zh) 2022-02-25
CN114090480B true CN114090480B (zh) 2022-04-22

Family

ID=80308792

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210046129.0A Active CN114090480B (zh) 2022-01-17 2022-01-17 主控内嵌式指令和数据记录装置

Country Status (2)

Country Link
US (1) US20230229337A1 (zh)
CN (1) CN114090480B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101046725A (zh) * 2007-03-23 2007-10-03 忆正存储技术(深圳)有限公司 闪存控制器
CN102231129A (zh) * 2011-07-04 2011-11-02 浙江大学 一种基于串口的多层AHB总线架构SoC监测调试系统与方法
WO2014026600A1 (zh) * 2012-08-13 2014-02-20 中兴通讯股份有限公司 一种片上系统芯片追踪调试的方法及装置
CN103810074A (zh) * 2012-11-14 2014-05-21 华为技术有限公司 一种片上系统芯片及相应的监控方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9626412D0 (en) * 1996-12-19 1997-02-05 Sgs Thomson Microelectronics Diagnostic procedures in an integrated circuit device
US6618775B1 (en) * 1997-08-15 2003-09-09 Micron Technology, Inc. DSP bus monitoring apparatus and method
US7346265B2 (en) * 2000-10-31 2008-03-18 Matsushita Electric Industrial Co., Ltd. Recording/reproducing apparatus, recording/reproducing method, medium, and program
DE102007006508B4 (de) * 2007-02-09 2012-11-15 Texas Instruments Deutschland Gmbh Mikrocontroller mit Speicher-Trace-Modul
US8775839B2 (en) * 2008-02-08 2014-07-08 Texas Instruments Incorporated Global hardware supervised power transition management circuits, processes and systems
CN101819560B (zh) * 2009-02-27 2012-05-30 杭州晟元芯片技术有限公司 一种spi接口存储器执行程序方法和装置
US9557735B2 (en) * 2009-12-10 2017-01-31 Fisher-Rosemount Systems, Inc. Methods and apparatus to manage process control status rollups
US10235056B2 (en) * 2014-09-26 2019-03-19 Western Digital Technologies, Inc. Storage device health diagnosis
US20220188016A1 (en) * 2021-12-21 2022-06-16 Intel Corporation Methods and apparatus to adapt memory channel usage on a per-user basis

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101046725A (zh) * 2007-03-23 2007-10-03 忆正存储技术(深圳)有限公司 闪存控制器
CN102231129A (zh) * 2011-07-04 2011-11-02 浙江大学 一种基于串口的多层AHB总线架构SoC监测调试系统与方法
WO2014026600A1 (zh) * 2012-08-13 2014-02-20 中兴通讯股份有限公司 一种片上系统芯片追踪调试的方法及装置
CN103810074A (zh) * 2012-11-14 2014-05-21 华为技术有限公司 一种片上系统芯片及相应的监控方法

Also Published As

Publication number Publication date
CN114090480A (zh) 2022-02-25
US20230229337A1 (en) 2023-07-20

Similar Documents

Publication Publication Date Title
US9720797B2 (en) Flash memory controller, data processing system with flash memory controller and method of operating a flash memory controller
US9910600B2 (en) System and method for polling the status of memory devices
CN108009065B (zh) 监控axi总线的方法和装置
CN106951587A (zh) Fpga调试系统及方法
US20060259822A1 (en) Profiling system
CN108074593A (zh) 用于非易失性存储器的接口
CN107239374B (zh) 基于fpga实现ddr接口自动化读写测试的装置及方法
CN107491267B (zh) 一种基于lvds接口的高速图像数据存储装置
CN110109853A (zh) 数据采集和处理装置及方法
US20040117690A1 (en) Method and apparatus for using a hardware disk controller for storing processor execution trace information on a storage device
CN109254883B (zh) 一种片上存储器的调试装置及方法
CN114333962A (zh) 闪存芯片的测试方法、装置、系统、电子设备及存储介质
CN111399782A (zh) 一种动态测试设备高可靠性触发及数据采集存储方法
US7213169B2 (en) Method and apparatus for performing imprecise bus tracing in a data processing system having a distributed memory
US5365526A (en) Trace system for an I/O channel
US6728906B1 (en) Trace buffer for a configurable system-on-chip
CN114090480B (zh) 主控内嵌式指令和数据记录装置
US7302616B2 (en) Method and apparatus for performing bus tracing with scalable bandwidth in a data processing system having a distributed memory
CN110058809A (zh) 存储装置及其调试系统
US5276809A (en) Method and apparatus for capturing real-time data bus cycles in a data processing system
TW201424295A (zh) 匯流排訊號監測裝置及方法
US20040199722A1 (en) Method and apparatus for performing bus tracing in a data processing system having a distributed memory
CN103902426B (zh) 多层追踪
US4041460A (en) Multi-processor data processing system peripheral equipment access units
KR20010086008A (ko) 디버깅을 위한 데이터 최적화와 대상 크기 정보 동시 유지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant