CN114089566A - 阵列基板、显示面板及显示装置 - Google Patents

阵列基板、显示面板及显示装置 Download PDF

Info

Publication number
CN114089566A
CN114089566A CN202111465451.9A CN202111465451A CN114089566A CN 114089566 A CN114089566 A CN 114089566A CN 202111465451 A CN202111465451 A CN 202111465451A CN 114089566 A CN114089566 A CN 114089566A
Authority
CN
China
Prior art keywords
sub
pixels
adjacent
array substrate
common electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111465451.9A
Other languages
English (en)
Inventor
梁斌
康报虹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Changsha HKC Optoelectronics Co Ltd
Original Assignee
HKC Co Ltd
Changsha HKC Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Changsha HKC Optoelectronics Co Ltd filed Critical HKC Co Ltd
Priority to CN202111465451.9A priority Critical patent/CN114089566A/zh
Publication of CN114089566A publication Critical patent/CN114089566A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134345Subdivided pixels, e.g. for grey scale or redundancy
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134318Electrodes characterised by their geometrical arrangement having a patterned common electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本公开属于显示技术领域,具体涉及一种阵列基板、显示面板及显示装置。阵列基板可包括衬底基板和多个子像素,所述多个子像素沿行方向和列方向阵列排布在所述衬底基板上,所述子像素包括晶体管、与所述晶体管的第一端连接的像素电极、与所述晶体管的第二端连接的数据线、与所述晶体管的控制端连接的扫描线、及与所述像素电极在所述衬底基板的厚度方向上相对的公共电极;其中,至少相邻两行和/或至少相邻两列的所述子像素共用所述公共电极的一条边缘。本方案通过使相邻子像素共用公共电极的一条边缘,从而可节省一部分空间用来提升子像素的开口率,继而可实现提升液晶显示面板透过率的目的,以提高显示效果。

Description

阵列基板、显示面板及显示装置
技术领域
本公开属于显示技术领域,具体涉及一种阵列基板、显示面板及显示装置。
背景技术
在液晶显示面板中,现有阵列基板的最小重复单元为一个子像素,一个子像素通常包括一条扫描线、一条数据线、一个晶体管、一个公共电极,一个像素电极等,然后再以最小重复单元进行阵列排布,但由于工艺对线宽(CD)和线距(spec)均有要求,导致挤压发光区域,即:开口率有限。
发明内容
本公开的目的在于提供一种阵列基板、显示面板及显示装置,能够提升开口率,从而提高显示效果。
本公开第一方面提供了一种阵列基板,包括衬底基板和多个子像素,所述多个子像素沿行方向和列方向阵列排布在所述衬底基板上,所述子像素包括晶体管、与所述晶体管的第一端连接的像素电极、与所述晶体管的第二端连接的数据线、与所述晶体管的控制端连接的扫描线、及与所述像素电极在所述衬底基板的厚度方向上相对的公共电极;其中,
至少相邻两行和/或至少相邻两列的所述子像素共用所述公共电极的一条边缘。
在本公开的一种示例性实施例中,所述公共电极呈环形线框状,所述公共电极至少包括两条列边缘电极条和两条行边缘电极条。
在本公开的一种示例性实施例中,在任意相邻三行子像素中:
中间行子像素的扫描线和位于其一侧的相邻行子像素的扫描线相邻设置;
中间行子像素和位于其另一侧的相邻行子像素共用所述公共电极的一条行边缘电极条。
在本公开的一种示例性实施例中,所述相邻设置的两行扫描线以“Z”字型方式互补设置。
在本公开的一种示例性实施例中,任意相邻两行子像素的排布呈垂直翻转设置;和/或,任意相邻两行子像素的排布呈中心对称设置。
在本公开的一种示例性实施例中,在相邻三列子像素中:
中间列子像素的数据线和位于其一侧的相邻列子像素的数据线相邻设置;
中间列子像素和位于其另一侧的相邻列子像素共用所述公共电极的一条列边缘电极条。
在本公开的一种示例性实施例中,任意相邻两列子像素的排布呈水平翻转设置。
在本公开的一种示例性实施例中,所述公共电极与所述扫描线同层设置且相互断开,所述像素电极位于所述公共电极远离所述衬底基板的一侧。
本公开第二方面提供了一种显示面板,其包括上述任一项所述的阵列基板、与所述阵列基板对盒设置的对置基板及位于所述阵列基板与所述对置基板之间的液晶层。
本公开第三方面提供了一种显示装置,其包括上述所述的显示面板及背光模组,其中,所述显示面板位于所述背光模组的出光侧。
本公开方案的阵列基板、显示面板及显示装置具有以下有益效果:
本公开通过使相邻子像素共用公共电极的一条边缘,从而可减少公共电极所在金属层走线的线宽、线距,以节省一部分空间用来提升子像素的开口率,使透光面积增大,继而可实现提升液晶显示面板透过率的目的,以提高显示效果。
本公开的其他特性和优点将通过下面的详细描述变得显然,或部分地通过本公开的实践而习得。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1示出了本公开实施例一或实施例二所述的阵列基板中各子像素的阵列排布示意图;
图2示出了本公开实施例一所述的阵列基板的结构示意图;
图3示出了本公开实施例二所述的阵列基板的结构示意图;
图4示出了本公开实施例三所述的阵列基板中各子像素的阵列排布示意图;
图5示出了本公开实施例三所述的阵列基板的结构示意图;
图6示出了本公开实施例四所述的阵列基板中各子像素的阵列排布示意图;
图7示出了本公开实施例四所述的阵列基板的结构示意图;
图8示出了图1或图6中所述的阵列基板的A部的放大结构示意图;
图9示出了图1或图6中所述的阵列基板的B部的放大结构示意图;
图10示出了图4或图6中所述的阵列基板的C部的放大结构示意图;
图11示出了图4或图6中所述的阵列基板的D部的放大结构示意图;
图12示出了本公开实施例五所述的显示面板的结构示意图;
图13示出了本公开实施例六所述的显示装置的结构示意图。
附图标记说明:
1、显示面板;10、阵列基板;101、衬底基板;102、子像素;1021、晶体管;1022、扫描线;1023、数据线;1024、像素电极;1025、公共电极;10251、列边缘电极条;10252、行边缘电极条;12、对置基板;14、液晶层;2、背光模组。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而,示例实施方式能够以多种形式实施,且不应被理解为限于在此阐述的范例;相反,提供这些实施方式使得本公开将更加全面和完整,并将示例实施方式的构思全面地传达给本领域的技术人员。
在本公开中,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本公开中,除非另有明确的规定和限定,术语“装配”、“连接”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本公开中的具体含义。
此外,所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中,提供许多具体细节从而给出对本公开的实施例的充分理解。然而,本领域技术人员将意识到,可以实践本公开的技术方案而没有特定细节中的一个或更多,或者可以采用其它的方法、组元、装置、步骤等。在其它情况下,不详细示出或描述公知方法、装置、实现或者操作以避免模糊本公开的各方面。
实施例一
如图1所示,本公开实施例提供了一种阵列基板10,此阵列基板10可包括衬底基板101和多个子像素102。
此衬底基板101可为玻璃基板,但不限于此,也可为其他材质的基板,例如PI材质等等。
结合图1和图2所示,多个子像素102可沿行方向X和列方向Y阵列排布在衬底基板101上,此子像素102可包括晶体管1021、像素电极1024、公共电极1025、数据线1023及扫描线1022。
具体地,晶体管1021可包括未在图中标示出的栅极、有源层及同层设置的第一极和第二极,栅极与有源层之间可设置栅绝缘层,以使栅极与有源层之间相互绝缘;而第一极和第二极可分别与有源层的源、漏掺杂区,具体可根据晶体管1021为N型或P型来确定第一极和第二极与有源层的源、漏掺杂区对应连接关系,在此不作详细赘述。
举例而言,本公开的实施例的晶体管1021可为底栅型,即:栅极可先形成在衬底基板101上;然后,再在衬底基板101上形成栅绝缘层,此栅绝缘层覆盖栅极;之后在栅绝缘层背离衬底基板101的一侧形成有源层,即:有源层位于栅极远离衬底基板101的一侧,此有源层与栅极在衬底基板101上的正投影存在交叠,示例的,有源层在衬底基板101上的正投影可位于栅极在衬底基板101上的正投影内;第一极和第二极可在形成有源层之后形成,此第一极的至少部分可搭接在有源层的源、漏掺杂区的一掺杂区上;第二极的至少部分可搭接在有源层的源、漏掺杂区的另一掺杂区上。
需要说明的是,本公开实施例的晶体管1021不限于前述提到的底栅型,还可为顶栅型。此外,还需说明的是,晶体管1021的栅极可理解为其控制端,第一极可理解为第一端,第二极可理解为第二端。
扫描线1022可在行方向X上延伸,其中,扫描线1022可与晶体管1021的控制端连接,以控制晶体管1021的导通或闭合。可选地,扫描线1022可与晶体管1021的栅极同层设置,且一体连接。
在本公开中,“同层设置”指的是采用同一成膜工艺形成用于形成特定图形的膜层,然后利用同一掩模板通过一次构图工艺形成的层结构。即一次构图工艺对应一道掩模板(mask,也称光罩)。根据特定图形的不同,一次构图工艺可能包括多次曝光、显影或刻蚀工艺,而形成的层结构中的特定图形可以是连续的也可以是不连续的,这些特定图形还可能处于不同的高度或者具有不同的厚度。从而简化制作工艺,节省制作成本,提高生产效率。
举例而言,扫描线1022可采用金属或合金材料制作而成,例如包括钼、铝及钛等,以保证其良好的导电性能,但不限于此,也可采用其他具有良好导电性能的材料制作而成。
数据线1023可在列方向Y上延伸,其中,数据线1023可与晶体管1021的第二端(即:前述提到的第二极)连接,以向晶体管1021的第二端写入数据信号。可选地,数据线1023可与晶体管1021的第二极同层设置,且一体连接。
数据线1023可采用金属或合金材料制作而成,例如包括钼、铝及钛等,以保证其良好的导电性能,但不限于此,也可采用其他具有良好导电性能的材料制作而成。
像素电极1024可与晶体管1021的第一端(即:前述提到的第一极)连接,在晶体管1021响应扫描线1022提供的扫描信号而导通时,数据线1023提供的数据信号可通过第二极流入晶体管1021的第一极,从而写入至像素电极1024,以与如图12和图13所示的对置基板12侧公共电压形成电压差,继而使得对置基板12和阵列基板10之间的液晶分子发生偏转,实现显示功能。
本公开实施例的像素电极1024可为透明电极,例如,其可采用ITO(氧化铟锡)材料制作而成,以提高透光性,但不限于此,也可采用其他透明导电材料制作而成。
举例而言,像素电极1024可在晶体管1021的第一极和第二极形成之后形成,且像素电极1024与晶体管1021的第一极和第二极所在的金属层之间可设置有绝缘层,像素电极1024可通过贯穿此绝缘层的过孔结构与晶体管1021的第一极连接。
此外,本实施例的像素电极1024可为狭缝电极,即:对应开口区域的位置开设有缝隙,但不限于此,也可为板状电极,即:对应开口区域的位置无缝隙。其中,在像素电极1024为狭缝电极时,像素电极1024可设计为2畴、4畴、8畴等,以减小色偏,从而可提高显示效果。
公共电极1025可与像素电极1024在衬底基板101的厚度方向上相对。其中,公共电极1025可用于接收公共信号,并与像素电极1024之间形成存储电容。
在本公开的实施例中,公共电极1025还可与扫描线1022同层设置,也就是说,公共电极1025与扫描线1022可采用同一成膜工艺形成,然后利用同一掩膜板通过一次构图工艺形成,这样设计可以简化制作工艺,节省制作成本,提高生产效率,另外,公共电极1025与扫描线1022同层设置相比于设计在不同层的方案,还可降低阵列基板的整体厚度,利于实现显示产品轻薄化。
应当理解的是,公共电极1025与扫描线1022相互断开,以保证扫描信号与公共信号相互独立,避免信号之间串扰而产生shot(杂色、闪色)的情况,从而提高显示效果。
其中,在扫描线1022为金属材料时,此公共电极1025也为同种金属材料,以提高其导电性能。
示例地,为了避免公共电极1025影响透光率,此公共电极1025可设置为环状电极框,子像素102的开口区域可位于此环状电极框内。其中,公共电极1025在衬底基板101上的正投影可环绕像素电极1024在衬底基板101上的正投影,需要说明的是,公共电极1025在衬底基板101上的正投影的至少部分与像素电极1024在衬底基板101上的正投影存在重叠,或完全不重叠,视具体情况而定。
在本实施例中,如图2所示,公共电极1025可呈环形线框状,公共电极1025至少可包括两条列边缘电极条10251和两条行边缘电极条10252。应当理解的是,公共电极1025的图案整体可近似看作呈矩形环状,也就是说,本实施例的公共电极1025可理解为包括两条列边缘电极条10251和两条行边缘电极条10252,两条列边缘电极条10251和两条行边缘电极条10252依次首尾相连。
应当理解的是,公共电极1025在衬底基板101上的正投影与扫描线1022和数据线1023在衬底基板101上的正投影可不存在重叠,视具体情况而定。
其中,公共电极1025与扫描线1022在衬底基板101上的正投影不存在重叠的原因请参考前述内容描述,在此不再重复赘述;而公共电极1025与数据线1023在衬底基板101上的正投影不存在重叠,由于数据线1023与公共电极1025位于不同金属层,具体地,数据线1023所在金属层位于公共电极1025所在金属层远离衬底基板101的一侧,若将公共电极1025与数据线1023在衬底基板101上的正投影重叠,则会在制作数据线1023的过程中,出现数据线1023爬坡的情况,从而容易导致数据线1023出现断线的情况,因此,本实施例公共电极1025与数据线1023在衬底基板101上的正投影不存在重叠,可避免数据线1023出现断线的情况,提高阵列基板10整体结构稳定性。
由于公共电极1025与扫描线1022同层设置,工艺对线宽和线距均有要求,因此,容易导致挤压子像素102的发光区域,即:开口率有限,基于此,本实施例在设计多个子像素102排列时,提出了至少相邻两子像素102共用公共电极1025的一条边缘的方案,具体地,至少相邻两行的子像素102共用公共电极1025的一条边缘;和/或至少相邻两列的子像素102共用公共电极1025的一条边缘。
本实施例中,通过使相邻子像素102共用公共电极1025的一条边缘,从而可节省一部分空间用来提升子像素102的开口率,继而可实现提升液晶显示面板1透过率的目的,以提高显示效果。
下面结合附图对本实施例一提供的子像素102排列方式进行详细说明。
结合图1、图2及图9所示,在任意相邻三行子像素102中:中间行子像素102的扫描线1022和位于其一侧的相邻行子像素102的扫描线1022相邻设置;中间行子像素102和位于其另一侧的相邻行子像素102共用公共电极1025的一条行边缘电极条10252,以减少公共电极1025走线的线宽、线距,提高最小重复单元(即:子像素102)的空间利用率,使透光面积增大,从而提升开口率。
进一步地,如图8所示,相邻设置的两行扫描线1022可以“Z”字型(见图中点划线所示)方式互补设置,以减少扫描线1022之间的线距,进一步提高子像素的空间利用率,使透光面积增大,从而提升开口率。
结合图1、图2、图8及图9所示,任意相邻两行子像素102的排布呈垂直翻转设置,使部分相邻两行子像素102的两条共用公共电极1025的一条行边缘电极条10252,这样在减少扫描线1022和公共电极1025所在金属层的走线的线宽、线距,提高子像素102的空间利用率,使透光面积增大,从而提升开口率的同时,还可降低设计难度,从而降低成本。
需要说明的是,本实施例提到任意相邻两行子像素102的排布呈垂直翻转设置,是为了想表明子像素102的排布采用strip(条状)设计,即:每列子像素102的晶体管1021与同一侧的数据线1023连接,如图2所示。
此外,本实施例中,同一列子像素102的对应的色阻颜色相同,其中,色阻颜色可包括红R、绿G、蓝B等,但不限于此,一列R子像素、一列G子像素、一列B子像素依次在行方向X上交替排布。
由于同一列子像素102的对应的色阻颜色相同,所以相邻行子像素102共用行边缘电极条10252处发生漏光,也不会对产品造成影响,故共用的行边缘电极条10252可以不设置BM(黑矩阵)遮光,但不限于此,且行边缘电极条10252所用金属走线可达成膜最小值,综合本实施例像素开口率约可以提高3%。
实施例二
本实施例二与实施例一主要区别在于:如图3所示,本实施例二中任意相邻两行子像素102的排布呈中心对称设置,其他设计可参考前述实施例一的内容,在此不再重复赘述。
需要说明的是,本实施例二提到任意相邻两行子像素102的排布呈中心对称设置,是为了想表明子像素102的排布采用flip(翻转)设计,即:如图3所示,奇数行子像素102的晶体管1021与左侧的数据线1023连接,偶数行子像素102的晶体管1021与右侧的数据线1023连接,这样设计可在提高开口率的同时,适当增加子像素102的晶体管1021的设计空间。
实施例三
本实施例三与实施例一主要区别在于:结合图4、图5、图10和图11所示,在相邻三列子像素102中:中间列子像素102的数据线1023和位于其一侧的相邻列子像素102的数据线1023相邻设置;中间列子像素102和位于其另一侧的相邻列子像素102共用公共电极1025的一条列边缘电极条10251,其他设计可参考前述实施例一的内容,在此不再重复赘述。
其中,任意相邻两列子像素102的排布呈水平翻转设置,以降低设计难度。
本实施例三在阵列时,相邻列的子像素102进行水平翻转,使部分相邻两列子像素102的两条数据线1023相邻,且相邻列的子像素102共用一条列边缘电极条10251,从而减少扫描线1022和公共电极1025所在金属层的走线的线宽、线距,提高子像素102的空间利用率,使透光面积增大,从而提升开口率。
由于同行相邻像素子对应不同色的色阻,但扫描线1022和公共电极1025所在金属层本身有遮光作用,故共用一条列边缘电极条10251需具有一定宽度,具体地,相比于常规未共用列边缘电极条10251的方案,本实施例共用的列边缘电极条10251的宽度与未共用的列边缘电极条10251的宽度之比可为1.5左右,例如:未共用的列边缘电极条10251的宽度可为3μm,而共用的列边缘电极条10251的宽度可为4μm、4.3μm、4.5μm等等,视具体情况而定,从而防止漏光影响产品特性,综合本实施例三像素开口率约可以提高0.5%。
实施例四
本实施例四与实施例一和实施例三主要区别在于:结合图6至图11,本实施例三中在相邻三列子像素102中:中间列子像素102的数据线1023和位于其一侧的相邻列子像素102的数据线1023相邻设置;中间列子像素102和位于其另一侧的相邻列子像素102共用公共电极1025的一条列边缘电极条10251;在任意相邻三行子像素102中:中间行子像素102的扫描线1022和位于其一侧的相邻行子像素102的扫描线1022相邻设置;中间行子像素102和位于其另一侧的相邻行子像素102共用公共电极1025的一条行边缘电极条10252。
也就是说,本实施例四中,相邻列的子像素102进行水平翻转,使部分相邻两列的子像素102共用一条列边缘电极条10251。任意相邻两行子像素102的排布呈垂直翻转设置,使部分相邻两行的子像素102共用一条行边缘电极条10252,从而减少扫描线1022和公共电极1025所在金属层的走线的线宽、线距,提高子像素102的空间利用率,使透光面积增大,从而提升开口率。
本实施例四同实施例一、实施例三,上下相邻的行边缘电极条10252可设计为最小值,无需增加BM遮光,左右相邻的列边缘电极条10251需设计一定宽度用于遮光,具体地,相比于常规未共用列边缘电极条10251的方案,本实施例共用的列边缘电极条10251的宽度与未共用的列边缘电极条10251的宽度之比可为1.5左右,例如:未共用的列边缘电极条10251的宽度可为3μm,而共用的列边缘电极条10251的宽度可为4μm、4.3μm、4.5μm等等,视具体情况而定,综合像素开口率约可以提高3.5%。
实施例五
如图12所示,本实施例五提供了一种显示面板1,此显示面板1可为液晶显示面板。其中,显示面板1可包括前述实施例一至实施例四中任一项所描述的阵列基板10,在此不再重复赘述。且显示面板1还可包括与阵列基板10对盒设置的对置基板12及位于阵列基板10与对置基板12之间的液晶层14。
此对置基板12可包括玻璃衬底及形成在玻璃衬底上的色阻层、BM层、公共电极板、配向膜等等,在此不作详细赘述。
应当理解的是,色阻层也可设置在阵列基板10上,视具体情况而定。
实施例六
如图13所示,本实施例六提供了一种显示装置,其包括实施例五所描述的显示面板1,还可设置有背光模组2,其中,显示面板1位于背光模组2的出光侧。
根据本公开的实施例,该显示装置的具体类型不受特别的限制,本领域常用的显示装置类型均可,具体例如液晶显示屏、手机、笔记本电脑等移动装置、手表等可穿戴设备、VR装置等等,本领域技术人员可根据该显示设备的具体用途进行相应地选择,在此不再赘述。
需要说明的是,该显示装置除了显示面板1以外,还包括其他必要的部件和组成,以显示器为例,还可包括外壳、主电路板、电源线,等等,本领域技术人员可根据该显示装置的具体使用要求进行相应地补充,在此不再赘述。
在本说明书的描述中,参考术语“一些实施例”、“示例地”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本公开的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本公开的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本公开的限制,本领域的普通技术人员在本公开的范围内可以对上述实施例进行变化、修改、替换和变型,故但凡依本公开的权利要求和说明书所做的变化或修饰,皆应属于本公开专利涵盖的范围之内。

Claims (10)

1.一种阵列基板,包括衬底基板和多个子像素,所述多个子像素沿行方向和列方向阵列排布在所述衬底基板上,所述子像素包括晶体管、与所述晶体管的第一端连接的像素电极、与所述晶体管的第二端连接的数据线、与所述晶体管的控制端连接的扫描线、及与所述像素电极在所述衬底基板的厚度方向上相对的公共电极;其特征在于,
至少相邻两行和/或至少相邻两列的所述子像素共用所述公共电极的一条边缘。
2.根据权利要求1所述的阵列基板,其特征在于,所述公共电极呈环形线框状,所述公共电极至少包括两条列边缘电极条和两条行边缘电极条。
3.根据权利要求2所述的阵列基板,其特征在于,在任意相邻三行子像素中:
中间行子像素的扫描线和位于其一侧的相邻行子像素的扫描线相邻设置;
中间行子像素和位于其另一侧的相邻行子像素共用所述公共电极的一条行边缘电极条。
4.根据权利要求3所述的阵列基板,其特征在于,所述相邻设置的两行扫描线以“Z”字型方式互补设置。
5.根据权利要求4所述的阵列基板,其特征在于,任意相邻两行子像素的排布呈垂直翻转设置;和/或,任意相邻两行子像素的排布呈中心对称设置。
6.根据权利要求2至5中任一项所述的阵列基板,其特征在于,在相邻三列子像素中:
中间列子像素的数据线和位于其一侧的相邻列子像素的数据线相邻设置;
中间列子像素和位于其另一侧的相邻列子像素共用所述公共电极的一条列边缘电极条。
7.根据权利要求6所述的阵列基板,其特征在于,任意相邻两列子像素的排布呈水平翻转设置。
8.根据权利要求1所述的阵列基板,其特征在于,所述公共电极与所述扫描线同层设置且相互断开,所述像素电极位于所述公共电极远离所述衬底基板的一侧。
9.一种显示面板,其特征在于,包括权利要求1至8中任一项所述的阵列基板、与所述阵列基板对盒设置的对置基板及位于所述阵列基板与所述对置基板之间的液晶层。
10.一种显示装置,其特征在于,包括权利要求9所述的显示面板及背光模组,其中,所述显示面板位于所述背光模组的出光侧。
CN202111465451.9A 2021-11-30 2021-11-30 阵列基板、显示面板及显示装置 Pending CN114089566A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111465451.9A CN114089566A (zh) 2021-11-30 2021-11-30 阵列基板、显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111465451.9A CN114089566A (zh) 2021-11-30 2021-11-30 阵列基板、显示面板及显示装置

Publications (1)

Publication Number Publication Date
CN114089566A true CN114089566A (zh) 2022-02-25

Family

ID=80306384

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111465451.9A Pending CN114089566A (zh) 2021-11-30 2021-11-30 阵列基板、显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN114089566A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114879418A (zh) * 2022-07-11 2022-08-09 惠科股份有限公司 阵列基板及显示面板
CN114937418A (zh) * 2022-06-24 2022-08-23 业泓科技(成都)有限公司 具有生物辨识功能的像素电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105388674A (zh) * 2015-12-02 2016-03-09 深圳市华星光电技术有限公司 阵列基板以及液晶显示装置
CN109521613A (zh) * 2018-12-24 2019-03-26 上海天马微电子有限公司 一种阵列基板、其制作方法、显示面板及显示装置
CN111208680A (zh) * 2020-01-07 2020-05-29 京东方科技集团股份有限公司 像素结构、阵列基板、显示面板及显示装置
CN111580317A (zh) * 2020-05-22 2020-08-25 深圳市华星光电半导体显示技术有限公司 一种阵列基板和显示面板
CN112147825A (zh) * 2020-09-27 2020-12-29 惠科股份有限公司 像素结构、阵列基板及显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105388674A (zh) * 2015-12-02 2016-03-09 深圳市华星光电技术有限公司 阵列基板以及液晶显示装置
CN109521613A (zh) * 2018-12-24 2019-03-26 上海天马微电子有限公司 一种阵列基板、其制作方法、显示面板及显示装置
CN111208680A (zh) * 2020-01-07 2020-05-29 京东方科技集团股份有限公司 像素结构、阵列基板、显示面板及显示装置
CN111580317A (zh) * 2020-05-22 2020-08-25 深圳市华星光电半导体显示技术有限公司 一种阵列基板和显示面板
CN112147825A (zh) * 2020-09-27 2020-12-29 惠科股份有限公司 像素结构、阵列基板及显示面板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114937418A (zh) * 2022-06-24 2022-08-23 业泓科技(成都)有限公司 具有生物辨识功能的像素电路
CN114879418A (zh) * 2022-07-11 2022-08-09 惠科股份有限公司 阵列基板及显示面板

Similar Documents

Publication Publication Date Title
CN112562518B (zh) 一种显示面板和显示装置
US11462591B2 (en) Display device comprising a specified arrangement of sub-pixels and spacers
KR101486646B1 (ko) 어레이 기판 및 액정 디스플레이 패널
KR20090011156A (ko) 표시 장치
CN102193253A (zh) 液晶显示面板
KR20100019601A (ko) 표시 장치
US20120218486A1 (en) Display substrate, method of manufacturing the same and display panel having the display substrate
CN103336392B (zh) 阵列基板、液晶显示面板及装置
WO2021114388A1 (zh) 一种显示面板
CN111580317A (zh) 一种阵列基板和显示面板
CN114089566A (zh) 阵列基板、显示面板及显示装置
US10884533B2 (en) Touch display device
CN104007591A (zh) 一种像素结构及其制作方法
EP2757411B1 (en) Array substrate and liquid crystal display panel
CN113109972A (zh) 阵列基板、显示面板及显示装置
US11774815B2 (en) Display panel and display device
CN113741109A (zh) 阵列基板及显示面板
TWI422910B (zh) 液晶顯示面板
WO2023280099A1 (zh) 显示基板和触控显示装置
CN114879418A (zh) 阵列基板及显示面板
US20230010444A1 (en) Display substrate and display device
CN212323004U (zh) 显示基板和显示装置
US11004908B1 (en) Pixel structure and display device
CN101136416A (zh) 像素阵列结构及其制造方法
US20210366419A1 (en) Pixel arrangement structure and display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination