CN114079538A - 用于移动通信中的极化编码的附加位冻结的方法及装置 - Google Patents

用于移动通信中的极化编码的附加位冻结的方法及装置 Download PDF

Info

Publication number
CN114079538A
CN114079538A CN202110836110.1A CN202110836110A CN114079538A CN 114079538 A CN114079538 A CN 114079538A CN 202110836110 A CN202110836110 A CN 202110836110A CN 114079538 A CN114079538 A CN 114079538A
Authority
CN
China
Prior art keywords
sub
blocks
bits
bit
freezing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110836110.1A
Other languages
English (en)
Inventor
黄惇平
吴威德
邱茂清
戴嘉伟
林典育
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN114079538A publication Critical patent/CN114079538A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/618—Shortening and extension of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6306—Error control coding in combination with Automatic Repeat reQuest [ARQ] and diversity transmission, e.g. coding schemes for the multiple transmission of the same information or the transmission of incremental redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H03M13/6362—Error control coding in combination with rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0042—Encoding specially adapted to other signal generation operation, e.g. in order to reduce transmit distortions, jitter, or to improve signal shape
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1867—Arrangements specially adapted for the transmitter end
    • H04L1/1893—Physical mapping arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

描述了与用于极化编码的附加位冻结有关的方法及装置。一种装置执行极化编码以对信息位、冻结位和可选循环冗余校验(CRC)位的多个输入子块进行编码，以生成多个编码位子块。该装置然后传输至少一些编码位子块。在执行极化编码时，该装置额外冻结与交织的多个编码位子块之一相对应的多个输入子块之一，这由于打孔而降低极化增益。根据本发明所提供的用于移动通信中的极化编码的附加位冻结的方法及装置，可以避免具有速率匹配的极化编码因交织器用于编码器输出，部分输入位容易出错而引起的降低码块错误性能，以及可以减少速率匹配后被打孔或缩短的相应输入位对其他输入位的极化效应产生的负面影响，通过额外冻结这些受影响的位以保持系统性能。

Description

用于移动通信中的极化编码的附加位冻结的方法及装置
相关申请的交叉引用
本发明要求分别于2020年8月10日、2020年8月14日、2020年8月21日和2020年9月1日提交的申请号为63/063,567、63/065,582、63/068,419和63/072,980美国临时专利申请的优先权。上述申请的内容通过引用整体并入本发明。
技术领域
本发明一般涉及移动通信，并且更具体地，涉及用于移动通信中的极化编码的附加位冻结。
背景技术
除非本发明另有说明，本节中描述的方法不是下面列出的权利要求的现有技术，并且不能通过包含在本节中而承认为现有技术。
在基于第三代合作伙伴计划(the 3rd Generation Partnership Project，3GPP)标准的移动通信中，极化码被用作第五代(5th Generation，5G)新无线电(New Radio，NR)控制信道上的纠错码。然而，存在与子块交织器和速率匹配相关的问题。例如，对于具有速率匹配的极化编码，其中交织器用于编码器输出，部分输入位可能容易出错，从而降低代码块错误性能。此外，速率匹配后被打孔或缩短的相应输入位将对其他输入位的极化效应产生负面影响。因此，需要一种解决方案来解决这里描述的各种问题。
发明内容
以下概述仅是说明性的，并不旨在以任何方式进行限制。即，提供以下概要以介绍本发明描述的新颖且非显而易见的技术的概念、亮点、益处和优点。下面在详细描述中进一步描述某些优选实施方式。因此，以下概述不旨在确定要求保护的主题的基本特征，也不旨在用于确定要求保护的主题的范围。
本发明的一个目的是提出与用于移动通信中的极化编码的附加位冻结有关的方案、概念、设计、系统、方法和装置。相信本发明提出的关于额外冻结的各种方案可用于极化编码、一个或多个编码器输入子块和极化编码增量冗余混合自动重复请求(incremental-redundancy hybrid automatic repeat request，IR-HARQ)以提高整体系统性能。
在一个方面，一种方法可以包括执行极化编码以对信息位、冻结位和可选循环冗余校验(cyclic redundancy check，CRC)位的多个输入子块进行编码以生成多个编码位子块。该方法还可以包括发送多个编码位子块中的至少一些。在进行极化编码时，该方法可以包括：(i)对多个输入子块进行编码器输入比特映射和冻结。(ii)额外冻结一个或多个编码器输入位信道；(iii)对多个输入子块进行速率匹配和子块交织，以产生一个或多个打孔位、一个或多个缩短位和一个或多个输出位作为发送的多个编码位子块的至少一些。
在另一方面，一种方法可以包括执行极化编码以对信息位、冻结位和可选的CRC位的多个输入子块进行编码以生成多个编码位子块。该方法还可以包括发送多个编码位子块中的至少一些。在执行极化编码时，该方法可以包括额外冻结与交织的多个编码位子块之一相对应的多个输入子块之一，这降低了由于打孔引起的极化增益。
在另一方面，一种装置可以包括收发器和耦接到该收发器的处理器。收发器可以被配置为无线通信。处理器可执行极化编码以对信息位、冻结位和可选CRC位的多个输入子块进行编码，以生成多个编码位子块。处理器还可以经由收发器发送多个编码位子块中的至少一些。在执行极化编码时，处理器可以执行以下操作：(i)对多个输入子块进行编码器输入比特映射和冻结；(ii)额外冻结一个或多个编码器输入位信道；(iii)对多个输入子块进行速率匹配和子块交织，以产生一个或多个打孔位、一个或多个缩短位和一个或多个输出位作为发送的多个编码位子块的至少一些。
根据本发明所提供的用于移动通信中的极化编码的附加位冻结的方法及装置，可以避免具有速率匹配的极化编码因交织器用于编码器输出，部分输入位容易出错而引起的降低码块错误性能，以及可以减少速率匹配后被打孔或缩短的相应输入位对其他输入位的极化效应产生的负面影响，通过额外冻结这些受影响的位以保持系统性能。
值得注意的是，尽管本发明提供的描述可能是在某些无线电接入技术、网络和网络拓扑(例如5G/NR移动联网)的上下文中，但所提出的概念、方案和任何变体/衍生)其可以在其他类型的无线和有线通信技术、网络和网络拓扑中实现、为其他类型的无线和有线通信技术、网络和网络拓扑实现和由其他类型的无线和有线通信技术、网络和网络拓扑实现，其中其他类型的无线和有线通信技术、网络和网络拓例如但不限于，以太网、演进分组系统(Evolved Packet System，EPS)、通用陆地无线电接入网络(Universal TerrestrialRadio Access Network，UTRAN)、演进型UTRAN(Evolved UTRAN，E-UTRAN)、全球移动通信系统(Global System for Mobile communications，GSM)、通用分组无线服务(GeneralPacket Radio Service，GPRS)/全球演进(Enhanced Data rates for Global Evolution，EDGE)无线接入网络(GPRS/EDGE Radio Access Network GERAN)的增强数据速率、长期演进(Long-Term Evolution，LTE)、LTE-Advanced、LTE-Advanced Pro、物联网(Internet-of-Things，IoT)、工业物联网(Industrial IoT，IIoT)、窄带物联网(Narrow Band Internetof Things，NB-IoT)以及任何未来开发的网络技术。因此，本发明的范围不限于这里描述的示例。
附图说明
附图被包括以提供对本发明的进一步理解并且被并入并构成本发明的一部分。附图图示了本发明的实施方式并且与描述一起用于解释本发明的原理。可以理解的是，附图不一定是按比例绘制的，因为在实际实施中，为了清楚地说明本发明的概念，一些部件可能被示出为与尺寸不成比例。
图1是其中可以实现根据本发明的各种解决方案和方案的示例网络环境的图。
图2是根据本发明的在所提出的方案下的实施方式中的示例设计的图。
图3是根据本发明的提议方案下的示例场景的图。
图4是根据本发明的提议方案下的示例场景的图。
图5是根据本发明的提议方案下的示例场景的图。
图6是根据本发明的提议方案下的示例场景概要的图。
图7是根据本发明的提议方案下的示例场景的图。
图8是根据本发明的实施方式的示例通信系统的块图。
图9是根据本发明的实施方式的实例进程的流程图。
图10是根据本发明的实施方式的实例进程的流程图。
具体实施方式
本发明公开了所要求保护的主题的详细实施例和实施方式。然而，应当理解，所公开的实施例和实施方式仅是对可以以各种形式体现的所要求保护的主题的说明。然而，本发明可以以许多不同的形式体现并且不应被解释为限于这里阐述的示例性实施例和实施方式。相反，提供这些示例性实施例和实施方式是为了使本发明的描述彻底和完整，并且将向本领域技术人员充分传达本发明的范围。在下面的描述中，可以省略公知的特征和技术的细节以避免不必要地混淆所呈现的实施例和实施方式。
概述
根据本发明的实施方式涉及与用于移动通信中的极化编码的附加位冻结有关的各种技术、方法、方案和/或解决方案。根据本发明，多种可能的解决方案可以单独或联合实施。即，虽然下面可以分别描述这些可能的解决方案，但是这些可能的解决方案中的两个或多个可以以一种组合或另一种组合来实现。
图1图示了其中可以实现根据本发明的各种解决方案和方案的示例网络环境100。参考图1，网络环境100可包括用户设备(user equipment，UE)110和无线网络120。UE 110和网络120可经由包括网络节点125的一个或多个网络节点(例如，eNB、gNB和/或发射/接收点(transmit/receive point，TRP))进行无线通信。在网络环境100中，UE 110和无线网络120可以被配置为根据本发明实现与用于移动通信中的极化编码的附加位冻结有关的各种方案，如这里所描述的。
当UE 110或网络节点125执行HARQ传输时，初始传输及其相关联的一个或多个重传可以从具有较大大小N'的联合极化码生成。例如，当N是初始传输的极化码大小时，N'＝2N(例如，对于N＝32，N'＝2N＝64；或对于N＝16，N'＝2N＝32)，其中在初始传输中携带的多个信息位的一部分被选择在重传中携带。
图2图示了其中可以实现根据本发明的各种提议方案的示例设计200。在设计200中，对于初始传输(在图2中表示为“1st TX”)，可以生成码块循环冗余校验(code blockcyclic redundancy check，CB CRC)，其中多个信息位作为输入被传输。例如，可以将CBCRC生成为NR物理下行链路共享信道(physical downlink shared channel，PDSCH)CBCRC。然后，可以基于CB CRC和大小为N的极化输入序列进行编码器输入位映射和冻结，以生成携带信息位的大小为N的极化子码，如图2下部所示。编码器输入位映射和冻结功能块可以接收来自极化输入序列功能块的输入，该输入指示要生成为N位的极化CB的大小(例如，对于较低极化子码)。携带信息位的大小为N的极化子码然后可以由极化编码器(或极化编码功能块)处理以生成大小为N的初始极化码，以进行速率匹配、交织和选择用于传输。
在设计200中，对于重传，可以从多个信息位中选择用于初始传输的一个或多个不可靠位作为一个或多个重传信息位。例如，一个或多个重传信息位的选择可以基于作为K、N和/或E的函数的第二极化输入序列或查找表。重传(retransmission，ReTX)信息位选择功能块也可以接收来自极化输入序列功能块的输入，该输入指示要生成的极化CB的大小为N位(例如，用于初始传输)或2N位(例如，用于重传)。作为一种选择，一个或多个重传信息位可用于生成重传CRC(ReTX CRC)。然后，可以基于一个或多个重传信息位(或ReTX CRC，如果可用)和相同的极化输入序列(用于初始传输)来执行编码器输入位映射和冻结，以生成大小为N的极化子码，该极化子码携带一个或多个用于IR-HARQ的重传信息位，如图2的下部所示。编码器输入位映射和冻结功能块可以从极化输入序列功能块接收输入，该输入指示要生成为N位的极化CB的大小(例如，用于上极化子码(upper polar sub-code))。携带一个或多个重传信息位的大小为N的极化子码然后可以通过极化编码进行处理以生成大小为2N的重传极化码以进行速率匹配和发送。在设计200中，可以对下极化编码(lower polarencoding)功能块的输出和上极化编码(upper polar encoding)功能块的输出进行异或运算，从而提供一个大小为N的极化CB作为速率匹配功能块的输入。为了降低开销和解码复杂度，重传可以包括ReTX CRC，其具有比CB CRC的尺寸更小的尺寸(例如，更少的比特)。
对于具有速率匹配的极化编码，其中交织器用于编码器输出，部分输入位可能容易出错，从而降低码块错误性能。此外，速率匹配后被打孔或缩短的相应输入位将对其他输入位的极化效应产生负面影响。因此，需要额外冻结这些受影响的位以保持系统性能。在这方面，在一些速率匹配和交织的子块被打孔和/或缩短的情况下可以观察到几个问题(例如，E<N，其中E代表速率匹配后的传输比特，N代表用于重传的极化母码大小)以及相应的建议解决方案如下所述。
第一个问题是编码器输入子块中对应于重传(例如，对于HARQ)中索引最少的子块的子块的比特在数量相对于子块大小较小的情况下是易受攻击的。例如，在数量小于子块大小(N/32，其中N是初始传输的极化母码大小)的α(例如，α＝1/2)的情况下，可能会出现第一个问题。
在关于第一个问题的根据本发明的第一个提出的方案下，提出的方案的实施方式可以额外地释放极化编码器输入中的相应子块以避免易受攻击的位。例如，如果用于重传的编码位的第i个子块是索引最少的比特并且大小少于或小于阈值(例如，比特数<N/64)，则编码器输入中的第P(i)个比特子块可以额外冻结。在重新使用NR速率匹配的情况下，3GPP技术规范(Technical Specification，TS)38.212的表5.4.1.1-1中定义的值可用作P(i)的值。图3图示了根据本发明的第一提议方案下的示例场景300。在场景300中，左侧的子块列代表信息位的编码器输入子块。并且，右边的子块列代表编码位的速率匹配和子块交织器输出子块，该编码位包括一些打孔的编码位、作为用于传输的比特选择结果的用于传输的输出位、以及缩短的编码位。在场景300中，极化编码可以包括额外冻结极化编码器输入中的相应子块以避免易受攻击的位。
第二个问题是，如果用于重传的被打孔或缩短的编码位的总数大于对应初始传输的极化母码大小的特定部分(例如，3/4)(在此表示为“N”)，重传的极化码结构可能会降级，从而可能导致性能的显着损失。
在关于第二个问题的根据本发明的第二提议方案下，用于重传的信息位可以被强制或以其他方式设置为零，以在初始传输缩短的情况下有效地产生追逐组合(chase-combining，CC)-HARQ。例如，在N＝4096的情况下，缩短位数＝200，打孔位数＝3000，那么重传的信息位数可以设置为0，因此可以只进行CC-HARQ.
第三个问题是，当打孔位的数量(从较小的索引到较大的索引)大于N/2时，更可能在索引小于N/2的输入比特位置中发生错误，其中N是速率匹配交织器看到的极化代码大小。也就是说，在打孔编码位的数量很大的情况下，极化编码器看到的最小索引子块的子块的极化可能很弱，因为不会首先解码上层子块以为其提供组合增益。
在关于第三个问题的根据本发明的第三提议方案下，在打孔位的数量大于N/2的情况下，其中N是速率匹配交织器看到的极化码大小，极化编码可以包括额外冻结信息位的相应编码器输入子块的最小N/2比特位置。图4图示了根据本发明的第三提议方案下的示例场景400。在场景400中，左侧的子块列代表信息位的编码器输入子块。并且，右边的子块列代表编码位的速率匹配和子块交织器输出子块，该编码位包括一些打孔的编码位、作为用于传输的比特选择结果的用于传输的输出位、以及缩短的编码位。在场景400中，极化编码可以包括额外地冻结信息位的对应编码器输入子块的最小N/2比特位置。
第四个问题是索引最小的比特的交织子块所对应的输入子块更容易出现错误。即，对应于最小索引输出位的交织子块的编码器输入子块可能具有较小的极化增益，因为不存在具有较小输入位索引的连接子块。
在关于第四个问题的根据本发明的第四提议方案下，极化编码器可以额外地冻结与最小索引输出位的交织子块相对应的编码器输入子块。图5图示了根据本发明的第四提议方案下的示例场景500。在场景500中，左侧的子块列代表信息位的编码器输入子块。并且，右边的子块列代表编码位的码率匹配和子块交织器输出子块，该编码位包括一些打孔的编码位、作为用于传输的比特选择结果的用于传输的输出位、以及缩短的编码位。在场景500中，极化编码可以包括额外冻结与最小索引输出位的交织子块相对应的编码器输入子块。
第五个问题是，当打孔位数达到N的3/4时，增量冗余(incremental redundancy，IR)性能趋于变得与追逐组合(chase-combining，CC)相当或更差。此外，当打孔位数达到N的3/8时，IR性能往往会严重下降。据观察，如果有效代码长度减少到N/2(例如，通过将信息位放在较低的N/2代码中，同时使用较高的N/2代码仅用于CC重复)。
在关于第五个问题的根据本发明的第五提议方案下，关于观察到的导致性能下降的打孔位(假设打孔位的数量为P)的问题，编码器输入中的比特可能被额外冻结从0到
Figure BDA0003177098080000071
例如，在P＝3N/4的情况下，那么第五个提议方案的实现可以额外地将极化编码器输入处的位索引从0冻结到N-1。作为另一个例子，在P＝3N/8的情况下，那么极化编码可能会额外地将极化编码器输入处的位索引从0冻结到N/2-1。值得注意的是，在各种实施方式中，因子4/3可以用近似分数代替，分母为是2的幂(例如，21/16或22/16)。此外，冻结位的最大界限可以由代码长度N限定。图6图示了根据本发明的第五提议方案下的示例场景600。在场景600中，左侧的子块列代表信息位的编码器输入子块。并且，右边的子块列代表编码位的速率匹配和子块交织器输出子块，该编码位包括一些打孔的编码位、作为用于传输的比特选择结果的用于传输的输出位、以及缩短的编码位。在场景600中，可以额外冻结信息位的编码器输入子块列中的位0～23以解决该问题。
第六个问题是，与包含最大打孔位索引的交织子块对应的输入子块中更可能发生错误。即，对应于包含最大打孔位索引的交织子块的编码器输入子块趋向于具有较小的极化增益，因为不存在具有较小输入比特索引的连接子块。
在根据关于第六个问题的本发明的第六提议方案下，极化编码可以包括额外冻结与包含最大打孔位索引的交织子块相对应的编码器输入子块。为了实现额外的增强，极化编码可能包括额外冻结编码器输入子块，该编码器输入子块对应于包含最大打孔位索引的交织子块加上附加的后续一个或多个子块。图7图示了根据本发明的第六提议方案下的示例场景700。在场景700中，左侧的子块列代表信息位的编码器输入子块。并且，右边的子块列代表编码位的速率匹配和子块交织器输出子块，该编码位包括一些打孔的编码位、作为用于传输的比特选择结果的用于传输的输出位、以及缩短的编码位。在场景700中，对应于交织子块的编码器输入子块可以附加地冻结，该交织子块包含打孔位的最大索引(并且，可选地，跟随一个或多个子块)。
说明性实施方式
图8示出了根据本发明的实施方式的至少具有示例装置810和示例装置820的示例通信系统800。装置810和装置820中的每一个可以执行各种功能以实现这里描述的与用于移动通信中的极化编码的附加位冻结有关的方案、技术、进程和方法，包括上面关于各种提出的设计、概念、方案描述的各种方案、上述系统和方法，包括网络环境100，以及下述进程。
装置810和装置820中的每一个都可以是电子装置的一部分，电子装置可以是网络装置或UE(例如，UE 110)(例如便携式或移动装置、可穿戴装置、车载设备或车辆、无线通信装置或计算装置)。例如，装置810和装置820中的每一个都可以在智能手机、智能手表、个人数字助理、车辆中的电子控制单元(electronic control unit，ECU)、数码相机或诸如平板电脑、膝上电脑或笔记本电脑的计算设备中实现。装置810和装置820中的每一个也可以是机器类型装置的一部分，机器类型装置可以是物联网装置，例如不可移动或固定装置、家用装置、路边单元(roadside unit，RSU)、有线通信设备或计算装置。例如，装置810和装置820中的每一个都可以在智能恒温器、智能冰箱、智能门锁、无线扬声器或家庭控制中心中实现。当在网络装置中实施或作为网络装置实施时，装置810和/或装置820可以实施在LTE、LTE-Advanced或LTE-Advanced Pro网络中的eNodeB中或5G网络、NR网络或IoT网络中的gNB或TRP中。
在一些实施方式中，装置810和装置820中的每一个可以以一个或多个集成电路(integrated-circuit，IC)芯片的形式实施，例如但不限于一个或多个单核处理器、一个或多个单核处理器多个多核处理器、一个或多个复杂指令集计算(complex-instruction-set-computing，CISC)处理器或一个或多个精简指令集计算(reduced-instruction-set-computing，RISC)处理器。在上述各种方案中，装置810和装置820中的每一个都可以在网络装置或UE中实现或作为网络装置或UE实现。装置810和装置820中的每一个可以包括图8中所示的那些组件中的至少一些。例如，处理器812和处理器822之类的处理器。装置810和装置820中的每一个还可以包括一个或多个与本发明所提出的方案不相关的其他组件(例如，内部电源、显示设备和/或用户界面设备)，因此，装置810和装置820这样的一个或多个组件均未在图8中示出，为了简单和简洁也未在下面描述。
在一方面，处理器812和处理器822中的每一个可以以一个或多个单核处理器、一个或多个多核处理器、或者一个或多个CISC或RISC处理器的形式实现。即，即使在本发明中使用单数术语“处理器”来指代处理器812和处理器822，但根据本发明处理器812和处理器822中的每一个在一些实施方式中可以包括多个处理器，并且在其他实施方式中可以包括单个处理器。在另一方面，处理器812和处理器822中的每一个可以以具有多个电子组件的硬件(以及可选地，固件和/或中间件)的形式实现，该多个电子组件包括例如但不限于被配置和布置以实现根据本发明特定目的的一个或多个晶体管、一个或多个二极管，一个或多个电容器、一个或多个电阻器、一个或多个电感器、一个或多个忆阻器和/或一个或多个变抗器。换言之，在至少一些实施方式中，处理器812和处理器822中的每一个是专门设计、布置和配置为执行特定任务的专用机器，该特定任务包括与根据本发明的各种实施方式的移动通信中的极化编码的附加位冻结有关的那些任务。例如，处理器812和处理器822中的每一个可以具有各自的带有硬件组件(以及，可选地，固件和/或中间件)的电路，这些硬件组件被配置为通过实现根据本发明的各种提议方案来实现设计200以解决这里描述的各种问题，包括上面关于图3～图7描述的那些。
在一些实施方式中，装置810还可以包括耦接到处理器812的收发器816。收发器816能够无线地发送和接收数据。在一些实施方式中，收发器816能够与不同无线电接入技术(radio access technology，RAT)的不同类型的无线网络进行无线通信。在一些实施方式中，收发器816可以配备有多个天线端口(未示出)，例如四个天线端口。即，收发器816可以配备有用于多输入多输出(multiple-input multiple-output，MIMO)无线通信的多个发射天线和多个接收天线。在一些实施方式中，装置820还可以包括耦接到处理器822的收发器826。收发器826可以包括能够无线发送和接收数据的收发器。在一些实施方式中，收发器826能够与不同类型的UE/不同RAT的无线网络进行无线通信。在一些实施方式中，收发器826可以配备有多个天线端口(未示出)，例如四个天线端口。即，收发器826可以配备有用于MIMO无线通信的多个发射天线和多个接收天线。
在一些实施方式中，装置810还可以包括耦接到处理器812并且能够被处理器812接入并且在其中存储数据的存储器814。在一些实施方式中，装置820还可以包括耦接到处理器822并且能够被处理器822接入并且在其中存储数据的存储器824。存储器814和存储器824中的每一个可以包括一种类型的随机存取存储器(random-access memory，RAM)，例如动态RAM(dynamic RAM，DRAM)、静态RAM(static RAM，SRAM)、晶闸管RAM(thyristor RAM，T-RAM)和/或零电容RAM(zero-capacitor RAM，Z-RAM)。替代地或另外地，存储器814和存储器824中的每一个可以包括一种类型的只读存储器(read-only memory，ROM)，例如掩模ROM、可编程ROM(programmable ROM，PROM)、可擦除可编程ROM(erasable programmable ROM，EPROM)和/或电可擦除可编程ROM(electrically erasable programmable ROM。EEPROM)。替代地或附加地，存储器814和存储器824中的每一个可以包括一种类型的非易失性随机存取存储器(non-volatile random-access memory，NVRAM)，例如闪存、固态存储器、铁电RAM(ferroelectric RAM，FeRAM)、磁阻RAM(magnetoresistive RAM，MRAM)和/或相变存储器。替代地或附加地，存储器814和存储器824中的每一个可以包括UICC。
装置810和装置820中的每一个可以是能够使用根据本发明的各种提出的方案彼此通信的通信实体。出于说明性目的而非限制，提供如下装置810作为UE(例如，UE 110)和装置820作为无线网络(例如，无线网络30)的网络节点(例如，网络节点35)的能力的描述。
在根据本发明的针对移动通信中用于极化编码的附加位冻结的提议方案下，在UE110中实现或作为UE 110实现的装置810的处理器812可以执行极化编码以对信息位和冻结位(以及CRC位，如果有的话)的多个输入子块进行编码以生成多个编码位子块。类似地，在网络节点125中实现或作为网络节点125实现的装置820的处理器822可以执行极化编码以对信息位和冻结位(以及CRC位，如果有的话)的多个输入子块进行编码以生成多个编码位子块。然后，处理器812可以经由收发器816将编码位子块中的至少一些发送到装置820。同样，处理器822可以经由收发器826将编码位子块中的至少一些发送到装置810。在执行极化编码时，处理器812和处理器822中的每一个都可以执行某些操作。例如，处理器812和处理器822中的每一个可以对多个输入子块执行编码器输入位映射和冻结。此外，处理器812和处理器822中的每一者可额外冻结一个或多个编码器输入位信道。此外，处理器812和处理器822中的每一个可以对多个输入子块进行速率匹配和子块交织以产生一个或多个打孔的打孔位、一个或多个缩短的缩短位，以及作为发送的编码位的至少一些子块的一个或多个输出位。
在一些实施方式中，在执行极化编码时，处理器812和处理器822中的每一个可以在IR-HARQ过程中执行极化编码。在这种情况下，在传输中，处理器812和处理器822中的每一个都可以在IR-HARQ过程中执行重传。
在一些实施方式中，在额外冻结一个或多个编码器输入位信道时，处理器812和处理器822中的每一个可额外冻结与包含最大打孔位索引的交织的多个编码位子块之一相对应的多个输入子块之一，该最大打孔位索引为与包含在交织的多个编码位子块中的其他子块中的打孔位索引相比较的最大打孔位索引。
在一些实施方式中，在额外冻结一个或多个编码器输入位信道时，处理器812和处理器822中的每一个可额外冻结与包含最小输出位索引的交织的多个编码位子块之一相对应的多个输入子块之一，该最小输出位索引为与包含在交织的多个编码位子块中的其他子块中的输出位索引相比较的最小输出位索引。
在一些实施方式中，在额外冻结一个或多个编码器输入位信道时，处理器812和处理器822中的每一个可额外冻结与包含最少索引位并且具有大小小于阈值的交织的多个编码位子块之一相对应的多个输入子块之一。
在一些实施方式中，在额外冻结一个或多个编码器输入位信道中，处理器812和处理器822中的每一个可以响应于用于重传的一个或多个打孔位的数量或一个或多个缩短位的数量大于用于对应于重传的初始传输的极化编码使用的极化母码大小的一部分，将用于重传的多个输入子块的一个或多个中的信息位设置为零。
在一些实施方式中，在额外冻结一个或多个编码器输入位信道中，处理器812和处理器822中的每一个可响应于一个或多个打孔位的数量大于N/2，额外冻结多个输入子块的最小N/2比特位置。在这种情况下，N可以表示由执行速率匹配和子块交织的速率匹配交织器看到的极化码大小。
在一些实施方式中，在额外冻结一个或多个编码器输入位信道时，处理器812和处理器822中的每一个可额外冻结多个输入子块的索引范围从0到
Figure BDA0003177098080000121
的信息位。在这种情况下，P可以表示一个或多个打孔位子块中的打孔位数量。
在根据本发明的关于移动通信中用于极化编码的附加位冻结的另一提议方案下，在UE 110中实现或作为UE 110实现的装置810的处理器812可以执行极化编码以对信息位和冻结位(以及CRC位，如果有的话)的多个输入子块进行编码以生成多个编码位子块。类似地，在网络节点125中实现或作为网络节点125实现的装置820的处理器822可以执行极化编码以对信息位和冻结位(以及CRC位，如果有的话)的多个输入子块进行编码以生成多个编码位子块。然后，处理器812可以经由收发器816将编码位子块中的至少一些发送到装置820。同样，处理器822可以经由收发器826将编码位子块中的至少一些发送到装置810。在执行极化编码时，处理器812和处理器822中的每一个都可以执行某些操作。例如，处理器812和处理器822中的每一个可以额外地冻结与交织的多个编码位子块之一相对应的多个输入子块之一，这由于打孔而降低极化增益。
在一些实施方式中，在额外冻结多个输入子块中的一个中，处理器812和处理器822中的每一个可以额外冻结与包含最大打孔位索引的交织的多个编码位子块之一相对应的多个输入子块之一，该最大打孔位索引为与包含在交织的多个编码位子块中的其他子块中的打孔位索引相比较的最大打孔位索引。
在一些实施方式中，在额外冻结多个输入子块中的一个中，处理器812和处理器822中的每一个可以额外冻结与包含最小输出位索引的交织的多个编码位子块之一相对应的多个输入子块之一，该最小输出位索引为与包含在交织的多个编码位子块中的其他子块中的输出位索引相比较的最小输出位索引。
在一些实施方式中，在执行极化编码时，处理器812和处理器822中的每一个可以在IR-HARQ过程中执行极化编码。在这种情况下，在传输中，处理器812和处理器822中的每一个都可以在IR-HARQ过程中执行重传。此外，在执行极化编码时，处理器812和处理器822中的每一个都可以执行一些操作。例如，处理器812和处理器822中的每一个可以对多个输入子块执行编码器输入位映射和冻结。此外，处理器812和处理器822中的每一个可以对多个输入子块进行速率匹配和子块交织以产生一个或多个打孔的打孔位、一个或多个缩短的缩短位，以及作为发送的编码位的至少一些子块的一个或多个输出位。
说明性进程
图9图示了根据本发明的实施方式的实例进程900。进程900可以表示部分地或完全地实现上述各种提议的设计、概念、方案、系统和方法的一个方面，包括上述那些。更具体地，进程900可以表示与用于移动通信中的极化编码的附加位冻结有关的所提出的概念和方案的一个方面。进程900可包括如块910和920中的一个或多个所示的一个或多个操作、动作或功能。尽管被示为离散块，但进程900的各个块可被划分为额外的块、组合成更少的块或被消除，取决于所需的实现。此外，进程900的块/子块可以按照图9所示的顺序执行，或者，可选地以不同的顺序执行。此外，可以迭代地执行进程900的块/子块中的一个或多个。进程900可以由装置810和装置820以及它们的任何变体来实施或在装置810和装置820中实施。仅出于说明的目的并且不限制范围，以下在装置810作为UE(例如，UE 110)和装置820作为诸如无线网络(例如，无线网络120)的网络节点或基站(例如，网络节点125)的通信实体的上下文中描述进程900。进程900可以在块910处开始。
在910处，进程900可以包括在UE 110中实现或作为UE 110实现的装置810的处理器812执行极化编码以对信息位和冻结位(以及CRC比特，如果有的话)的多个输入子块进行编码以生成多个编码位子块。类似地，进程900可以包括在网络节点125中实现或作为网络节点125实现的装置820的处理器822执行极化编码以对信息位和冻结位(以及CRC位，如果有的话)的多个输入子块进行编码以生成多个编码位子块。在执行极化编码时，进程900可以包括处理器812或处理器822执行某些操作。例如，进程900可以包括处理器812或处理器822对多个输入子块执行编码器输入位映射和冻结。此外，进程900可包括处理器812或处理器822额外冻结一个或多个编码器输入位信道。此外，进程900可包括处理器812或处理器822对多个输入子块进行速率匹配和子块交织以产生一个或多个打孔的打孔位、一个或多个缩短的缩短位，以及作为发送的编码位的至少一些子块的一个或多个输出位。进程900可以从910进行到920。
在920处，进程900可以包括处理器812经由收发器816向装置820发送多个编码位子块中的至少一些。同样地，进程900可以包括处理器822经由收发器826向装置810发送多个编码位子块中的至少一些。
在一些实现中，在执行极化编码时，进程900可以包括处理器812或处理器822在IR-HARQ过程中执行极化编码。在这种情况下，在传输中，进程900可以包括处理器812或处理器822在IR-HARQ过程中执行重传。
在一些实施方式中，在额外冻结一个或多个编码器输入位信道时，进程900可以包括处理器812或处理器822额外冻结与包含最大打孔位索引的交织的多个编码位子块之一相对应的多个输入子块之一，该最大打孔位索引为与包含在交织的多个编码位子块中的其他子块中的打孔位索引相比较的最大打孔位索引。
在一些实施方式中，在额外冻结一个或多个编码器输入位信道中，进程900可以包括处理器812或处理器822额外冻结与包含最小输出位索引的交织的多个编码位子块之一相对应的多个输入子块之一，该最小输出位索引为与包含在交织的多个编码位子块中的其他子块中的输出位索引相比较的最小输出位索引。
在一些实施方式中，在额外冻结一个或多个编码器输入位信道中，进程900可以包括处理器812或处理器822额外冻结与包含最少索引位并且具有大小小于阈值的交织的多个编码位子块之一相对应的多个输入子块之一。
在一些实施方式中，在额外冻结一个或多个编码器输入位信道中，进程900可以包括处理器812或处理器822响应于用于重传的一个或多个打孔位的数量或一个或多个缩短位的数量大于用于对应于重传的初始传输的极化编码使用的极化母码大小的一部分，将用于重传的多个输入子块的一个或多个中的信息位设置为零。
在一些实施方式中，在额外冻结一个或多个编码器输入位信道中，进程900可以包括处理器812或处理器822响应于一个或多个打孔位的数量大于N/2，额外冻结多个输入子块的最小N/2比特位置。在这种情况下，N可以表示由执行速率匹配和子块交织的速率匹配交织器看到的极化码大小。
在一些实施方式中，在额外冻结一个或多个编码器输入位信道时，进程900可包括处理器812或处理器822额外冻结多个输入子块的索引范围从0到
Figure BDA0003177098080000141
的信息位。在这种情况下，P可以表示一个或多个打孔位子块中的打孔位数量。
图10图示了根据本发明的实施方式的实例进程1000。进程1000可以表示部分地或完全地实现上述各种提议的设计、概念、方案、系统和方法的一个方面，包括上述那些。更具体地，进程1000可以表示与用于移动通信中的极化编码的附加位冻结有关的所提出的概念和方案的一个方面。进程1000可包括如块1010和1020中的一个或多个所示的一个或多个操作、动作或功能。尽管被示为离散块，但进程1000的各个块可被划分为额外的块、组合成更少的块或被消除，取决于所需的实现。此外，进程1000的块/子块可以按图10所示的顺序执行，或者，可选地以不同的顺序执行。此外，可以迭代地执行进程1000的块/子块中的一个或多个。进程1000可以由装置810和装置820以及它们的任何变体来实施或在装置810和装置820中实施。仅出于说明的目的并且不限制范围，以下在装置810作为UE(例如，UE 110)和装置820作为诸如无线网络(例如，无线网络120)的网络节点或基站(例如，网络节点125)的通信实体的上下文中描述进程1000。进程1000可以在块1010开始。
在1010处，进程1000可以包括装置810的处理器812，其在UE 110中实现或作为UE110实现，执行极化编码以对信息位和冻结位(以及CRC比特，如果有的话)的多个输入子块进行编码以生成多个编码位子块。类似地，进程1000可以包括装置820的处理器822，在网络节点125中实现或作为网络节点125实现，执行极化编码以对信息位和冻结位(以及CRC位，如果有的话)的多个输入子块进行编码以生成多个编码位子块。在执行极化编码时，进程1000可以包括处理器812或处理器822额外冻结与交织的多个编码位子块之一相对应的多个输入子块之一，这由于打孔而降低极化增益。进程1000可以从1010进行到1020。
在1020处，进程1000可以包括处理器812经由收发器816向装置820发送多个编码位子块中的至少一些。同样地，进程1000可以包括处理器822经由收发器826向装置810发送多个编码位子块中的至少一些。
在一些实施方式中，在额外冻结多个输入子块之一中，进程1000可包括处理器812或处理器822额外冻结与包含最大打孔位索引的交织的多个编码位子块之一相对应的多个输入子块之一，该最大打孔位索引为与包含在交织的多个编码位子块中的其他子块中的打孔位索引相比较的最大打孔位索引。
在一些实施方式中，在额外冻结多个输入子块之一中，进程1000可包括处理器812或处理器822额外冻结与包含最小输出位索引的交织的多个编码位子块之一相对应的多个输入子块之一，该最小输出位索引为与包含在交织的多个编码位子块中的其他子块中的输出位索引相比较的最小输出位索引。
在一些实施方式中，在执行极化编码时，进程1000可以包括处理器812或处理器822在IR-HARQ过程中执行极化编码。在这种情况下，在传输中，进程1000可以包括处理器812或处理器822在IR-HARQ过程中执行重传。此外，在执行极化编码时，进程1000可以包括处理器812或处理器822执行一些操作的。例如，进程1000可以包括处理器812或处理器822对多个输入子块执行编码器输入位映射和冻结。此外，进程1000可包括处理器812或处理器822对多个输入子块进行速率匹配和子块交织以产生一个或打孔的打孔位、一个或多个缩短的缩短位、以及作为发送的编码位的至少一些子块的一个或多个输出位。
附加说明
本发明所述的主题有时例示了包含于不同其它部件之内或与不同其它部件连接的不同部件。应理解，这种所描绘的架构仅是示例，并且实际上可以实施实现相同功能的许多其他架构。在概念意义上，实现相同功能的部件的任意排列被有效地“关联”为使得实现期望的功能。因此，无论架构或中间部件如何，本发明被组合为实现特定功能的任意两个部件都可以被看作彼此“关联”，使得实现期望的功能。同样，如此关联的任意两个部件也可被视为彼此“在工作上连接”或“在工作上耦接”，以实现期望的功能，并且能够如此关联的任意两个部件还可被视为彼此“在工作上可耦接”，以实现期望的功能。在工作上可耦接的具体示例包括但不限于：物理上能配套的和/或物理上交互的部件和/或可无线交互的和/或无线交互的部件和/或逻辑上交互的和/或逻辑上可交互的部件。
进一步地，关于本发明任意复数和/或单数术语的大量使用，本领域技术人员可针对上下文和/或应用酌情从复数转化为单数和/或从单数转化为复数。为了清楚起见，本发明可以明确地阐述各种单数/复数互易。
而且，本领域技术人员将理解，通常，本发明所用的术语且尤其是在所附权利要求(例如，所附权利要求的正文)中所用的术语通常意为“开放”术语(例如，术语“包括”应被解释为“包括但不限于”，术语“具有”应被解释为“至少具有”，术语“包含”应解释为“包含但不限于”，等等)。本领域技术人员还将理解，如果刻意引入的权利要求列举的特定数目，则这种意图将在权利要求中明确地列举，并且在这种列举不存在时不存在这种意图。例如，作为理解的帮助，本发明所附权利要求可以包含引入权利要求列举的引入性短语“至少一个”和“一个或多个”的使用。然而，这种短语的使用不应该被解释为暗示：一个权利要求列举由不定冠词“一”或“一个”的引入将包含这种所引入的权利要求列举的任意特定权利要求限于只包含一个这种列举的实施方式，即使当同一权利要求包括引入性短语“一个或多个”或“至少一个”以及不定冠词(诸如“一”或“一个”)(例如，“一”和/或“一个”应被解释为意指“至少一个”或“一个或多个”)的时候；这同样适用于用来引入权利要求列举的定冠词的使用。另外，即使明确列举了特定数量的所引入权利要求列举，本领域技术人员也将认识到，这种列举应被解释为意指至少所列举的数量(例如，在没有其它的修饰语的情况下，“两个列举”的无修饰列举意指至少两个列举、或两个或多个列举)。此外，在使用类似于“A、B以及C等中的至少一个”的惯例的那些情况下，通常，这种解释在本领域技术人员将理解这个句式意义例如意指：“具有A、B以及C中的至少一个的系统”将包括但不限于单独具有A、单独具有B、单独具有C、一同具有A和B、一同具有A和C、一同具有B和C和/或一同具有A、B以及C等的系统。在使用类似于“A、B或C等中的至少一个”的惯例的那些情况下，通常，这种解释在本领域技术人员将理解这个句式意义例如意指：“具有A、B或C中至少一个的系统”将包括但不限于单独具有A、单独具有B、单独具有C、一同具有A和B、一同具有A和C、一同具有B和C和/或一同具有A、B以及C等的系统。本领域技术人员还将理解，无论是在说明书、权利要求还是附图中，实际上呈现两个或多个另选项的任意转折词语和/或短语应当被理解为设想包括这些项中的一个、这些项中的任一个或两者的可能性。例如，短语“A或B”将被理解为包括“A”或“B”或“A和B”的可能性。
根据上述内容，将理解，本发明已经为了例示的目的而描述了本发明的各种实施方式，并且可以在不偏离本发明的范围和精神的情况下进行各种修改。因此，本发明所公开的各种实施方式不旨在限制，真正的范围和精神由所附权利要求来表示。

Claims (21)

1.一种用于移动通信中的极化编码的附加位冻结的方法，包括：
由装置的处理器执行极化编码以对信息位、冻结位和可选循环冗余校验位的多个输入子块进行编码以生成多个编码位子块；以及
由所述处理器发送所述多个编码位子块的至少一些，
其中执行所述极化编码包括：
对所述多个输入子块进行编码器输入位映射和冻结；
额外冻结一个或多个编码器输入位信道；以及
对所述多个输入子块进行速率匹配和子块交织以产生一个或多个打孔位、一个或多个缩短位和一个或多个输出位，作为被发送的所述多个编码位子块的至少一些。
2.如权利要求1所述的方法，其特征在于，执行所述极化编码包括在增量冗余混合自动重传请求过程中执行所述极化编码，并且其中所述发送包括在所述增量冗余混合自动重传请求过程中执行重传。
3.如权利要求1所述的方法，其特征在于，所述额外冻结所述一个或多个编码器输入位信道包括额外冻结与包含最大打孔位索引的所述交织的多个编码位子块之一相对应的所述多个输入子块之一，该最大打孔位索引为与包含在所述交织的多个编码位子块中的其他子块中的打孔位索引相比较的最大打孔位索引。
4.如权利要求1所述的方法，其特征在于，所述额外冻结所述一个或多个编码器输入位信道包括额外冻结与包含最小输出位索引的所述交织的多个编码位子块之一相对应的所述多个输入子块之一，该最小输出位索引为与包含在所述交织的多个编码位子块中的其他子块中的输出位索引相比较的最小输出位索引。
5.如权利要求1所述的方法，其特征在于，所述额外冻结所述一个或多个编码器输入位信道包括额外冻结与包含最少索引位并且具有大小小于阈值的所述交织的多个编码位子块之一相对应的所述多个输入子块之一。
6.如权利要求1所述的方法，其特征在于，所述额外冻结所述一个或多个编码器输入位通道包括响应于用于重传的一个或多个打孔位的数量或一个或多个缩短位的数量大于用于对应于所述重传的初始传输的极化编码使用的极化母码大小的一部分，将用于所述重传的所述多个输入子块的一个或多个中的信息位设置为零。
7.如权利要求1所述的方法，其特征在于，所述额外冻结所述一个或多个编码器输入位信道包括响应于所述一个或多个打孔位的数量大于N/2，额外冻结所述多个输入子块的最小N/2比特位置，并且其中N表示由执行所述速率匹配和子块交织的速率匹配交织器看到的极化码大小。
8.如权利要求1所述的方法，其特征在于，所述额外冻结所述一个或多个编码器输入位信道包括额外冻结所述多个输入子块的索引范围从0到
Figure FDA0003177098070000021
的信息位，其中P表示一个或多个打孔位子块中的打孔位数。
9.一种用于移动通信中的极化编码的附加位冻结的方法，包括：
由装置的处理器执行极化编码以对信息位、冻结位和可选循环冗余校验位的多个输入子块进行编码以生成多个编码位子块；以及
由所述处理器发送所述多个编码位子块的至少一些，
其中，由于打孔而降低极化增益，所述执行极化编码包括额外冻结与交织的所述多个编码位子块之一相对应的所述多个输入子块之一。
10.如权利要求9所述的方法，其特征在于，所述额外冻结所述多个输入子块之一包括额外冻结与包含最大打孔位索引的所述交织的多个编码位子块之一相对应的所述多个输入子块之一，该最大打孔位索引为与包含在所述交织的多个编码位子块中的其他子块中的打孔位索引相比较的最大打孔位索引。
11.如权利要求9所述的方法，其特征在于，所述额外冻结所述多个输入子块之一包括额外冻结与包含最小输出位索引的所述交织的多个编码位子块之一相对应的所述多个输入子块之一，该最小输出位索引为与包含在所述交织的多个编码位子块中的其他子块中的输出位索引相比较的最小输出位索引。
12.如权利要求9所述的方法，其特征在于，执行所述极化编码包括在增量冗余混合自动重传请求过程中执行所述极化编码，并且其中所述发送包括在所述增量冗余混合自动重传请求过程中执行重传，以及其中，执行所述极化编码还包括：
对所述多个输入子块进行编码器输入位映射和冻结；以及
对所述多个输入子块进行速率匹配和子块交织以产生一个或多个打孔位、一个或多个缩短位和一个或多个输出位，作为被发送的所述多个编码位子块的至少一些。
13.一种用于移动通信中的极化编码的附加位冻结的装置，包括：
收发器，配置为进行无线通信；以及
处理器，耦接于所述收发器并被配置为执行如下操作，包括：
执行极化编码以对信息位、冻结位和可选循环冗余校验位的多个输入子块进行编码以生成多个编码位子块；以及
经由所述收发器发送所述多个编码位子块的至少一些，
其中，在执行所述极化编码时，所述处理器被配置为执行以下操作：
对所述多个输入子块进行编码器输入位映射和冻结；
额外冻结一个或多个编码器输入位信道；以及
对所述多个输入子块进行速率匹配和子块交织以产生一个或多个打孔位、一个或多个缩短位和一个或多个输出位，作为被发送的所述多个编码位子块的至少一些。
14.如权利要求13所述的装置，其特征在于，在执行极化编码时，所述处理器被配置为在增量冗余混合自动重传请求过程中执行极化编码，并且其中，在发送时，所述处理器被配置为在所述增量冗余混合自动重传请求过程中执行重传。
15.如权利要求13所述的装置，其特征在于，在额外冻结所述一个或多个编码器输入位信道中，所述处理器被配置为额外冻结与包含最大打孔位索引的所述交织的多个编码位子块之一相对应的所述多个输入子块之一，该最大打孔位索引为与包含在所述交织的多个编码位子块中的其他子块中的打孔位索引相比较的最大打孔位索引。
16.如权利要求13所述的装置，其特征在于，在额外冻结所述一个或多个编码器输入位信道中，所述处理器被配置为额外冻结与包含最小输出位索引的所述交织的多个编码位子块之一相对应的所述多个输入子块之一，该最小输出位索引为与包含在所述交织的多个编码位子块中的其他子块中的输出位索引相比较的最小输出位索引。
17.如权利要求13所述的装置，其特征在于，在额外冻结所述一个或多个编码器输入位信道中，所述处理器被配置为额外冻结与包含最少索引位并且具有大小小于阈值的所述交织的多个编码位子块之一相对应的所述多个输入子块之一。
18.如权利要求13所述的装置，其特征在于，在额外冻结所述一个或多个编码器输入位信道时，所述处理器被配置为响应于用于重传的一个或多个打孔位的数量或一个或多个缩短位的数量大于用于对应于所述重传的初始传输的极化编码使用的极化母码大小的一部分，将用于所述重传的所述多个输入子块的一个或多个中的信息位设置为零。
19.如权利要求13所述的装置，其特征在于，在额外冻结所述一个或多个编码器输入位信道中，所述处理器被配置为响应于所述一个或多个打孔位的数量大于N/2，额外冻结所述多个输入子块的最小N/2比特位置，并且其中N表示由执行所述速率匹配和子块交织的速率匹配交织器看到的极化码大小。
20.如权利要求13所述的装置，其特征在于，在额外冻结所述一个或多个编码器输入比特通道时，所述处理器被配置为额外冻结所述多个输入子块的索引范围从0到
Figure FDA0003177098070000041
的信息位，其中P表示一个或多个打孔位子块中的打孔位数。
21.一种非易失性计算机可读存储介质，存储有程序指令和数据，当所述程序指令和数据被用于移动通信中的极化编码的附加位冻结的装置的处理器执行时，使得所述装置执行如上权利要求1-12项任一项所述的操作。
CN202110836110.1A 2020-08-10 2021-07-23 用于移动通信中的极化编码的附加位冻结的方法及装置 Pending CN114079538A (zh)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
US202063063567P 2020-08-10 2020-08-10
US63/063,567 2020-08-10
US202063065582P 2020-08-14 2020-08-14
US63/065,582 2020-08-14
US202063068419P 2020-08-21 2020-08-21
US63/068,419 2020-08-21
US202063072980P 2020-09-01 2020-09-01
US63/072,980 2020-09-01
US17/365,965 US11588588B2 (en) 2020-08-10 2021-07-01 Additional bit freezing for polar coding
US17/365,965 2021-07-01

Publications (1)

Publication Number Publication Date
CN114079538A true CN114079538A (zh) 2022-02-22

Family

ID=80114287

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110836110.1A Pending CN114079538A (zh) 2020-08-10 2021-07-23 用于移动通信中的极化编码的附加位冻结的方法及装置

Country Status (3)

Country Link
US (1) US11588588B2 (zh)
CN (1) CN114079538A (zh)
TW (1) TWI800871B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020049348A1 (en) * 2018-09-07 2020-03-12 Telefonaktiebolaget Lm Ericsson (Publ) Efficient polar code construction in 5g

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108575116A (zh) * 2017-01-09 2018-09-25 联发科技股份有限公司 利用极化码的广播信道增强
US20190140663A1 (en) * 2016-06-14 2019-05-09 Lg Electronics Inc. Data retransmission method for polar code, and device therefor
CN110192347A (zh) * 2017-01-16 2019-08-30 高通股份有限公司 动态冻结极化码
CN110249535A (zh) * 2017-01-09 2019-09-17 高通股份有限公司 针对编码和解码的比特分配
CN110431752A (zh) * 2017-03-23 2019-11-08 英特尔公司 极性码的灵活信息块大小支持
CN110999094A (zh) * 2017-01-10 2020-04-10 瑞典爱立信有限公司 通过与外系统码交织而级联的极化码的制码和解码
CN111034058A (zh) * 2017-08-21 2020-04-17 联发科技股份有限公司 用于具有速率匹配的极化码的附加比特冻结技术
CN111357219A (zh) * 2017-11-15 2020-06-30 Idac控股公司 极性编码系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108289006B (zh) * 2017-01-09 2021-07-16 上海诺基亚贝尔股份有限公司 用于通信系统中的数据处理的方法和设备
KR20210006807A (ko) * 2019-07-09 2021-01-19 삼성전자주식회사 통신 시스템에서 신호 송수신 장치 및 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190140663A1 (en) * 2016-06-14 2019-05-09 Lg Electronics Inc. Data retransmission method for polar code, and device therefor
CN108575116A (zh) * 2017-01-09 2018-09-25 联发科技股份有限公司 利用极化码的广播信道增强
CN110249535A (zh) * 2017-01-09 2019-09-17 高通股份有限公司 针对编码和解码的比特分配
US20200099469A1 (en) * 2017-01-09 2020-03-26 Jing Jiang Bit allocations for encoding and decoding
CN110999094A (zh) * 2017-01-10 2020-04-10 瑞典爱立信有限公司 通过与外系统码交织而级联的极化码的制码和解码
CN110192347A (zh) * 2017-01-16 2019-08-30 高通股份有限公司 动态冻结极化码
CN110431752A (zh) * 2017-03-23 2019-11-08 英特尔公司 极性码的灵活信息块大小支持
CN111034058A (zh) * 2017-08-21 2020-04-17 联发科技股份有限公司 用于具有速率匹配的极化码的附加比特冻结技术
CN111357219A (zh) * 2017-11-15 2020-06-30 Idac控股公司 极性编码系统

Also Published As

Publication number Publication date
US20220045784A1 (en) 2022-02-10
TWI800871B (zh) 2023-05-01
TW202207642A (zh) 2022-02-16
US11588588B2 (en) 2023-02-21

Similar Documents

Publication Publication Date Title
EP3487097B1 (en) Information transmission method and sending end device
EP3226422B1 (en) Polar code coding method and coding device
CA2972642C (en) Polar code retransmission method and apparatus
US10425186B2 (en) Combined coding design for efficient codeblock extension
US20170012740A1 (en) Polar code rate matching method and polar code rate matching apparatus
EP3755070B1 (en) Method and apparatus for transmitting uplink control channel
US20190053095A1 (en) Method and device for transmitting data
CN112636879B (zh) 基于混合自动重传请求的码块处理的方法和装置
AU2017400807A1 (en) Method and device for information transmission
CN109391356B (zh) 编码方法、译码方法、编码装置和译码装置
KR102520788B1 (ko) 채널 상태 정보 인코딩 방법 및 장치, 저장 매체 및 프로세서
CN114079538A (zh) 用于移动通信中的极化编码的附加位冻结的方法及装置
TWI491199B (zh) 用於鏈結適應之資料序列與頻道資訊的同時傳輸與接收的方法及設備
WO2018228553A1 (zh) 数据传输的方法、网络设备和终端设备
US11528035B2 (en) Bit selection for polar coding incremental-redundancy HARQ
US11689317B2 (en) Re-transmission CRC for polar coding incremental-redundancy HARQ
CN108631928B (zh) 数据传输方法、发送设备及接收设备
EP4283901A1 (en) Wireless communication method, terminal device and network device
WO2023226747A1 (zh) 一种信息的重传方法和通信装置
CN116615879A (zh) 移动通信中的软harq方案、信令方法以及报告粒度

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination