CN114079444A - 开关模块、驱动电路以及用于开关模块的系统和方法 - Google Patents

开关模块、驱动电路以及用于开关模块的系统和方法 Download PDF

Info

Publication number
CN114079444A
CN114079444A CN202110919463.8A CN202110919463A CN114079444A CN 114079444 A CN114079444 A CN 114079444A CN 202110919463 A CN202110919463 A CN 202110919463A CN 114079444 A CN114079444 A CN 114079444A
Authority
CN
China
Prior art keywords
terminal
short
circuit
switch module
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110919463.8A
Other languages
English (en)
Inventor
丹尼尔·多梅斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN114079444A publication Critical patent/CN114079444A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08128—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Landscapes

  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

提供了开关模块、用于开关模块的驱动电路和用于开关模块的系统和方法。在实现中，开关模块包括晶体管开关(11)和短路检测电路(12)，晶体管开关(11)包括控制端子、第一负载端子和第二负载端子，短路检测电路(12)被配置成检测第一负载端子与第二负载端子之间的短路状态，以及响应于检测到短路状态而将控制端子与第一负载端子电耦接。通过控制端子与第一负载端子之间的电压来向短路检测电路供电。

Description

开关模块、驱动电路以及用于开关模块的系统和方法
技术领域
本申请涉及开关模块、用于开关模块的驱动电路、包括驱动电路和开关模块的系统，并且涉及相应的方法。
背景技术
基于功率晶体管的开关在各种应用中用于开关高电流或高电压，以例如选择性地将负载耦接至电源，例如供电电压。这样的开关可以设置有单个功率晶体管，或者被设置作为晶体管和二极管的组合(例如具有反并联续流二极管的绝缘栅双极晶体管、IGBT)或者作为若干晶体管的组合，例如半桥构造中的两个功率晶体管。其他组合也是可能的。功率晶体管可以由串联或并联耦接的多个晶体管单元组成以支持诸如数安培的高电流或高电压。
在许多应用中，需要对这样的功率晶体管进行短路保护。短路可以指功率晶体管在接通状态下将非常小的负载(例如只有几欧姆)耦接至电力供应的状况，例如通过简单的电线或其他金属进行的短路)。在这样的短路情况下，流过功率晶体管的电流可以变得非常大，从而导致例如功率晶体管发热或损坏。此外，电子电路的其他部分也可能被高电流损坏。
对于绝缘栅双极晶体管，用于短路监控的常规方法称为去饱和(desat)检测。然而，这在一些情况下可能太慢，即检测短路并且随后关断功率晶体管可能花费太长时间。此外，该方法可能会限制功率晶体管的性能，并且需要在功率晶体管封装之外的像二极管这样的附加部件，这需要空间并且可能导致寄生效应。
发明内容
提供了开关模块、驱动电路、方法以及包括开关模块和驱动电路的系统。
根据实施方式，提供了一种开关模块，包括：
晶体管开关，其包括控制端子、第一负载端子和第二负载端子，
短路检测电路，其被配置成检测第一负载端子与第二负载端子之间的短路状态，以及响应于检测到短路状态而将控制端子电耦接至第一负载端子，
其中，通过控制端子与第一负载端子之间的电压向短路检测电路供应电力。
根据另一实施方式，提供了一种用于包括晶体管开关的开关模块的驱动电路，
其中，驱动电路被配置成：向开关模块的控制端子提供控制信号以控制晶体管开关；检测开关模块的第一负载端子与第二负载端子之间的短路状态；以及响应于检测到短路而关断晶体管开关，其中，检测短路状态是基于控制信号的电流电平和/或基于开关模块的控制端子与第一负载端子之间的电压。
根据又另一实施方式，提供了一种用于开关模块的方法，该开关模块包括晶体管开关，该晶体管开关包括控制端子、第一负载端子和第二负载端子，该方法包括：
通过开关模块检测第一负载端子与第二负载端子之间的短路状态，其中，通过控制端子与第一负载端子之间的电压向开关模块的检测短路状态的短路检测电路供应电力，以及
响应于检测到短路状态而通过开关模块将控制端子电耦接至第一负载端子。
根据其他实施方式，提供了一种用于操作包括晶体管开关的开关模块的方法，包括：
向开关模块提供控制信号以控制晶体管开关，
检测开关模块的第一负载端子与第二负载端子之间的短路状态以及响应于检测到短路而关断晶体管开关，其中，检测短路状态是基于控制信号的电流电平和/或基于开关模块的控制端子与第一负载端子之间的电压。
以上概述仅旨在给出对一些实施方式的简要概述，并且决不应被解释为进行限制，因为其他实施方式可以包括与以上给出的特征不同的特征。
附图说明
图1A和图1B是根据实施方式的系统的框图。
图2是根据一些实施方式的短路检测电路的电路图。
图3A至图3C示出了根据一些实施方式的开关模块中的电流测量的各种实现示例。
图4是示出根据一些实施方式的方法的流程图。
图5A和图5B是示出驱动电路的实现示例的电路图。
具体实施方式
在下文中，将参照附图详细描述各种实施方式。这些实施方式应仅被理解为示例而不应被解释为限制。例如，虽然实施方式可以被描述为包括特定特征(例如元件、部件、设备、动作、事件)，但在其他实施方式中，这些特征中的一些可以被省略或可以被替选特征替代。除了明确示出和描述的特征之外，还可以提供附加特征，例如在开关模块、驱动电路或系统以及与其相关联的方法中常规使用的特征。
一些实施方式涉及开关模块。开关模块是包括一个或更多个晶体管开关的设备。开关模块可以被提供为具有单个壳体或集成在单个芯片上的单个封装。例如，可以在单个封装中提供一个或更多个芯片。
晶体管开关是基于一个晶体管或几个晶体管的开关。在一些实施方式中，晶体管可以是被设计用于开关高电流或高电压(例如数安培的电流或数个10V或甚至100V或更高的电压)的功率晶体管。然而，在其他实施方式中，根据应用，晶体管开关也可以被设计用于较低的电压或电流。晶体管开关中的术语“开关”指的是以下事实：例如与在线性范围内使用的晶体管相比，晶体管开关旨在用作处于导通状态或关断状态的开关。
如背景技术中已经提到的，晶体管开关可以由串联或并联耦接的多个晶体管单元组成。
晶体管开关被描述为包括控制端子、第一负载端子和第二负载端子。通过向控制端子施加控制信号，可以接通或关断晶体管开关。当晶体管开关在其第一负载端子与第二负载端子之间提供低欧姆连接时，晶体管开关接通或处于导通状态，并且当晶体管开关本质上在其第一负载端子与第二负载端子之间提供电隔离(除了在实际实现中可能发生的非常小的泄漏电流之外)时，晶体管开关关断。
各种类型的晶体管可以用于晶体管开关。示例包括场效应晶体管(FET)例如金属氧化物半导体场效应晶体管(MOSFET)、双极结型晶体管(BJT)或绝缘栅双极晶体管(IGBT)。晶体管可以基于各种半导体材料，例如硅(Si)、碳化硅(SiC)或III-V族化合物例如砷化镓。例如，在一些实施方式中可以使用SiC MOSFET。
在场效应晶体管的情况下，控制端子为栅极端子，第一负载端子为源极端子，并且第二负载端子为漏极端子。在双极结型晶体管的情况下，控制端子是基极端子，第一负载端子是发射极端子，并且第二负载端子是集电极端子。在绝缘栅双极晶体管的情况下，控制端子是栅极端子，第一负载端子是发射极端子，并且第二负载端子是集电极端子。
开关模块可以包括单个晶体管开关，但也可以包括多于一个晶体管开关，例如处于半桥或其他配置的两个晶体管开关。在其他实施方式中，可以提供多于两个晶体管开关，例如四个或六个晶体管开关，其可以成对布置以形成半桥配置，例如用于驱动电机的不同相。开关模块中的不同晶体管开关可以是相同类型或不同类型(例如仅IGBT，或者MOSFET与IGBT一起等)。在下文，为了便于说明，将讨论具有单个晶体管开关的开关模块。然而，应当理解，本文讨论的技术也适用于包括多于一个晶体管开关的开关模块。在这个意义上，本文使用的对“晶体管开关”的引用应被解释为是指一个或更多个晶体管开关。
用于接通或关断开关模块的晶体管开关的控制信号可以由驱动电路供应。这样的驱动电路可以单独提供给例如在单独的芯片上、在单独的壳体中、集成在另一电子电路中等的开关模块。
图1A示出了根据实施方式的包括开关模块10和驱动电路13的系统。这样的系统可以被称为智能电源模块。开关模块10包括晶体管开关11。图1A的示例中的晶体管开关11是具有续流二极管的绝缘栅双极晶体管(IGBT)。如上面提到的，这仅作为示例给出，并且可以在开关模块10中提供其他类型的晶体管开关和/或不止一个晶体管开关，例如基于SiC的MOSFET。晶体管开关11的栅极端子耦接至开关模块10的外部栅极端子G，晶体管开关11的集电极端子耦接至开关模块10的外部集电极端子C，并且晶体管开关11的发射极端子耦接至开关模块10的外部发射极端子E和外部辅助发射极端子E'。外部端子G、C、E和E'在以下意义上是开关模块10的“外部”端子：经由这些端子开关模块10可以耦接至其他设备。这样的外部端子可以例如被实现为封装的引脚。
在一些实施方式中，外部端子G、C、E和E'是开关模块10的仅有的外部端子，或者更一般地说，开关模块10的所有外部端子均耦接至开关模块10的一个晶体管开关或多个晶体管开关的低端子或控制端子(在这种情况下，耦接至晶体管开关11的栅极端子、集电极端子和发射极端子)。在一些实施方式中，特别地，没有提供用于为稍后描述的短路检测电路12供电的单独端子或用于输出指示短路的信号的附加端子。在一些实施方式中，如在常规开关模块中，附加测量电路，例如像温度相关电阻器或热敏电阻器这样的温度测量设备，可以被设置在开关模块10中并且通过单独的外部端子访问。在一些实施方式中，这样的单独的外部端子(如果提供的话)独立于与图1A中所示的部件相关的端子，并且特别地与本文描述的短路检测无关。
在工作中，例如为了选择性地向负载供应电力，外部集电极端子C可以耦接至供电电压，并且外部发射极端子E可以耦接至负载。控制信号CTRL被供应给驱动电路13，驱动电路13通过控制信号CTRL根据需要来通过经由栅极电阻器RG,ext在外部端子G处施加对应的栅极信号来控制晶体管开关11，使得对应的栅极发射极电压(在端子G与E'之间)接通或关断晶体管开关11。图1A的实施方式中的驱动电路13由正供电电压VCC1、VCC2供电。
此外，开关模块10包括短路检测电路12。在图1A的实施方式中，短路检测电路12通过线路17接收通过晶体管开关11的电流的指示。电流的指示是指指示通过晶体管开关11的电流的任何信号。基于该电流的指示(也称为负载电流)，短路检测电路12检测在开关模块10的负载端子处是否存在短路状态。如果集电极端子C连接至供电电压，并且然后发射极端子E对地短路，即经由低欧姆连接(例如电线或其他相对较低的电阻)连接至地，则将存在这样的短路状态。应该注意的是，这种意义上的短路状态可能仍然包括一些电阻，例如数欧姆的电阻。通常，短路状态是指以下状况：可能导致比为晶体管开关11设计的电流更高的电流通过晶体管开关11。
短路检测电路12可以例如通过将接收到的电流的指示与阈值进行比较来检测短路状态，并且如果比较显示电流超过阈值，则这对应于短路检测。在其他实施方式中，如果该指示指示快速上升的电流，则可以检测到短路状态。当检测到短路时，短路检测电路12将连接至晶体管开关11的栅极端子的线路16电耦接至线路15，线路15耦接至开关器件11的发射极端子。这种电耦接导致栅极发射极电压下降，这会关断开关11。线路15、16之间的这样的电耦接可以基本上在线路15、16中产生短路，或者可以将线路15、16与足够低欧姆的电阻器耦接以允许栅极发射极电压的下降。
在图1A的实施方式中，短路检测电路12不接收单独的供电电压(其例如必须通过开关模块10的附加外部端子来供电)，而是通过线路15、16由栅极发射极电压供电。在这方面，应该注意的是，当栅极发射极电压低时，晶体管开关11关断，使得不需要短路监控(因为晶体管开关11无论如何都是关断的)。另一方面，为了接通晶体管开关11，必须供应足够高的栅极发射极电压，该栅极发射机电压因此还能够为短路检测电路12供电。
图1B示出了根据另一实施方式的作为图1A的系统的变型的系统。除了以下描述的差异外，上述针对图1A的说明也适用于图1B，并且对应的元件采用相同的附图标记，并且将不再描述。
图1B的开关模块10包括耦接至开关晶体管11的集电极端子的外部辅助集电极端子C'。驱动电路13通过电阻器RDESAT和二极管DDESAT耦接至外部辅助集电极端子C'。如所示的，电容器CDESAT耦接在电阻器RDESAT与外部辅助发射极端子E'之间。如下文将进一步说明的，这在一些实施方式中允许由驱动电路13进行的基于常规去饱和的短路检测。
图2示出了短路检测电路12的示例实现。其他实现方式也是可能的。
在图2的示例中，短路检测电路12包括耦接至线路16的二极管20，二极管20防止反向电流。当线路16与15之间的栅极发射极电压足够大时，例如至少在接通晶体管开关11所需的阈值电压的范围内时，线路16耦接至电压供应21，电压供应21向检测器/驱动电路23提供电压。缓冲电容器22耦接在电压供应21与检测器/驱动电路23之间。
检测器/驱动电路23接收来自线路17的电流的指示以检测短路状态。在一些实现方式中，检测器/驱动电路23可以包括用于将电流的指示与阈值进行比较的比较器，并且如果超过阈值，则检测到短路。附加地或替选地，检测器/驱动电路23可以包括与比较器结合的微分器，用于检测在典型的短路范围内的电流的快速增加。当检测到短路时，检测器/驱动电路控制晶体管25接通，晶体管25经由电阻器24耦接线路16、15，并且因此耦接晶体管开关11的栅极端子和发射极端子。电阻器24可以例如具有以下电阻值：使得栅极发射极电压在短路和晶体管开关11被关断的情况下下降。例如，可以根据栅极电阻器RG,ext、晶体管25的导通电阻Rds,on和驱动器13的内阻来选择电阻值，使得当晶体管25接通时，晶体管开关11的栅极-发射极电压低于晶体管开关11的阈值电压，但足够高以使电压供应21仍然接收足够的电压以维持短路检测电路12的工作。
此外，如稍后将说明的，一些实施方式中的驱动电路13可以包括附加短路检测。在这种情况下，短路检测12针对短路检测实现短的反应时间例如低于2μs，以快速关断晶体管开关11。在一段时间例如5ms之后，短路驱动电路13“接管”。然而，由于短路检测和处理已经被设置在开关模块10内，因此在其他实施方式中，驱动电路13不需要包括短路检测。
接下来，将参照图3A至图3C说明用于获得线路17上的电流指示的可能实现。
图3A示出了使用感测晶体管感测电流的情况。如由第二发射极31所指示的，晶体管开关11的有源面积的一小部分被提供为单独的发射极端子(或在场效应晶体管的情况下被提供为源极端子)，使得通过线路17，提供与外部集电极端子C与外部发射极端子E之间的电流成比例但要小得多的电流。可以使用这样的感测晶体管的任何常规实现。在线路17上如此提供的电流然后可以例如作为测量电阻器上的电压降由检测器/驱动电路23测量。
图3B示出了用于测量电流的非接触式测量设备32。这样的非接触式测量设备可以例如基于由电流产生的磁场来测量电流。在这种情况下，测量设备可以包括霍尔传感器、磁阻传感器或任何其他类型的磁场传感器。在线路17上提供可以与电流成比例、代表如此感测的磁场的信号，并且然后在检测器/驱动电路23中评估该信号。
在图3C中，测量电阻器33串联耦接至晶体管开关11的晶体管，并且在线路17上提供电阻器33上的电压工作(job)来作为电流的指示。这种方法例如适用于低功率应用。
如图3A至图3C所示，可以使用用于获得电流的指示的各种方法。
接下来，将更详细地讨论根据一些实施方式的驱动电路13的工作。包括可以独立使用但也可以组合使用的各种特征的驱动电路13的示例在图5A和图5B中示出。
在正常工作(当不存在短路时)期间，驱动电路13可以作为用于驱动晶体管开关的常规驱动电路来工作并且被实现为用于驱动晶体管开关的常规驱动电路。例如，在一些实现中，驱动电路13可以包括包含晶体管T1、T2的推挽驱动器和基于控制信号CTRL驱动晶体管T1、T2的控制器52，以将信号输出至栅极端子G。
另外，在实施方式中，驱动电路13提供短路检测。在一些实现中，可以使用如上所提到的使用基于去饱和的短路检测的常规驱动电路。在图5A和图5B的示例中，使用提供电流IDESAT的电流源50和比较器51来执行这样的基于去饱和的检测，比较器51在一个输入处接收与通过如图1B所示的二极管DDESAT和电阻器RDESAT来自开关设备10的辅助发射极端子C'的信号相结合的电流IDESAT并且在另一个输入端处接收参考电压VREF_DESAT。本质上，在这种情况下，基于外部辅助集电极端子C'与外部辅助发射极端子E'之间的临时电压升高来检测短路。基于比较器51的输出，控制器52检测短路并响应于检测到短路而关断晶体管开关11。对于该测量，如在常规去饱和测量中一样，如初始提到的，需要图1B的附加电路元件，即二极管DDESAT、电阻器RDESAT和电容器CDESAT。虽然与由短路检测电路12提供的快速短路检测和晶体管开关11的关断相比，尤其是由于电容器CDESAT的充电，通过去饱和测量进行的短路检测如上所提到的较慢，但在短路的情况下，通过驱动器13进行的这种较慢的短路检测在一些实施方式中基本上不会对图1A和图1B的系统的性能产生负面影响。
在其他情况下，代替常规驱动电路13，提供根据实施方式的驱动电路13，根据实施方式的驱动电路13再次包含用于在正常工作中驱动晶体管开关11的常规驱动器，例如具有晶体管T1、T2的推挽驱动器。然而，与传统驱动电路不同，这样的驱动电路使用栅极端子G和/或辅助发射极端子E'处的信号以进行短路检测。在图5A所示的一种实现中，驱动电路13的控制器52使用电流计53监测从驱动电路13流向开关模块10的外部栅极端子G的电流。当在短路的情况下短路检测电路12提供线路16与15之间的电连接时，增加的电流从栅极端子G流向发射极端子E或辅助发射极端子E'。流向栅极端子G的这种增加的电流由驱动电路13提供并且可以由驱动电路13测量。任何常规的电流测量技术，例如参照图3B描述的非接触式方法或参照图3C描述的分流电阻器，也是感测晶体管，根据驱动电路13的设计可以用作电流计53。电流检测可以在驱动电路13的对应端子处或在内部电路部件例如驱动电路13的驱动部件处进行。如此感测到的电流可以例如通过比较器与阈值进行比较，并且当电流超过阈值时，检测到短路并且至栅极端子G的控制信号被设置为关断晶体管开关11。
另外地或替选地，如图5B所示，可以通过控制器52使用电压计54监测栅极端子G与辅助发射极端子E'之间的电压来检测短路。当短路检测电路12检测到短路并且提供线路16与15之间的电连接时，由于这种连接，存在栅极端子G与发射极端子E'之间的电压的下降，即至少暂时降低。该电压下降可以由驱动电路13检测，例如通过连续测量电压来检测。为了测量电压，例如可以使用模拟至数字转换器作为电压计54，并且然后可以数字地评估所测量的电压。
应指出，通过这些方法(测量至栅极端子G的电流或检测栅极端子G与辅助发射极端子E'之间的电压下降)，不需要从短路检测电路12向驱动电路13额外传送短路状态，而是由驱动电路13基于由提供线路16、15之间的电连接的短路检测电路12产生的信号的行为来检测短路。因此，不需要附加信号和用于发信号的附加外部端子。在这种情况下，附加信号是指除了端子G或E'处的信号的行为(behavior)之外的被提供用于用信号通知短路的信号，该端子G或E'处的信号的行为是从由短路检测电路12响应于检测到短路而提供的通过线路16和15的G与E之间的电连接产生的。
应指出，驱动电路13中的短路检测的各种可能性可以单独使用或组合使用。例如，图5A的驱动电路13实现了基于去饱和的短路检测和基于栅极电流的短路检测二者，并且图5B的驱动电路13实现了基于去饱和的短路检测和基于栅极-发射极电压的短路检测二者。在其他实施方式中，图5A和图5B中的基于去饱和的短路检测(即部件50、51和端子C')可以省略，并且然后可以在例如图1A的系统中使用对应的驱动电路。其他组合也是可能的。
图4是示出根据一些实施方式的方法的流程图。图4的方法可以在上面讨论的系统、开关模块和驱动电路中实现，并且为了避免重复，将参照先前的说明描述图4的方法。然而，图4的方法也可以在除以上说明的系统、开关模块和驱动电路之外的其他系统、开关模块和驱动电路中实现。
在40处，该方法包括驱动开关模块，即驱动开关模块的一个或更多个晶体管开关以接通和关断它们。在41处，该方法包括通过开关模块检测短路。换句话说，在开关模块内检测到短路，而不是通过外部实体例如驱动电路检测到短路。作为示例，短路可以由先前描述的短路检测电路12检测。
在42处，响应于检测到短路，该方法包括将开关模块的晶体管开关的控制端子电耦接至晶体管开关的第一负载端子，在图1A和图1B的示例中通过电耦接线路16和15将开关模块的晶体管开关的控制端子电耦接至晶体管开关的第一负载端子。这至少暂时关断晶体管开关。
在43处，该方法包括还通过驱动电路检测短路，例如如先前讨论的驱动电路13。响应于检测到短路，驱动电路控制开关模块的开关，即控制开关模块的一个或更多个晶体管开关关断。
一些实施方式由以下示例限定：
示例1.一种开关模块，包括：
晶体管开关，其包括控制端子、第一负载端子和第二负载端子，
短路检测电路，其被配置成检测第一负载端子与第二负载端子之间的短路状态，以及响应于检测到短路状态而将控制端子电耦接至第一负载端子，
其中，通过控制端子与第一负载端子之间的电压向短路检测电路供应电力。
示例2.根据示例1的开关模块，其中，与短路检测有关的开关模块仅具有连接至第一负载端子、第二负载端子和控制端子的外部端子。换句话说，可能存在附加外部端子，但附加外部端子与短路检测无关。
示例3.根据示例1或2的开关模块，
其中，短路检测电路被配置成不输出指示检测到短路状态的附加信号。
示例4.一种开关模块，包括：
晶体管开关，其包括控制端子、第一负载端子和第二负载端子，
短路检测电路，其被配置成检测第一负载端子与第二负载端子之间的短路状态，以及响应于检测到短路状态而将控制端子电耦接至第一负载端子，
其中，与短路检测有关的开关模块仅具有连接至第一负载端子、第二负载端子和控制端子的外部端子。
示例5.一种开关模块，包括：
晶体管开关，其包括控制端子、第一负载端子和第二负载端子，
短路检测电路，其被配置成检测第一负载端子与第二负载端子之间的短路状态，以及响应于检测到短路状态而将控制端子电耦接至第一负载端子，
其中，短路检测电路被配置成不输出指示检测到短路状态的附加信号。
示例6.根据示例1至5中任一项的开关模块，其中，短路检测电路被配置成测量第一负载端子与第二负载端子之间的通过晶体管开关的电流，并且如果电流超过预定义阈值，则检测到短路状态。
示例7.根据示例1至6中任一项的开关模块，其中，晶体管开关包括绝缘栅双极晶体管，其中，控制端子为栅极端子，第一负载端子为发射极端子，并且第二负载端子为绝缘栅双极晶体管的集电极端子。
示例8.根据示例7的开关模块，其中，耦接至晶体管开关或短路检测电路的开关模块的所有外部端子选自由以下构成的组：
耦接至栅极端子的主栅极端子，
耦接至发射极端子的主发射极端子，
耦接至集电极端子的主集电极端子，
耦接至发射极端子的辅助发射极端子，
耦接至集电极端子的辅助集电极端子。
示例9.根据示例1至8中任一项的开关模块，其中，晶体管开关包括金属氧化物半导体场效应晶体管MOSFET，特别是基于碳化硅SiC的MOSFET，其中，控制端子为栅极端子，第一负载端子为源极端子，并且第二负载端子为金属氧化物半导体场效应晶体管的漏极端子。
示例10.根据示例9的开关模块，其中，耦接至晶体管开关或短路检测电路的开关模块的所有外部端子选自由以下构成的组：
耦接至栅极端子的主栅极端子，
耦接至源极端子的主源极端子，
耦接至漏极端子的主漏极端子，
耦接至源极端子的辅助源极端子，
耦接至漏极端子的辅助漏极端子。
示例11.一种用于包括晶体管开关的开关模块的驱动电路，
其中，驱动电路被配置成：向开关模块的控制端子提供控制信号以控制晶体管开关；检测开关模块的第一负载端子与第二负载端子之间的短路状态；以及响应于检测到短路而关断晶体管开关，其中，检测短路状态是基于控制信号的电流电平的变化和/或基于开关模块的控制端子与第一负载端子之间的电压的变化。
示例12.根据示例11的驱动电路，其中，如果控制信号的电流电平超过阈值，则驱动电路被配置成检测短路状态。
示例13.根据示例12的驱动电路，其中，在用于输出控制信号的端子处和/或在驱动电路的内部电路部件处检测电流电平。
示例14.根据示例11至13中任一项的驱动电路，其中，驱动电路被配置成基于控制端子与第一负载端子之间的电压的电压下降来检测短路状态。
示例15.一种系统，包括：
根据示例1-10中任一项的开关模块，以及
驱动电路，其中，驱动电路被配置成：向开关模块的控制端子提供控制信号以控制晶体管开关；检测开关模块的第一负载端子与第二负载端子之间的短路状态；以及响应于检测到短路而关断晶体管开关。
示例16.根据示例15的系统，在本文中，驱动电路被配置成基于第一负载端子与第二负载端子之间的电压升高来检测短路状态，例如基于去饱和的检测。
示例17.根据示例15或16的系统，其中，驱动电路是根据示例11-14中任一项的驱动电路。
示例18.一种用于包括晶体管开关(a)的开关模块的方法，晶体管开关(a)包括控制端子(G)、第一负载端子(E)和第二负载端子(C)，方法包括：
通过开关模块检测第一负载端子与第二负载端子之间的短路状态，其中，通过控制端子与第一负载端子之间的电压向开关模块的检测短路状态的短路检测电路供应电力，以及
响应于检测到短路状态而通过开关模块将控制端子电耦接至第一负载端子。
示例19.一种用于包括晶体管开关的开关模块的方法，晶体管开关包括控制端子、第一负载端子和第二负载端子，方法包括：
通过开关模块检测第一负载端子与第二负载端子之间的短路状态，以及
响应于检测到短路状态而通过开关模块将控制端子电耦接至第一负载端子，而不输出指示检测到短路状态的附加信号。
示例20.一种用于操作包括晶体管开关的开关模块的方法，包括：
向开关模块提供控制信号以控制晶体管开关，
检测开关模块的第一负载端子与第二负载端子之间的短路状态以及响应于检测到短路而关断晶体管开关，其中，检测短路状态是基于控制信号的电流电平和/或基于开关模块的控制端子与第一负载端子之间的电压。
示例21.根据示例18至20中任一项的方法，其中，开关模块为根据示例1至10中任一项的开关模块，和/或其中，控制信号由根据示例11至14中任一项的驱动电路提供。
尽管在本文中已经示出和描述了特定实施方式，然而本领域普通技术人员将理解，在不脱离本发明的范围的情况下，可以用各种替选和/或等效实现方式替代所示和描述的特定实施方式。本申请旨在涵盖本文讨论的特定实施方式的任何修改或变化。因此，本发明旨在仅由权利要求及其等效物限制。

Claims (15)

1.一种开关模块(10)，包括：
晶体管开关(11)，其包括控制端子、第一负载端子和第二负载端子，
短路检测电路(12)，其被配置成检测所述第一负载端子与所述第二负载端子之间的短路状态，以及响应于检测到所述短路状态而将所述控制端子电耦接至所述第一负载端子，
其中，通过所述控制端子与所述第一负载端子之间的电压来向所述短路检测电路(12)供应电力。
2.根据权利要求1所述的开关模块(10)，
其中，所述短路检测电路(12)被配置成不输出指示检测到所述短路状态的附加信号。
3.根据权利要求1或2所述的开关模块(10)，其中，所述短路检测电路(12)被配置成测量所述第一负载端子与所述第二负载端子之间的通过所述晶体管开关(11)的电流，以及如果所述电流超过预定义阈值，则检测到所述短路状态。
4.根据权利要求1至3中任一项所述的开关模块(10)，其中，所述晶体管开关(11)包括基于碳化硅的金属氧化物半导体场效应晶体管，其中，所述控制端子为所述基于碳化硅的金属氧化物半导体场效应晶体管的栅极端子，所述第一负载端子为源极端子，并且所述第二负载端子为漏极端子。
5.根据权利要求1至3中任一项所述的开关模块(10)，其中，所述晶体管开关(11)包括绝缘栅双极晶体管，其中，所述控制端子为所述绝缘栅双极晶体管的栅极端子，所述第一负载端子为发射极端子，并且所述第二负载端子为集电极端子。
6.根据权利要求5所述的开关模块(10)，其中，所述开关模块(10)的耦接至所述晶体管开关(11)或所述短路检测电路(12)的所有外部端子(G，E，C，E'，C')选自由以下构成的组：
耦接至所述栅极端子的主栅极端子(G)，
耦接至所述发射极端子的主发射极端子(E)，
耦接至所述集电极端子的主集电极端子(C)，
耦接至所述发射极端子的辅助发射极端子(E')，
耦接至所述集电极端子的辅助集电极端子(C')。
7.一种用于包括晶体管开关(11)的开关模块(10)的驱动电路(13)，
其中，所述驱动电路(13)被配置成：向所述开关模块(10)的控制端子(G)提供控制信号以控制所述晶体管开关(11)；检测所述开关模块(10)的第一负载端子(E)与第二负载端子(C)之间的短路状态；以及响应于检测到所述短路状态而关断所述晶体管开关(11)，其中，对所述短路状态的检测是基于所述控制信号的电流电平的变化和/或基于所述开关模块(10)的所述控制端子(G)与所述第一负载端子(E)之间的电压的变化。
8.根据权利要求7所述的驱动电路(13)，其中，所述驱动电路(13)被配置成在所述控制信号的电流电平超过阈值的情况下检测到所述短路状态。
9.根据权利要求8所述的驱动电路(13)，其中，在用于输出所述控制信号的端子处和/或在所述驱动电路(13)的内部电路部件处检测所述电流电平。
10.根据权利要求7至9中任一项所述的驱动电路(13)，其中，所述驱动电路(13)被配置成基于所述控制端子与所述第一负载端子之间的电压的电压下降来检测所述短路状态。
11.一种用于操作开关模块的系统，包括：
根据权利要求1至6中任一项所述的开关模块(10)，以及
驱动电路(13)，其中，所述驱动电路(13)被配置成：向所述开关模块(10)的控制端子提供控制信号以控制所述晶体管开关(11)；检测所述开关模块(10)的第一负载端子与第二负载端子之间的短路状态；以及响应于检测到所述短路状态而关断所述晶体管开关(11)。
12.根据权利要求11所述的系统，其中，所述驱动电路(13)被配置成基于所述第一负载端子与所述第二负载端子之间的电压升高来检测所述短路状态。
13.根据权利要求11或12所述的系统，其中，所述驱动电路(13)是根据权利要求7至10中任一项所述的驱动电路(13)。
14.一种用于包括晶体管开关(11)的开关模块(10)的方法，所述晶体管开关(11)包括控制端子、第一负载端子和第二负载端子，所述方法包括：
通过所述开关模块(10)检测所述第一负载端子与所述第二负载端子之间的短路状态，其中，通过所述控制端子与所述第一负载端子之间的电压来向所述开关模块(10)的用于检测所述短路状态的短路检测电路(12)供应电力，以及
响应于检测到所述短路状态而通过所述开关模块(10)将所述控制端子与所述第一负载端子电耦接。
15.一种用于操作包括晶体管开关(11)的开关模块(10)的方法，包括：
向所述开关模块(10)提供控制信号以控制所述晶体管开关(11)，
检测所述开关模块(10)的第一负载端子与第二负载端子之间的短路状态，以及响应于检测到所述短路状态而关断所述晶体管开关(11)，其中，对所述短路状态的检测是基于所述控制信号的电流电平的变化和/或基于所述开关模块(10)的控制端子与所述第一负载端子之间的电压的变化。
CN202110919463.8A 2020-08-19 2021-08-11 开关模块、驱动电路以及用于开关模块的系统和方法 Pending CN114079444A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP20191782.0A EP3958467A1 (en) 2020-08-19 2020-08-19 Switch module, driver circuit and methods
EP20191782.0 2020-08-19

Publications (1)

Publication Number Publication Date
CN114079444A true CN114079444A (zh) 2022-02-22

Family

ID=72148025

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110919463.8A Pending CN114079444A (zh) 2020-08-19 2021-08-11 开关模块、驱动电路以及用于开关模块的系统和方法

Country Status (3)

Country Link
US (1) US20220060184A1 (zh)
EP (1) EP3958467A1 (zh)
CN (1) CN114079444A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4236070A1 (en) * 2022-02-25 2023-08-30 Infineon Technologies AG Transistor device and method of operating a transistor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2940843B2 (ja) * 1992-01-23 1999-08-25 三菱電機株式会社 過電流保護方法及びその装置及び過電流検出装置
EP0561386A1 (en) * 1992-03-18 1993-09-22 Fuji Electric Co., Ltd. Semiconductor device
US6717785B2 (en) * 2000-03-31 2004-04-06 Denso Corporation Semiconductor switching element driving circuit
JP3831894B2 (ja) * 2000-08-01 2006-10-11 株式会社ルネサステクノロジ 半導体集積回路
EP2330740B1 (en) * 2009-12-03 2016-05-25 ABB Technology AG System and method for controlling at least two power semiconductors connected in parallel
US9111764B2 (en) * 2012-07-13 2015-08-18 Infineon Technologies Ag Integrated semiconductor device and a bridge circuit with the integrated semiconductor device
DE112014006951T5 (de) * 2014-09-11 2017-05-24 Mitsubishi Electric Corporation Kurzschluss-Schutzschaltung für Halbleiterelemente vom Typ mit Lichtbogen-Selbstlöschung
WO2016080909A1 (en) * 2014-11-19 2016-05-26 Nanyang Technological University Electronic circuit for single-event latch-up detection and protection
US10254327B2 (en) * 2016-02-29 2019-04-09 Infineon Technologies Ag Method and device for short circuit detection in power semiconductor switches
DE102016124611A1 (de) * 2016-12-16 2018-06-21 Infineon Technologies Ag Schaltervorrichtung und -verfahren
KR101864622B1 (ko) * 2016-12-22 2018-06-07 엘지전자 주식회사 스위칭 모듈 구동 회로
US11071180B2 (en) * 2018-03-29 2021-07-20 Signify Holding B.V. Lighting unit and driving method
US10608552B1 (en) * 2018-11-13 2020-03-31 Infineon Technologies Austria Ag Transistor protection in a boost circuit using surge detection

Also Published As

Publication number Publication date
US20220060184A1 (en) 2022-02-24
EP3958467A1 (en) 2022-02-23

Similar Documents

Publication Publication Date Title
CN109075782B (zh) 结温度和电流感测
US10254327B2 (en) Method and device for short circuit detection in power semiconductor switches
US9874614B2 (en) Semiconductor apparatus and power conversion apparatus
US10890493B2 (en) Systems and methods for measuring transistor junction temperature while operating
US6215634B1 (en) Drive circuit for power device
US9513318B2 (en) Current or voltage sensing
US20150155863A1 (en) Semiconductor apparatus
CN112242831A (zh) 栅极驱动器电路和检测逆变器支路中的短路事件的方法
CN110311664B (zh) 驱动装置以及功率模块
JP5800006B2 (ja) 半導体装置
US6545886B1 (en) Power conditioning for model railroad control decoders
Barón et al. Online monitoring of degradation sensitive electrical parameters in inverter operation for sic-mosfets
CN114079444A (zh) 开关模块、驱动电路以及用于开关模块的系统和方法
US10158356B2 (en) Switch device
CN114175435A (zh) 功率晶体管的过流保护
US11171639B2 (en) Overvoltage protection
US11799467B2 (en) Device including power transistor and overcurrent detection logic and method for operating a power transistor
US20170248645A1 (en) Method and Device for Short Circuit Detection in Power Semiconductor Switches
EP3945324A1 (en) Transistor package with load current sense modality
US11303209B2 (en) Power module and DC-DC converter
Jeong et al. Effective resistor selection method for over current protection when using sense IGBT solution
WO2024074581A1 (en) Apparatus and method for conditioning an electrical power supplied to a load

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination