CN114078990A - 一种具有波导应变的外延结构、led芯片及制作方法 - Google Patents

一种具有波导应变的外延结构、led芯片及制作方法 Download PDF

Info

Publication number
CN114078990A
CN114078990A CN202111607942.2A CN202111607942A CN114078990A CN 114078990 A CN114078990 A CN 114078990A CN 202111607942 A CN202111607942 A CN 202111607942A CN 114078990 A CN114078990 A CN 114078990A
Authority
CN
China
Prior art keywords
layer
waveguide
quantum
active region
waveguide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111607942.2A
Other languages
English (en)
Inventor
林志伟
崔恒平
蔡玉梅
陈凯轩
蔡海防
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Changelight Co Ltd
Original Assignee
Xiamen Changelight Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Changelight Co Ltd filed Critical Xiamen Changelight Co Ltd
Priority to CN202111607942.2A priority Critical patent/CN114078990A/zh
Publication of CN114078990A publication Critical patent/CN114078990A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Abstract

本发明提供了一种具有波导应变的外延结构、LED芯片及制作方法，通过在所述生长衬底表面依次堆叠的第一型半导体层、第一波导层、有源区、第二波导层以及第二型半导体层；所述有源区包括交替形成的量子垒和量子阱，且所述量子垒和量子阱的晶格常数小于所述衬底的固有晶格常数，使所述量子垒和量子阱具有压应变；所述第一波导层或所述第二波导层的应力大于所述衬底的应力，且所述第一波导层或所述第二波导层的应力不大于所述量子垒的应力；有利于应力的过渡及释放，提高有源区的内量子效率。

Description

一种具有波导应变的外延结构、LED芯片及制作方法
技术领域
本发明涉及发光二极管领域，尤其涉及一种具有波导应变的外延结构、LED芯片及制作方法。
背景技术
发光二极管(简称LED)具有发光强度大、效率高、体积小、使用寿命长等优点，被认为是当前最具有潜力的光源之一。近年来，LED已在日常生活中得到广泛应用，例如照明、信号显示、背光源、车灯和大屏幕显示等领域，同时这些应用也对LED的亮度、发光效率提出了更高的要求。
现有的发光二极管包括水平类型和垂直类型。垂直类型的发光二极管通过把半导体垒晶叠层转移到其它的基板如硅、碳化硅或金属基板上，并移除原始外延生长的衬底的工艺获得，相较于水平类型，可以有效改善外延生长衬底带来的吸光、电流拥挤或散热性差的技术问题。衬底的转移一般采用键合工艺，键合主要通过金属-金属高温高压键合，即在半导体垒晶叠层一侧与基板之间形成金属键合层。半导体垒晶叠层的另一侧提供出光侧，出光侧配置有一打线电极提供电流的注入或流出，半导体垒晶叠层的下方的基板提供电流的流出或流入，由此形成电流垂直经过半导体垒晶叠层的发光二极管。
为了提高光萃取效率，通常采用反射层，由于外延结构各层之间有较大的折射率差，侧向辐射光光场主要分布在有源层区域；然而，由于反射层从底层反射出的光需经过多个界面，在界面处将发生再次反射，从而增大入射角度，随着入射角度的增大将会有很多入射光线通过介质界面层形成的横向波导，导向侧向出光或被晶体本身吸收，削弱了出光效率。
有鉴于此，本发明人专门设计了一种具有波导应变的外延结构、LED芯片及制作方法，本案由此产生。
发明内容
本发明的目的在于提供一种具有波导应变的外延结构、LED芯片及制作方法，以解决现有的垂直结构LED芯片出光效率低的技术问题。
为了实现上述目的，本发明采用的技术方案如下：
一种具有波导应变的外延结构，包括：
生长衬底；
在所述生长衬底表面依次堆叠的第一型半导体层、第一波导层、有源区、第二波导层以及第二型半导体层；所述有源区包括交替形成的量子垒和量子阱，且所述量子垒和量子阱的晶格常数小于所述衬底的固有晶格常数，使所述量子垒和量子阱具有压应变；所述第一波导层或所述第二波导层的应力大于所述衬底的应力，且所述第一波导层或所述第二波导层的应力不大于所述量子垒的应力。
优选地，在所述有源区中，量子垒作为所述有源区分别与所述第一波导层、第二波导层的接触面。
优选地，所述量子垒的铝组分不小于所述第一波导层或第二波导层的铝组分，使所述有源区通过所述量子垒形成高势垒以形成电子阻挡；同时，利用具有较低铝组分的第一波导层、所述第二波导层，以减小所述有源区的能带弯曲，并增加所述有源区内电子和空穴的波函数交叠。
优选地，所述量子垒、量子阱、第一波导层以及第二波导层均包括非掺的半导体层。
优选地，所述第一波导层或所述第二波导层的厚度大于所述量子垒的厚度。
本发明还提供了一种具有波导应变的外延结构的制作方法，所述制作方法包括如下步骤：
步骤A01、提供一生长衬底；
步骤A02、在所述生长衬底表面依次生长第一型半导体层、第一波导层、有源区、第二波导层以及第二型半导体层；所述有源区包括交替形成的量子垒和量子阱，且所述量子垒和量子阱的晶格常数小于所述衬底的固有晶格常数，使所述量子垒和量子阱具有压应变；所述第一波导层或所述第二波导层的应力大于所述衬底的应力，且所述第一波导层或所述第二波导层的应力不大于所述量子垒的应力；
所述量子垒、量子阱、第一波导层以及第二波导层均包括非掺的半导体层；
且，在所述有源区中，量子垒作为所述有源区分别与所述第一波导层、第二波导层的接触面。
优选地，所述量子垒的铝组分不小于所述第一波导层或第二波导层的铝组分，使所述有源区通过所述量子垒形成高势垒以形成电子阻挡；同时，利用具有较低铝组分的第一波导层、所述第二波导层，以减小所述有源区的能带弯曲，并增加所述有源区内电子和空穴的波函数交叠。
本发明还提供了一种LED芯片，包括：
基板；
依次层叠于所述基板表面的键合层、金属反射镜、介质层以及外延叠层；所述介质层具有介质孔，且所述金属反射镜嵌入所述介质孔内与所述外延叠层形成连接；其中，所述外延叠层通过对上述任一项所述的外延结构进行剥离生长衬底而获得，且所述金属反射镜嵌入所述介质孔内与所述第二型半导体层形成连接；
第一电极，其层叠于所述第一型半导体层背离所述有源区的一侧表面；
第二电极，其层叠于所述基板的背面。
优选地，所述基板包括硅基板。
优选地，所述介质层具有若干个呈阵列分布的介质孔，且所述介质孔呈柱状或锥状。
本发明还提供了一种LED芯片的制作方法，用于制作上述任一项所述的LED芯片，包括如下步骤：
S01、提供前述的具有波导应变的外延结构；
S02、在所述外延结构的表面蒸镀形成介质层，并通过光刻和显影工艺图形化所述介质层，以形成若干个介质孔，所述介质孔裸露所述第二型半导体层；
S03、制作金属反射镜，所述金属反射镜完全填充所述介质孔并覆盖所述介质层；
S04、提供一基板，且在所述金属反射镜表面通过键合层与所述基板键合形成一体；
S05、剥离所述生长衬底，使所述第一型半导体层裸露；
S06、在所述第一型半导体层的裸露面制作形成第一电极；
S07、在所述基板背离所述键合层的一侧表面制作形成第二电极。
经由上述的技术方案可知，本发明提供的具有波导应变的外延结构、LED芯片，通过在所述生长衬底表面依次堆叠的第一型半导体层、第一波导层、有源区、第二波导层以及第二型半导体层；所述有源区包括交替形成的量子垒和量子阱，且所述量子垒和量子阱的晶格常数小于所述衬底的固有晶格常数，使所述量子垒和量子阱具有压应变；所述第一波导层或所述第二波导层的应力大于所述衬底的应力，且所述第一波导层或所述第二波导层的应力不大于所述量子垒的应力；有利于应力的过渡及释放，提高有源区的内量子效率。
其次，所述量子垒的铝组分不小于所述第一波导层或第二波导层的铝组分，使所述有源区通过所述量子垒形成高势垒以形成电子阻挡；同时，利用具有较低铝组分的第一波导层、所述第二波导层，以减小所述有源区的能带弯曲，并增加所述有源区内电子和空穴的波函数交叠，进而提高所述有源区的辐射复合速率，提高所述LED芯片的量子效率。
然后，所述第一波导层或所述第二波导层的厚度大于所述量子垒的厚度；有利于光在外延结构界面的传输。
进一步地，所述量子垒、量子阱、第一波导层以及第二波导层均包括非掺的半导体层，从而降低有源区的衰减，进而提高LED芯片的可靠性。
本发明提供的一种具有波导应变的外延结构及LED芯片的制作方法，在实现上述LED芯片的有益效果的同时，其工艺制作简单、便捷，节约成本，便于生产化。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例1所提供的具有波导应变的外延结构的结构示意图；
图2.1至图2.2为本发明实施例1所提供的具有波导应变的外延结构的制作方法步骤所对应的结构示意图；
图3为本发明实施例2所提供的基于实施例1提供的具有波导应变的外延结构所应用的LED芯片的结构示意图；
图4.1至图4.9为本发明实施例2所提供的基于实施例1提供的具有波导应变的外延结构所应用的LED芯片的制作方法步骤所对应的结构示意图；
图中符号说明：1、生长衬底，2、第一型半导体层，3、第一波导层，4、有源区，41、量子垒，42、量子阱，5、第二波导层，6、第二型半导体层，7、介质层，71、介质孔，8、金属反射镜，9、键合层，10、基板，11、第一电极，12、第二电极。
具体实施方式
为使本发明的内容更加清晰，下面结合附图对本发明的内容作进一步说明。本发明不局限于该具体实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
如图1所示，一种具有波导应变的外延结构，包括：
生长衬底1；
在生长衬底1表面依次堆叠的第一型半导体层2、第一波导层3、有源区4、第二波导层5以及第二型半导体层6；有源区4包括交替形成的量子垒41和量子阱42，且量子垒41和量子阱42的晶格常数小于衬底的固有晶格常数，使量子垒41和量子阱42具有压应变；第一波导层3或第二波导层5的应力大于衬底的应力，且第一波导层3或第二波导层5的应力不大于量子垒41的应力。
本实施例中，量子垒41、量子阱42、第一波导层3以及第二波导层5均包括非掺的半导体层。
需要说明的是，外延结构为通过MOCVD或其它的生长方式获得的半导体垒晶叠层，该半导体垒晶叠层为能够提供常规的如紫外、蓝、绿、黄、红、红外光等辐射的半导体材料，具体的可以是200～950nm的材料，如常见的氮化物，具体的，如氮化镓基半导体垒晶叠层，氮化镓基垒晶叠层常见有掺杂铝、铟等元素，主要提供200～550nm波段的辐射；或者常见的铝镓铟磷基或铝镓砷基半导体垒晶叠层，主要提供550～950nm波段的辐射。半导体垒晶叠层主要包括第二型半导体层6、有源区4以及第一型半导体层2。第一型半导体层2和第二型半导体层6可分别通过n型掺杂或P型掺杂以实现至少分别提供电子或空穴的材料层。n型半导体层可以掺杂有诸如Si、Ge、或者Sn的n型掺杂物，P型掺杂半导体层可以掺杂有诸如Mg、Zn、Ca、Sr、或者Ba的P型掺杂物。第二型半导体层6、有源区4以及第一型半导体层2具体可以是铝镓铟氮、氮化镓、铝镓氮、铝铟磷、铝镓铟磷或砷化镓或铝镓砷等材料制作形成。第二型半导体层6以及第一型半导体层2包括提供电子或空穴的覆盖层，以及可以包括其它层材料如电流扩展层、窗口层或欧姆接触层等，根据掺杂浓度或组分含量不同进行设置为不同的多层。有源区4为提供电子和空穴复合提供光辐射的区域，根据发光波长的不同可选择不同的材料，有源区4可以是单量子阱42或多量子阱42的周期性结构。通过调整有源区4中半导体材料的组成比，以期望辐射出不同波长的光。
同时，本实施例并不限定有源区4中量子垒41和量子阱42的层数。
本实施例中，在有源区4中，量子垒41作为有源区4分别与第一波导层3、第二波导层5的接触面。
本实施例中，量子垒41的铝组分不小于第一波导层3或第二波导层5的铝组分，使有源区4通过量子垒41形成高势垒以形成电子阻挡；同时，利用具有较低铝组分的第一波导层3、第二波导层5，以减小有源区4的能带弯曲，并增加有源区4内电子和空穴的波函数交叠。
本实施例中，第一波导层3或第二波导层5的厚度大于量子垒41的厚度。
本发明实施例还提供了一种具有波导应变的外延结构的制作方法，制作方法包括如下步骤：
步骤A01、如图2.1所示，提供一生长衬底1；
步骤A02、如图2.2所示，在生长衬底1表面依次生长第一型半导体层2、第一波导层3、有源区4、第二波导层5以及第二型半导体层6；有源区4包括交替形成的量子垒41和量子阱42，且量子垒41和量子阱42的晶格常数小于衬底的固有晶格常数，使量子垒41和量子阱42具有压应变；第一波导层3或第二波导层5的应力大于衬底的应力，且第一波导层3或第二波导层5的应力不大于量子垒41的应力；
量子垒41、量子阱42、第一波导层3以及第二波导层5均包括非掺的半导体层；
且，在有源区4中，量子垒41作为有源区4分别与第一波导层3、第二波导层5的接触面。
需要说明的是，外延结构为通过MOCVD或其它的生长方式获得的半导体垒晶叠层，该半导体垒晶叠层为能够提供常规的如紫外、蓝、绿、黄、红、红外光等辐射的半导体材料，具体的可以是200～950nm的材料，如常见的氮化物，具体的，如氮化镓基半导体垒晶叠层，氮化镓基垒晶叠层常见有掺杂铝、铟等元素，主要提供200～550nm波段的辐射；或者常见的铝镓铟磷基或铝镓砷基半导体垒晶叠层，主要提供550～950nm波段的辐射。半导体垒晶叠层主要包括第二型半导体层6、有源区4以及第一型半导体层2。第一型半导体层2和第二型半导体层6可分别通过n型掺杂或P型掺杂以实现至少分别提供电子或空穴的材料层。n型半导体层可以掺杂有诸如Si、Ge、或者Sn的n型掺杂物，P型掺杂半导体层可以掺杂有诸如Mg、Zn、Ca、Sr、或者Ba的P型掺杂物。第二型半导体层6、有源区4以及第一型半导体层2具体可以是铝镓铟氮、氮化镓、铝镓氮、铝铟磷、铝镓铟磷或砷化镓或铝镓砷等材料制作形成。第二型半导体层6以及第一型半导体层2包括提供电子或空穴的覆盖层，以及可以包括其它层材料如电流扩展层、窗口层或欧姆接触层等，根据掺杂浓度或组分含量不同进行设置为不同的多层。有源区4为提供电子和空穴复合提供光辐射的区域，根据发光波长的不同可选择不同的材料，有源区4可以是单量子阱42或多量子阱42的周期性结构。通过调整有源区4中半导体材料的组成比，以期望辐射出不同波长的光。
本实施例中，量子垒41的铝组分不小于第一波导层3或第二波导层5的铝组分，使有源区4通过量子垒41形成高势垒以形成电子阻挡；同时，利用具有较低铝组分的第一波导层3、第二波导层5，以减小有源区4的能带弯曲，并增加有源区4内电子和空穴的波函数交叠。
经由上述的技术方案可知，本发明提供的具有波导应变的外延结构，通过在生长衬底1表面依次堆叠的第一型半导体层2、第一波导层3、有源区4、第二波导层5以及第二型半导体层6；有源区4包括交替形成的量子垒41和量子阱42，且量子垒41和量子阱42的晶格常数小于衬底的固有晶格常数，使量子垒41和量子阱42具有压应变；第一波导层3或第二波导层5的应力大于衬底的应力，且第一波导层3或第二波导层5的应力不大于量子垒41的应力；有利于应力的过渡及释放，提高有源区4的内量子效率。
其次，量子垒41的铝组分不小于第一波导层3或第二波导层5的铝组分，使有源区4通过量子垒41形成高势垒以形成电子阻挡；同时，利用具有较低铝组分的第一波导层3、第二波导层5，以减小有源区4的能带弯曲，并增加有源区4内电子和空穴的波函数交叠，进而提高有源区4的辐射复合速率，提高LED芯片的量子效率。
然后，第一波导层3或第二波导层5的厚度大于量子垒41的厚度；有利于光在外延结构界面的传输。
进一步地，量子垒41、量子阱42、第一波导层3以及第二波导层5均包括非掺的半导体层，从而降低有源区4的衰减，进而提高LED芯片的可靠性。
本发明提供的一种具有波导应变的外延结构制作方法，在实现上述LED芯片的有益效果的同时，其工艺制作简单、便捷，节约成本，便于生产化。
实施例2
本发明实施例中还提供了一种LED芯片，如图3所示，包括：
基板10；
依次层叠于基板10表面的键合层9、金属反射镜8、介质层7以及外延叠层；介质层7具有介质孔71，且金属反射镜8嵌入介质孔71内与外延叠层形成连接；其中，外延叠层通过对实施例1的外延结构进行剥离生长衬底1而获得，且金属反射镜8嵌入介质孔71内与第二型半导体层6形成连接；
第一电极11，其层叠于第一型半导体层2背离有源区4的一侧表面；
第二电极12，其层叠于基板10的背面。
需要说明的是，介质层7可以由氟化物、氮化物或氧化物等至少之一组成，具体的如ZnO、SiO2、SiOx、SiOxNy、Si3N4、Al2O3、TiOx、MgF或GaF等至少一个形成。介质层7为至少一层组成或多层不同折射率的电介质层7材料组合形成，介质层7更优选的为透光电介质层7，至少50％的光线能够通过该介质层7。更优选的，介质层7的折射率低于外延叠层的折射率。
需要说明的是，第一电极11配置在外延叠层的出光侧上。第一电极11主要包括焊盘部分，该焊盘部分主要用于正面电极封装时外部打线。正面电极的焊盘可以根据实际的打线需要设计成不同的形状，具体如圆柱状或方块或其它的多边形。作为一个优选的实施方式，正面电极还可以包括从焊盘延伸的延伸部分，该延伸部分可以以预定的图案形状被形成，并且延伸部分可以具有各种形状，具体的如条状。
本实施例中的第二电极12以整面的形式形成在基板10背面侧，本实施例的基板10为导电性支撑基板10，第一电极11与第二电极12形成在基板10的两侧，以实现电流垂直流过外延叠层，提供均匀的电流密度。
第一电极11与第二电极12优选为金属材料制成。第一电极11的焊盘部分以及延伸部分还可以包括实现与半导体外延材料之间形成良好的欧姆接触的金属材料。
本实施例中，基板10包括硅基板10。
本实施例中，介质层7具有若干个呈阵列分布的介质孔71，且介质孔71呈柱状或锥状。
本实施例中，键合层9包括Ti、In、Au中的一种或多种。
本实施例中，金属反射镜8可以是Ag、Ni、Al、Rh、Pd、Ir、Ru、Mg、Zn、Pt、Au以及Hf中的至少一种金属或者合金形成。
本发明实施例还提供了一种LED芯片的制作方法，用于制作上述任一项的LED芯片，包括如下步骤：
S01、如图4.1所示，提供实施例1所述的具有波导应变的外延结构；
S02、如图4.2所示，在外延结构的表面蒸镀形成介质层7；并通过光刻和显影工艺图形化介质层7，如图4.3所示，以形成若干个介质孔71，介质孔71裸露第二型半导体层6，；
S03、如图4.4所示，制作金属反射镜8，金属反射镜8完全填充介质孔71并覆盖介质层7；
S04、如图4.5所示，提供一基板10；且在金属反射镜8表面通过键合层9与基板10键合形成一体，获得如图4.6所示的结构；
S05、如图4.7所示，剥离生长衬底1，使第一型半导体层2裸露；
S06、如图4.8所示，在第一型半导体层2的裸露面制作形成第一电极11；
S07、如图4.9所示，在基板10背离键合层9的一侧表面制作形成第二电极12。
经由上述的技术方案可知，本发明提供的LED芯片，基于实施例1所记载的具有波导应变的外延结构的应用，通过在生长衬底1表面依次堆叠的第一型半导体层2、第一波导层3、有源区4、第二波导层5以及第二型半导体层6；有源区4包括交替形成的量子垒41和量子阱42，且量子垒41和量子阱42的晶格常数小于衬底的固有晶格常数，使量子垒41和量子阱42具有压应变；第一波导层3或第二波导层5的应力大于衬底的应力，且第一波导层3或第二波导层5的应力不大于量子垒41的应力；有利于应力的过渡及释放，提高有源区4的内量子效率。
其次，量子垒41的铝组分不小于第一波导层3或第二波导层5的铝组分，使有源区4通过量子垒41形成高势垒以形成电子阻挡；同时，利用具有较低铝组分的第一波导层3、第二波导层5，以减小有源区4的能带弯曲，并增加有源区4内电子和空穴的波函数交叠，进而提高有源区4的辐射复合速率，提高LED芯片的量子效率。
然后，第一波导层3或第二波导层5的厚度大于量子垒41的厚度；有利于光在外延结构界面的传输。
进一步地，量子垒41、量子阱42、第一波导层3以及第二波导层5均包括非掺的半导体层，从而降低有源区4的衰减，进而提高LED芯片的可靠性。
最后，LED芯片通过将金属反射镜8嵌入介质孔71内与第二型半导体层6形成连接，且介质孔71呈柱状或锥状；进而所形成的ODR结构ODR结构使得金属反射镜对光的反射角度加大，有效提高出光率和出光角度。
本发明提供的LED芯片的制作方法，在实现上述LED芯片的有益效果的同时，其工艺制作简单、便捷，节约成本，便于生产化。
本发明实施例所提供的装置，其实现原理及产生的技术效果和前述方法实施例相同，为简要描述，装置实施例部分未提及之处，可参考前述方法实施例中相应内容。所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，前述描述的系统、装置和单元的具体工作过程，均可以参考上述方法实施例中的对应过程，在此不再赘述。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (11)

1.一种具有波导应变的外延结构，其特征在于，包括：
生长衬底；
在所述生长衬底表面依次堆叠的第一型半导体层、第一波导层、有源区、第二波导层以及第二型半导体层；所述有源区包括交替形成的量子垒和量子阱，且所述量子垒和量子阱的晶格常数小于所述衬底的固有晶格常数，使所述量子垒和量子阱具有压应变；所述第一波导层或所述第二波导层的应力大于所述衬底的应力，且所述第一波导层或所述第二波导层的应力不大于所述量子垒的应力。
2.根据权利要求1所述的具有波导应变的外延结构，其特征在于，在所述有源区中，量子垒作为所述有源区分别与所述第一波导层、第二波导层的接触面。
3.根据权利要求2所述的具有波导应变的外延结构，其特征在于，所述量子垒的铝组分不小于所述第一波导层或第二波导层的铝组分，使所述有源区通过所述量子垒形成高势垒以形成电子阻挡；同时，利用具有较低铝组分的第一波导层、所述第二波导层，以减小所述有源区的能带弯曲，并增加所述有源区内电子和空穴的波函数交叠。
4.根据权利要求1所述的具有波导应变的外延结构，其特征在于，所述量子垒、量子阱、第一波导层以及第二波导层均包括非掺的半导体层。
5.根据权利要求1所述的具有波导应变的外延结构，其特征在于，所述第一波导层或所述第二波导层的厚度大于所述量子垒的厚度。
6.一种具有波导应变的外延结构的制作方法，其特征在于，所述制作方法包括如下步骤：
步骤A01、提供一生长衬底；
步骤A02、在所述生长衬底表面依次生长第一型半导体层、第一波导层、有源区、第二波导层以及第二型半导体层；所述有源区包括交替形成的量子垒和量子阱，且所述量子垒和量子阱的晶格常数小于所述衬底的固有晶格常数，使所述量子垒和量子阱具有压应变；所述第一波导层或所述第二波导层的应力大于所述衬底的应力，且所述第一波导层或所述第二波导层的应力不大于所述量子垒的应力；
所述量子垒、量子阱、第一波导层以及第二波导层均包括非掺的半导体层；
且，在所述有源区中，量子垒作为所述有源区分别与所述第一波导层、第二波导层的接触面。
7.根据权利要求6所述的具有波导应变的外延结构的制作方法，其特征在于，所述量子垒的铝组分不小于所述第一波导层或第二波导层的铝组分，使所述有源区通过所述量子垒形成高势垒以形成电子阻挡；同时，利用具有较低铝组分的第一波导层、所述第二波导层，以减小所述有源区的能带弯曲，并增加所述有源区内电子和空穴的波函数交叠。
8.一种LED芯片，其特征在于，包括：
基板；
依次层叠于所述基板表面的键合层、金属反射镜、介质层以及外延叠层；所述介质层具有介质孔，且所述金属反射镜嵌入所述介质孔内与所述外延叠层形成连接；其中，所述外延叠层通过对所述权利要求1至5任一项所述的外延结构进行剥离生长衬底而获得，且所述金属反射镜嵌入所述介质孔内与所述第二型半导体层形成连接；
第一电极，其层叠于所述第一型半导体层背离所述有源区的一侧表面；
第二电极，其层叠于所述基板的背面。
9.根据权利要求8所述的LED芯片，其特征在于，所述基板包括硅基板。
10.根据权利要求8所述的LED芯片，其特征在于，所述介质层具有若干个呈阵列分布的介质孔，且所述介质孔呈柱状或锥状。
11.一种LED芯片的制作方法，其特征在于，用于制作权利要求8至10任一项所述的LED芯片，包括如下步骤：
S01、提供权利要求1至5任一项所述的具有波导应变的外延结构；
S02、在所述外延结构的表面蒸镀形成介质层，并通过光刻和显影工艺图形化所述介质层，以形成若干个介质孔，所述介质孔裸露所述第二型半导体层；
S03、制作金属反射镜，所述金属反射镜完全填充所述介质孔并覆盖所述介质层；
S04、提供一基板，且在所述金属反射镜表面通过键合层与所述基板键合形成一体；
S05、剥离所述生长衬底，使所述第一型半导体层裸露；
S06、在所述第一型半导体层的裸露面制作形成第一电极；
S07、在所述基板背离所述键合层的一侧表面制作形成第二电极。
CN202111607942.2A 2021-12-21 2021-12-21 一种具有波导应变的外延结构、led芯片及制作方法 Pending CN114078990A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111607942.2A CN114078990A (zh) 2021-12-21 2021-12-21 一种具有波导应变的外延结构、led芯片及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111607942.2A CN114078990A (zh) 2021-12-21 2021-12-21 一种具有波导应变的外延结构、led芯片及制作方法

Publications (1)

Publication Number Publication Date
CN114078990A true CN114078990A (zh) 2022-02-22

Family

ID=80284615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111607942.2A Pending CN114078990A (zh) 2021-12-21 2021-12-21 一种具有波导应变的外延结构、led芯片及制作方法

Country Status (1)

Country Link
CN (1) CN114078990A (zh)

Similar Documents

Publication Publication Date Title
CN102779918B (zh) 半导体发光元件
US9178119B2 (en) Vertical light emitting diodes
US7732822B2 (en) Light emitting device and method of manufacturing the same
EP1454369B1 (en) Light emitting diode with multilayer reflector
EP1239524A2 (en) Semiconductor light emitting device and method of fabrication
US20160336482A1 (en) Light-emitting device
CN112582513A (zh) 发光二极管芯片
TWI795364B (zh) 發光器件及其形成之方法
CN110199398B (zh) 半导体器件和包括该半导体器件的半导体器件封装
CN216624313U (zh) 一种具有波导应变的外延结构、led芯片
CN115148869A (zh) 发光二极管和发光装置
KR101832314B1 (ko) 발광소자
JP7354261B2 (ja) 発光ダイオード
KR101805301B1 (ko) 광추출효율 향상을 위한 p-형 오믹 접합 전극 패턴을 구비한 자외선 발광 다이오드 소자
CN114078990A (zh) 一种具有波导应变的外延结构、led芯片及制作方法
CN216354260U (zh) 一种垂直结构led芯片
CN114005920A (zh) 一种垂直结构led芯片及其制作方法
US11870009B2 (en) Edge structures for light shaping in light-emitting diode chips
CN114497300B (zh) 发光二极管和发光装置
US20230411562A1 (en) Light extraction structures for light-emitting diode chips and related methods
US20230395747A1 (en) Current spreading layer structures for light-emitting diode chips
US20240113257A1 (en) Light-emitting diode and light-emitting device
KR102189614B1 (ko) 초격자를 갖는 iii-p 발광 디바이스
KR102391358B1 (ko) 반도체 소자
KR102388795B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination