KR102391358B1 - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR102391358B1
KR102391358B1 KR1020170134017A KR20170134017A KR102391358B1 KR 102391358 B1 KR102391358 B1 KR 102391358B1 KR 1020170134017 A KR1020170134017 A KR 1020170134017A KR 20170134017 A KR20170134017 A KR 20170134017A KR 102391358 B1 KR102391358 B1 KR 102391358B1
Authority
KR
South Korea
Prior art keywords
electrode
disposed
layer
semiconductor layer
electrodes
Prior art date
Application number
KR1020170134017A
Other languages
English (en)
Other versions
KR20190042277A (ko
Inventor
박덕현
정병학
이재문
Original Assignee
쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 filed Critical 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드
Priority to KR1020170134017A priority Critical patent/KR102391358B1/ko
Publication of KR20190042277A publication Critical patent/KR20190042277A/ko
Application granted granted Critical
Publication of KR102391358B1 publication Critical patent/KR102391358B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명에 따른 반도체소자는 지지부재; 상기 지지부재 상에 배치되며, 제1
도전형 반도체층, 제2도전형반도체층 및 상기 제1도전형반도체층과 제2도전
형반도체층 사이에 배치되는 활성층을 포함하는 반도체구조물; 상기 제1도전
형 반도체층과 전기적으로 연결되는 복수개의 제1전극; 상기 제2도전형 반도
체층과 전기적으로 연결되는 제2전극; 및 상기 반도체구조물 및 지지부재 사이에 배치되며, 복수의 관통홀을 포함하 는 절연층; 을 포함하고,
상기 제1전극 및 제2전극의 면적의 비율은 4:1 이상 내지 2:1 이하일 수 있다.
본 발명을 통해, 열 특성이 개선될 수 있다.
또한, 본 발명을 통해 광추출효율이 향상될 수 있다.

Description

반도체 소자 {Semiconductor}
본 발명은 반도체소자에 관한 것이다.
GaN, AlGaN, InGaN, InAlGaN, GaAs, AlGaAs, InGaAs, GaP, AlGaInP, InP 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점이 있기 때문에 발광소자, 수광소자 및 각종 다이오드 등으로 다양하게 사용되고 있다.
특히 반도체의 3-5족 또는 2-6족 등의 화합물 반도체 물질을 이용한 발광다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조절함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안정성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광 검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 흡수하여 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안정성, 환경친화성 및 소자 재료의 용이한 조절의 장점을 가지므로 전력 제어 또는 초고조파 회로나 통신용 모듈에서 용이하게 이용할 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold cathcode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas 나 화재를 감지하는 센서, 의료용 기기 등 응용이 확대되고 있다. 또한, 반도체소자는 고주파 응용회로나 기타 전력제어장치, 통신용 모듈에까지 응용이 확대될 수 있다.
최근에는 열특성, 광특성, 광추출효율 등이 개선된 반도체소자에 대한 개발이 이루어 지고 있다.
본 발명은 열 특성 및 광속이 향상된 반도체소자를 제공하고자 한다.
본 발명은 광추출효율이 개선된 반도체소자를 제공하고자 한다.
본 발명에 따른 반도체소자는 지지부재; 상기 지지부재 상에 배치되며, 제1
도전형 반도체층, 제2도전형반도체층 및 상기 제1도전형반도체층과 제2도전형반도체층 사이에 배치되는 활성층을 포함하는 반도체구조물; 상기 제1도전형 반도체층과 전기적으로 연결되는 복수개의 제1전극; 상기 제2도전형 반도체층과 전기적으로 연결되는 제2전극; 및 상기 반도체구조물 및 지지부재 사이에 배치되며, 복수의 관통홀을 포함하는 절연층; 을 포함하고, 상기 제1전극 및 제2전극의 면적의 비율은 4:1 이상 내지 2:1 이하일 수 있다.
상기 복수개의 제1전극은 제1방향으로 연장되고, 제2방향으로 서로 이격되어 배치되며,상기 제1방향 및 제2방향을 서로 수직인 반도체소자.
상기 서로 이격되며 배치되는 복수개의 제1전극을 전기적으로 연결하는 패드
전극을 더 포함하고, 상기 패드 전극은 제2방향으로 연장될 수 있다.
상기 복수개의 제1전극은 제1방향의 길이가 같은 제1연장 전극, 상기 제1연
장전극과 상기 제1방향의 길이가 다른 복수의 제2연장 전극을 포함할 수 있다.
상기 제1연장전극 간에 제2방향으로의 제1이격거리와 상기 제1연장전극과 상
기 제2연장전극 간에 제2방향으로의 이격 거리가 서로 같을 수 있다.
상기 복수개의 제2연장전극은 제1방향으로 서로 이격되며 배치될 수 있다.
상기 패드 전극은 상기 복수개의 제2연장전극 사이, 상기 복수개의 제1연장
전극 사이에 배치될 수 있다.
상기 패드 전극 및 제1전극은 상면과 하면을 포함하고,상기 패드 전극의 하
면은 상기 제1전극의 상면 및 반도체구조물과 접하고,상기 패드전극의 하면을 구성하는 물질 및 제1전극의 하면을 구성하는 물질이 상이하고,상기 패드전극의 상면을 구성하는 물질 및 제1전극의 상면을 구성하는 물질이 서로 다를 수 있다.
상기 제2전극 사이의 제1방향의 최소 이격거리는 0um 초과 내지 제2전극의
지름 이하인 반도체소자.
상기 제1전극과 상기 절연층의 관통홀 사이의 제2방향의 최소 이격거리는
30um 이상 내지 70um 이하일 수 있다.
상기 제1전극의 면적은 반도체구조물의 면적에 대비하여 2% 이상 내지 10%
이하이고,상기 제2전극의 면적은 반도체구조물의 면적에 대비하여 3% 이상 내지 15% 이하일 수 있다..
상기 지지부재 및 반도체구조물 사이에 배치되는 반사층을 더 포함하고,
상기 반사층은 상기 제2전극 및 절연층과 접할 수 있다.
상기 절연층 및 반사층은 ODR 구조를 포함할 수 있다.
상기 절연층은 MgF2로 구성될 수 있다.
상기 제2전극은 투명 전극으로 구성되고,
상기 반도체구조물의 제1굴절률(n1), 제2전극의 제2굴절률(n2), 절연층의 제
3굴절률(n3)은 서로 상이하고,상기 제1굴절률(n1) > 제2굴절률(n2)> 제3굴절률(n3)의 관계를 가질 수 있다.
상기 제2전극의 두께는 절연층의 두께 대비 1.0 이상 내지 1.2 이하일 수 있다.
본 발명을 통해, 열 특성이 개선될 수 있다.
또한, 본 발명을 통해 광추출효율이 향상될 수 있다.
한편, 본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 도 2를 A-A'방향으로 절단한 본 발명에 따른 반도체소자의 단면을 도시한 것이다.
도 2는 본 발명에 따른 반도체소자의 상면을 도시한 것이다.
도 3은 본 발명에 따른 반도체소자 및 비교예에 따른 반도체소자의 광추출율을 비교한 그래프이다.
도 4는 본 발명에 따른 절연층의 구성물질에 따른 계면 임계각 및 굴절률을 도시한 것이다.
도 5은 본 발명에 따른 절연층의 구성물질에 따른 상대적인 계면 반사율을 비교한 그래프이다.
도 6은 본 발명에 따른 반도체소자가 배치된 반도체소자패키지를 도시한 것이다.
본 발명의 전술한 목적과 기술적 구성 및 그에 따른 작용 효과에 관한 자세한 사항은 이하의 상세한 설명에 의해 보다 명확하게 이해될 것이다.
본 발명의 설명에 있어서, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성요소들이 제1, 제2등의 용어에 의하여 한정되는 것은 아니다.
단수의 표현은 문맥상 명백하게 다르게 표현하지 않는 한, 복수의 표현을 포함한다. "포함한다" 또는 "가진다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지칭하기 위한 것으로, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들이 부가될 수 있는 것으로 해석될 수 있다.
이하 사용되는 "포함한다(Comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
도면은 이 기술분야의 통상의 지식을 가진 자가 본 발명을 쉽게 이해하고 실시할 수 있도록 도시된 것으로 그 크기나 간격은 실제와 동일하지 않을 수 있음을 이해하여야 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체소자(100)에 대해 상세히 설명하도록 한다.
도 1를 참조하여, 본 발명에 따른 반도체소자(100)에 대해 설명한다.
지지부재(60)는 폴리프탈아미드(PPA:Polyphthalamide), PCT(Polychloro Tri phenyl), LCP(Liquid Crystal Polymer), PA9T(Polyamide9T), 실리콘, 에폭시 몰딩 컴파운드(EMC : Epoxy molding compound),실리콘 몰딩 컴파운드(SMC), 세라믹 PSG(photo sensitive glass), 사파이어(Al2O3) 등 중 하나 이상으로 구성될 수 있으나 이에 한정하지는 않는다.
또한, 지지부재(60)는 금속 또는 캐리어 기판일 수 있다. 상기 지지부재(60)는 단층 또는 다층으로 구성될 수 있다. 상기 지지부재(60)는 전기적인 접촉이 우수한 물질로 구성될 수 있고, 예를 들어, Ni,Ti,Cr,Pt,Au,Sn,In,Pd,Cu,TiW 중 적어도 하나를 포함할 수 있으나 이에 한정되지는 않는다.
반도체구조물(10)은 상기 지지부재(60) 상에 배치될 수 있다.
상기 반도체구조물(10)은 제1도전형반도체층(12)과 상기 제2도전형반도체층(16) 및 상기 제1도전형반도체층(12)과 상기 제2도전형반도체층(16) 사이에 배치되는 활성층(14)을 포함할 수 있다.
상기 제1도전형반도체층(12)은 3족-5족, 2족-6족 등의 화합물 반도체, 예를 들어 InX1Aly1Ga1-x1-y1N(
Figure 112017101599557-pat00001
)의 조성식을 갖는 반도체를 포함하며 GaN, AlGaN, InGaN, InAlGaN 중 적어도 하나를 포함할 수 있다.
제1도전형반도체층(12)에는 제1도펀트가 도핑될 수 있다. 제1도전형반도체층(12)이 n형 반도체인 경우 제1도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te 등을 포함할 수 있으나 이에 한정하지는 않는다.
상기 제1도전형반도체층(12)은 단층 또는 다층으로 구성될 수 있고, 상기 제1도전형반도체층(12) 상부에는 패드전극 및 제1전극(80)이 배치될 수 있다.
활성층(14)은 양자우물과 양자장벽을 포함할 수 있다.
상기 활성층(14)이 다중 양자 우물 구조로 구현된 경우, 양자우물과 양자장벽이 교대로 배치될 수 있다.
상기 활성층(14)은 제1도전형반도체층(12)을 통해서 주입되는 전자(또는 정공)와 제2도전형반도체층(16)을 통해서 주입되는 정공(또는 전자)이 상기 활성층(14)의 양자 우물에서 재결합하며, 양자 우물의 구성물질에 대응되는 에너지 밴드의 밴드갭 차이에 의해서 빛을 방출하는 층으로서, 제1도전형반도체층(12) 및 제2도전형반도체층(16)사이에 배치될 수 있다.
또한, 상기 방출되는 빛의 파장은 상기 에너지 밴드갭과 반비례 관계를 가질 수 있다.
상기 활성층(14)은 화합물 반도체로 구성될 수 있으며, 예를 들어 2족-5족 및 3족-6족 화합물 반도체 중에서 적어도 하나로 구현될 수 있다.
제2도전형반도체층(16)은 3족-5족, 2족-6족 등의 화합물 반도체, 예를 들어 Inx5AlyGa-x5-y2N(
Figure 112017101599557-pat00002
)의 조성식을 갖는 반도체를 포함하며 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 적어도 하나를 포함할 수 있다.
상기 제2도전형반도체층(16)은 제2도펀트가 도핑될 수 있다. 제2도전형반도체층(16)이 p형 반도체인 경우 제2도전형 도펀트는 p형
도펀트로서, Mg, Wn, Ca, Sr, C 및 Ba 등을 포함할 수 있으나 이에 한정하지는 않는다.
본 발명에서는 제1도전형반도체층(12)이 n형 반도체층이고, 제2도전형반도체층(16)이 p형 반도체층인 경우를 가정하여 설명하지만, 이에 한정하지는 않는다.
제1도전형반도체층(12)이 p형 반도체층이고, 제2도전형반도체층(16)이 n형 반도체층으로 구성될 수도 있다.
도시되지 않았으나, 활성층(14)과 제2도전형반도체층(16) 사이에는 전자차단층 (EBL,Electron Blocking Layer)이 배치될 수 있다.
전자차단층(EBL)은 제1도전형반도체층(12)에서 공급된 전자(또는 정공)가 제2도전형반도체층(16)으로 빠져나가는 흐름을 차단하여 활성층(14) 내에서 전자와 정공이 발광성 재결합할 확률을 높여 반도체소자의 발광 효율이 개선될 수 있다.
전자차단층의 에너지 밴드갭은 활성층(14) 또는 제2도전형반도체층(16)의 에너지 밴드갭보다 클 수 있다.
상기 제2도전형반도체층(16)은 상기 활성층(14)과 상기 지지부재(60) 사이에 배치될 수 있다.
상기 제2도전형반도체층(16)은 제2-1도전형반도체층(16a) 및 제2-2도전형반도체층(16b)을 포함할 수 있다.
상기 제2-1도전형반도체층(16a)과 상기 제2-2도전형반도체층(16b)은 서로 다른 물질로 구성될 수 있다.
예를 들어, 상기 제2-1도전형반도체층(16a)이 AlGaAs, AlGaInP, InGaAs, InAlGaAs 등의 물질로 구성되는 경우 상기 제2-2도전형반도체층(16b)은 GaP, AlGaAS, AlGaInP, InGaAS, InAlGaAs 등의 물질로 구성될 수 있고 서로 다른 물질로 구성될 수 있다.
서로 다른 물질로 구성되는 경우, 상기 제2-2도전형반도체층(16b)은 전류 확산 기능을 가질 수 있고, 상기 제2-1도전형반도체층(16a)은 상기 활성층(14)으로 전류를 주입하는 기능을 가질 수 있다.
상기 제2도전형반도체층(16)은 제2-3도전형반도체층(미도시)를 더 포함할 수 있다.
상기 제2-3도전형반도체층은 상기 제2-2도전형반도체층(16b)과 같은 물질로 구성될 수 있고, 서로 다른 도펀트를 포함할 수 있으나 이에 한정하지는 않는다.
상기 제2-2도전형반도체층(16b)의 두께는 상기 제2-1도전형반도체층(16a)의 두께보다 두꺼울 수 있다.
상기 제2-2도전형반도체층(16b)의 두께가 상기 제2-1도전형반도체층(16a)의 두께보다 두꺼운 경우, 상기 제2-1도전형반도체층(16a)에 비해 상대적으로 높은 저항을 갖는 상기 제2-2도전형반도체층(16b)에서 전류가 확산되기 비교적 수월할 수 있고, 상기 제2-1도전형 반도체층으로 주입되는 전류 밀도의 균일도를 향상시킬 수 있다.
상기 제2-2도전형반도체층(16b)은 상기 활성층(14)의 측면 및 상기 제2-1도전형반도체층(16a)의 측면과 같은 경사각을 갖는 측면을 포함하는 제1영역(16-1)과 상기 제1영역의 수평 방향의 폭보다 넓은 폭을 갖는 제2영역(16-2)을 포함할 수 있다.
상기 제1영역(16-1)과 상기 제2영역(16-2)은 동일한 물질로 구성될 수 있다. 상기 제1영역(16-1)의 측면과 상기 제2영역(16-2)의 측면 사이에는 단차부를 포함할 수 있다.
상기 단차부가 배치됨으로써 상기 제2 영역(16-2)의 하부에서 주입되는 전류를 상기 제2 영역(16-2)의 폭보다 좁은 상기 제1 영역(16-1)으로 주입 시 더 균일하게 주입할 수 있다.
또한, 상기 활성층(14)에서 상기 반도체 소자의 하부로 방출되는 광의 일부는 상기 절연층(30) 또는 상기 반사층(40)에서 상부로 반사될 수 있다.
상기 절연층(30) 또는 상기 반사층(40)에서 반도체 소자의 상부로 반사되는 광은 상기 활성층(14)에서 일부가 재흡수 될 수 있다.
따라서, 상기 단차부가 배치됨으로써 상기 절연층(30) 또는 상기 반사층(40)에서 반도체 소자의 상부로 반사되는 광이 상기 활성층(14)으로 흡수되지 않고 상기 반도체 구조물(10)의 외부로 방출될 수 있다.
상기 단차부의 일부 영역은 곡률을 갖는 영역을 포함할 수 있다. 상기 곡률을 갖는 영역은 상기 절연층(30) 또는 상기 반사층(40)에서 반도체 소자의 상부로 반사되는 광이 상기 단차부 영역에서 상기 반도체 구조물(10)의 굴절률과 다른 굴절률을 갖는 매질의 경계 영역일 수 있다.
스넬의 법칙(snell's law)에 의해 상기 절연층(30) 또는 상기 반사층(40)에서 반도체 소자의 상부로 반사되는 광이 상기 경계 영역에서 상기 절연층(30) 또는 상기 반사층(40) 방향으로 다시 반사되는 전반사 조건을 완화할 수 있고, 상기 반도체 소자의 광추출효율이 향상될 수 있다.
제1전극(80)은 상기 반도체구조물(10) 상에 배치될 수 있다.
상기 제1전극(80)은 제1도전형반도체층(12) 상면에 배치될 수 있다.
상기 제1전극(80)은 제1도전형반도체층(12)과 전기적으로 연결될 수 있다.
상기 제1전극(80)은 하나 이상이 배치될 수 있으나 이에 한정하지는 않는다.
상기 제1전극(80)은 제1도전형반도체층(12) 상면에서 서로 이격되어 배치될 수 있다.
상기 제1전극(80)이 서로 이격되어 배치되는 경우, 제1전극(80)을 통해 제1도전형반도체층(12)으로 주입되는 전류의 균일도를 향상시킬 수 있다.
상기 제1전극(80)은 단층 또는 복수의 층으로 구성될 수 있으며, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Rh, Ru, Ag, Cu-W 중에서 적어도 어느 하나를 포함할 수 있으나 이에 한정되는 것은 아니다..
패드전극(70)은 반도체구조물(10)의 중심영역에 배치될 수 있으나, 이에 한정하지는 않는다.
패드전극(70)은 제1도전형반도체층(12) 상면에 배치될 수 있다.
상기 패드전극(70)은 제1도전형반도체층(12)과 전기적으로 연결될 수 있다.
패드전극(70)은 중심부(72) 및 연장부(74)를 포함할 수 있다.
상기 중심부(72)는 제1도전형반도체층(12) 상면에 배치될 수 있다.
중심부(72)의 상부 형상은 다각형 형상, 원형상, 타원형상 일 수 있으나 이에 한정하지는 않는다.
연장부(74)는 패드전극(70)과 제1전극(80)이 연결된 방향과 다른 방향으로 연장되어 배치될 수 있다.
상기 연장부(74)는 제1전극(80)과 수직으로 중첩될 수 있다.
연장부(74)는 제1도전형반도체층(12)의 전류의 확산 특성이 저하되는 경우 또는 제2도전형반도체층(16)에서 활성층(14)으로 주입되는 전류의 확산 특성과의 균형을 위해 배치될 수 있다.
상기 패드전극(70)의 연장부(74)는 제1전극이 배치되는 영역 외측으로 돌출될 수 있다.
상기 돌출된 영역은 반도체소자의 제조공정 진행 시, 일종의 정렬키(align key) 역할을 수행할 수 있다.
상기 패드전극(70)은 단층 또는 복수의 층으로 구성될 수 있으며, Ti, Cr, Ni, Al, Pt, Au, W, Cu, Mo, Rh, Ru, Ag, Cu-W 중에서 적어도 어느 하나를 포함할 수 있으나 이에 한정하지는 않는다.
상기 패드전극(70)의 하면을 구성하는 물질 및 제1전극(80)의 하면을 구성하는 물질이 상이할 수 있다.
또한, 상기 패드전극(70)의 상면을 구성하는 물질 및 제1전극(80)의 상면을 구성하는 물질이 서로 다를 수 있으나 이에 한정하지는 않는다.
제2전극(20)은 상기 반도체구조물(10) 하부에 배치될 수 있다.
상기 제2전극(20)은 상기 반도체구조물(10)의 제2-2도전형반도체층(16b) 하부에 배치될 수 있다.
상기 제2전극(20)은 상기 제2-2도전형반도체층(16b)과 전기적으로 연결될 수 있다.
제2전극(20)은 패드전극(70) 및 제1전극(80)과 수직으로 중첩되는 영역 외에 다른 영역에 배치될 수 있다.
상기 제2전극(20)은 패드전극(70) 및 제1전극(80)과 수직으로 중첩되는 영역 외에 다른 영역에 배치되므로, 상기 반도체소자의 신뢰성을 확보할 수 있다.
상기 제2전극(20)의 상면 또는 저면이 원형, 타원형, 또는 다각형일 수 있으나 이에 한정하지는 않는다.
상기 제2전극(20)은 전기적인 접촉이 우수한 물질로 형성될 수 있다. 상기 제2전극(20)은 단층 또는 다층으로 구성될 수 있다.
상기 제2전극(20)은 Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, Be, Ge, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(Antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으나 이에 한정하지는 않는다.
본 발명에 따른 제2전극(20)은 ITO(Indium tin oxide)로 구성될 수 있다.
제2전극(20)이 ITO(Indium tin oxide)로 구성됨에 따라, 제2전극(20)으로 광이 흡수되는 것을 방지하여, 반도체소자의 광 추출율이 개선될 수 있다.
절연층(30)은 복수의 관통홀(R) 또는 복수의 패턴을 포함할 수 있다.
상기 절연층(30)은 상기 제2도전형반도체층(16)의 하면과 접할 수 있으나, 이에 한정하지 않는다.
상기 절연층(30)은 패턴을 가지고, 절연층(30)의 상면과 저면 사이를 관통하는 복수의 관통홀(R)를 포함할 수 있다.
상기 절연층(30)이 포함하는 복수의 관통홀(R)는 상면 또는 저면이 원형, 타원형, 또는 다각형일 수 있으나 이에 한정하지는 않는다.
절연층(30)이 포함하는 복수의 관통홀(R) 내에 제2전극(20)이 배치될 수 있다.
또한, 상기 제2전극(20)은 서로 이격된 복수의 패턴으로 배치될 수 있다.
상기 절연층(30)은 투과율 및 소정의 굴절률을 갖는 절연 물질일 수 있다.
상기 절연층(30)의 굴절률은 반도체구조물(10)의 굴절률보다 낮을 수 있다.
상기 절연층(30)은 반도체구조물(10) 및 반사층(40)의 굴절률 차이를 증가시키기 위해 절연층(30)의 굴절률은 반도체구조물(10)의 굴절률 보다 낮을 수 있다.
예를 들어 상기 절연층(30)은 SixOy, SixNy, Al2O3, ZnO, ITO, TiO2, HfOx 중 적어도 하나를 포함할 수 있고, 서로 다른 절연 물질이 서로 다른 굴절률을 갖고 단층 또는 다층으로 배치될 수 있다.
또한, 상기 절연층(30)은 상기 반도체구조물(10)과 쇼트키 접합을 이루는 금속 물질이 배치될 수 있다.
다만 이에 한정하지 않고 상기 절연층(30)은 투과율 및/또는 굴절률을 갖는 절연 물질 중 적어도 하나 이상을 포함하는 적층형 구조로 배치될 수 있다.
상기 절연층(30)은 ODR (Omni-directional Reflector)구조로 배치될 수 있다.
상기 절연층(30)이 포함하는 복수의 관통홀(R) 내에 또는 복수의 패턴 사이에 상기 제2전극(20)이 배치됨으로써, 상기 제2전극(20)이 배치되는 영역은 절연층(30)이 배치되는 영역에 비해 전류 주입이 원활할 수 있다.
따라서, 전류 주입 특성이 비교적 용이한 상기 제2전극(20)으로부터 상기 제2도전형반도체층(16)으로 주입되는 전류 밀도의 균일도를 향상시킬 수 있다.
반도체구조물(10)의 굴절률, 제2전극(20)의 굴절률, 및 절연층(30)의 굴절률 을 n1, n2, 및 n3라고 했을 때, 상기 n1, n2 및 n3는 상기 n1> n2> n3 의 관계를 가질 수 있다.
상기 n1> n2 의 관계를 가짐으로써, 상기 반도체구조물(10)에 대한 제2전극(20)의 상대굴절률이 1보다 작아지게 되어, 굴절각은 증가할 수 있다.
또한, 상기 n1> n3 의 관계를 가짐으로써, 상기 반도체구조물(10)에 대한 절연층(30)의 상대굴절률이 1보다 작아지게 되어, 굴절각은 증가할 수 있다.
상기 굴절각이 증가함에 따라, 반도체구조물(10)과 제2전극(20) 및 절연층(30)이 접하는 계면에서 전반사가 많이 발생될 수 있다.
상기 n2 > n3의 관계를 갖는 경우, 활성층(14)으로부터 입사된 광이 절연층(30)에서 반사되는 반사율이 증가하여, 반도체소자의 광 추출효율이 개선될 수 있다.
예를 들어, 상기 n1 및 n3의 차이는 1 이상 내지 2.2 이하일 수 있다.
상기 n1 및 n3의 차이가 1 이상인 경우, 광의 반사율이 증가하여, 반도체소자의 광속 및 광 추출 효율이 개선될 수 있다.
상기 n1 및 n3의 차이가 2.2 이하인 경우, 반도체소자의 광속의 균일도가 향상될 수 있다.
예를 들어, 본 발명에 따른 절연층(30)은 반도체구조물(10)을 구성하는 물질과 굴절률 차이가 1.9일 수 있다.
또한, 절연층(30)과 반도체구조물(10)을 구성하는 물질의 굴절률 차이가 1이상 내지 2.2 이하가 될 수 있도록, 절연층(30)은 굴절률이 1.9이하인 물질로 구성될 수 있다.
반사층(40)은 단층 또는 다층으로 구성될 수 있다.
상기 반사층(40)은 전기적인 접촉이 우수하고 반사성이 높은 물질로 구성될 수 있다.
반사층(40)은 Pd, Ir,Ru Mg, Zn,Pt, Ag,Ni, Al, Rh, Au, Ti, Hf, ITO 중 적어도 하나를 포함하는 금속 또는 합금으로 구성될 수 있다.
반사층(40)은 ODR (Omni-directional Reflector)구조로 배치될 수 있다.
상기 반사층(40)이 ODR 구조로 배치됨에 따라, 넓은 파장범위 및 넓은 입사각에 대해 높은 반사도를 가질 수 있다.
반사층(40)은 금속으로 구성되고, 상기 제2전극(20)과 전기적으로 연결될 수 있다.
상기 반사층(40)은 제2전극(20) 및 절연층(30) 하부에 배치될 수 있다.
상기 제2전극(20)이 복수의 관통홀(R)를 갖거나 서로 이격된 패턴으로 배치되는 경우, 상기 제2전극(20)이 상기 제2-2도전형반도체층(16b)으로 균일한 전류 주입을 할 수 있도록 상기 제2전극(20)과 상기 반사층(40)은 전기적으로 연결될 수 있다.
또한, 상기 반사층(40)은 상기 제2전극(20)의 복수의 관통홀(R) 또는 서로 이격된 패턴 사이로 상기 활성층(14)에서 방출되는 광을 상부로 반사함으로써 상기 반도체소자의 광학적 특성이 개선될 수 있다.
상기 본딩층(50)은 베리어 금속 또는 본딩 금속 등을 포함할 수 있다.
상기 본딩층(50)은 Ti, Au, Sn, Nu, Cr, Ga, In, Bi, Cu, Ag, Nb, Pd 또는 Ta 중 적어도 하나를 포함할 수 있으나 이에 한정하지는 않는다.
상기 본딩층(50)은 단층 또는 다층으로 구성될 수 있다.
상기 본딩층(50)은 지지부재(60) 및 반도체구조물(10) 사이에 배치되어, 상기 반도체구조물(10) 및 지지부재(60)가 물리적, 전기적으로 연결될 수 있다.
제2전극(20)의 두께(h2)는 절연층(30)의 두께(h1)보다 같거나 클 수 있다.
제2전극(20)의 두께(h2)는 절연층(30)의 두께(h1)와 대비하여 1.0 이상 내지 1.2 이하일 수 있다.
상기 제2전극(20)의 두께(h2)가 절연층(30)의 두께(h1)와 대비하여 1.0 이상인 경우, 상기 제2전극(20) 및 절연층(30)은 동일 평면상에 배치될 수 있다.
또한, 제2전극(20)은 제2도전형반도체층(16)과 접할 수 있어, 제2도전형반도체층(16)으로 전류가 주입될 수 있다.
따라서, 상기 반도체소자의 전기적인 특성을 확보할 수 있다.
상기 제2전극(20)의 두께(h2)가 절연층(30)의 두께(h1)와 대비하여 1.2 이하인 경우, 제2도전형반도체층(16)으로 주입되는 전류의 주입특성이 더 용이해지므로, 반도체소자의 신뢰성을 확보할 수 있다.
도 2를 참조하여, 상기 제1전극(80), 제2전극(20) 및 패드전극(70)에 대해 상세히 설명한다.
도 2를 참조하면, 상기 제1전극(80) 및 패드전극(70)은 상기 반도체구조물(10) 상에 배치될 수 있다
상기 제1전극(80) 및 패드전극(70)은 적어도 1개 이상이 배치될 수 있으며 이에 한정하지는 않는다.
제1전극(80)은 제1방향으로 연장되며 배치될 수 있다.
상기 제1전극(80)은 제1도전형반도체층(12) 상면에서 서로 이격되어 배치될 수 있다.
하나 이상의 제1전극(80)은 제2방향으로 서로 이격되며 배치될 수 있다.
따라서, 하나 이상의 제1전극(80)을 통해 제1도전형반도체층(12)으로 주입되는 전류의 균일도를 향상시킬 수 있다.
상기 복수개의 제1전극(80)은 제1방향의 길이가 같은 제1연장전극(82), 상기 제1연장전극(82)과 제1방향의 길이가 다른 복수의 제2연장전극(84)을 포함할 수 있다.
상기 제1연장전극(82) 간 제2방향으로의 제1이격거리(W1)와 상기 제1연장전극(82)과 제2연장전극(84) 간에 제2방향으로의 이격거리(W2)가 서로 같을 수 있다.
복수개의 제2연장전극(84)은 제1방향으로 서로 이격되며 배치될 수 있다.
패드전극(70) 서로 이격되며 배치되는 복수개의 제1전극(80)을 전기적으로 연결할 수 있다.
상기 패드전극(70)은 상기 반도체구조물(10)의 중심영역에 배치될 수 있으나, 이에 한정되는 것은 아니다.
패드전극(70)은 복수 개의 제2연장전극(84) 사이, 상기 복수개의 제1연장전극(82) 사이에 배치될 수 있다.
상기 패드전극(70)은 상기 제1도전형반도체층(12) 상에 배치될 수 있으며, 상기 제1도전형 반도체층(12)과 직접 접할 수 있으나 이에 한정하지는 않는다.
패드전극(70)은 중심부(72) 및 하나 이상의 연장부(74)를 포함할 수 있다.
상기 제1도전형반도체층(12)의 전류의 확산 특성이 저하되는 경우 또는 상기 제2도전형반도체층(16)에서 활성층(14)으로 주입되는 전류의 확산 특성과의 균형을 위해, 패드전극(70)은 연장부(74)를 포함할 수 있다.
연장부(74)는 제1전극(80)이 패드전극(70)과 연결된 방향과 다른 방향으로 연장될 수 있다.
연장부(74)는 제2방향으로 연장되며 배치될 수 있다.
상기 연장부(74)는 제1전극(80)과 수직으로 중첩될 수 있다.
상기 패드전극(70)과 상기 제1도전형반도체층(12) 사이의 저항은 상기 제1 전극(84)과 상기 제1도전형반도체층(12) 사이의 저항보다 크게 배치될 수 있다.
따라서, 상기 패드전극(70)으로 주입되는 전류는 제1 전극(84)을 통해 상기 제1 도전형 반도체층(12)으로 주입되기 때문에, 제1도전형반도체층(12)으로 주입되는 전류의 균일도를 개선할 수 있다.
또한, 상기 패드전극(70)과 상기 제1전극(80)은 같은 물질 또는 서로 다른 물질로 구성될 수 있다
상기 제1 전극(80)의 구성 물질과 상기 패드전극(70)의 구성 물질을 서로 다르게 배치됨으로써, 상기 전류 주입 특성과 균일도가 개선될 수 있다.
또한, 전류 퍼짐 효과가 개선되어, 반도체소자의 광 출력이 향상될 수 있다.
상기 1전극(80)의 일부 영역과 상기 패드전극(70)은 수직으로 중첩되며 배치될 수 있다.
제1전극(80)의 수평방향의 길이와 패드전극(70)의 반지름이 수직으로 중첩되는 비율을 제1비율이라고 했을 때, 상기 제1비율은 0초과 내지 1 미만일 수 있다.
상기 제1비율이 0초과인 경우, 상기 제1전극(80) 및 패드전극(70)이 서로 전기적으로 연결되므로, 반도체소자의 전기적인 특성을 확보할 수 있다.
상기 제1비율이 1미만인 경우, 상기 제1전극(80)이 서로 연결되는 경우를 방지하여, 상기 반도체소자의 전류가 확산되는 특성을 확보할 수 있다.
제1전극(80)의 전체면적은 반도체구조물(10)의 면적 대비 2% 이상 내지 10% 이하일 수 있다.
제1전극(80)의 전체면적이 반도체구조물(10)의 면적 대비 2% 이상인 경우, 제1도전형반도체층(12)으로 주입되는 전류특성을 확보할 수 있다.
제1전극(80)의 전체면적이 반도체구조물(10)의 면적 대비 10% 이하인 경우, 광 추출율이 향상되어, 반도체소자의 광속특성을 확보할 수 있다.
예를 들어, 본 발명에 따른 제1전극(80)의 전체면적은 3.7% 일 수 있다.
제2전극(20)의 상부 형상은 다각형 형상, 원 형상, 타원형상을 포함할 수 있다.
제2전극(20)은 열 전도율 및 광속을 확보하기 위해 원 형상(dotting)일 수 있다.
제2전극(20)은 하나 이상일 수 있으며, 제2도전형반도체층(16) 하부에서 일정한 형태로 분포할 수 있다.
상기 제2전극(20)의 전체면적은 반도체구조물(10)의 면적 대비 3% 이상 내지 15% 이하일 수 있다.
상기 제2전극(20)의 전체면적이 반도체구조물(10)의 면적 대비 3% 이상인 경우, 반도체소자의 동작전압이 상승하는 것을 방지하여, 반도체소자의 전기적인 특성을 확보할 수 있다.
상기 제2전극(20)의 전체면적이 반도체구조물(10)의 면적 대비 15% 이하인 경우, 반도체소자의 광속특성을 확보할 수 있다.
예를 들어, 본 발명에 따른 제2전극(20)의 전체면적은 반도체구조물(10) 면적대비 8% 일 수 있다.
제2전극(20)의 전체면적은 제1전극(80)의 전체면적 대비 4:1 이상 내지 2:1 이하일 수 있다.
상기 제2전극(20)의 전체면적이 제1전극(80)의 전체면적 대비4:1 이상인 경우, 반도체소자의 동작전압이 상승하는 것을 방지하여, 반도체소자의 전기적인 특성을 확보할 수 있다.
상기 제2전극(20)의 전체면적이 제1전극(80)의 전체면적 대비 2:1 이하인 경우, 반도체소자의 동작전입이 감소하는 것을 방지하여, 반도체소자의 광속 특성을 확보할 수 있다.
상기 제2전극(20)은 제1전극(80)과 제2방향으로 이격되어 배치될 수 있다.
상기 절연층(30)이 포함하는 관통홀(R)과 제1전극(80)은 제2방향으로 이격되어 배치될 수 있다.
상기 관통홀(R)과 제1전극 사이의 제2방향의 최소 이격거리는 30um 이상 내지 70um 이하일 수 있다.
상기 관통홀(R) 및 제1전극(80) 사이의 제2방향의 최소 이격거리(d1)를 제1거리(d1)라고 했을 때, 상기 제1거리(d1)는 30um 이상 내지 70um 이하일 수 있다.
상기 제1거리(d1)이 30um 이상인 경우, 반도체소자의 전류주입특성을 확보할 수 있다.
상기 제1거리(d1)이 70um 이하인 경우, 반도체소자의 광속특성을 확보할 수 있다.
예를 들어, 본 발명에 따른 제1거리(d1)은 40um일 수 있다.
제2전극(20)은 복수 개로 구성될 수 있다.
복수개의 제2전극(20)은 제1방향으로 이격되어 배치될 수 있다.
상기 복수개의 제2전극(20) 사이의 제1방향의 최소 이격거리를 제2거리(d2)라고 했을 때, 상기 제2거리(d2)는 0um초과 내지 제2전극(20)의 지름(L)이하일 수 있다.
상기 제2거리(d2)가 0um 초과인 경우, 제2전극(20)이 배치됨으로써, 제2도전형반도체층(16)으로 주입되는 전류특성이 개선될 수 있다.
상기 제2거리(d2)가 제2전극(20)의 지름(L) 이하인 경우, 반도체소자의 광속이 하락하는 것을 방지하여, 반도체소자의 신뢰성을 확보할 수 있다.
반도체소자의 상면에서, 상기 제2도전형반도체층(16)은 활성층(14)의 외측으로 연장되어, 제1도전형반도체층(12)의 둘레를 감싸며 배치될 수 있다.
예를 들어, 상기 제2-2도전형반도체층(16b)의 제2영역은 활성층(14)의 외측으로 연장되어 배치될 수 있다.
상기 제2-2도전형반도체층(16b) 상면의 면적이 활성층(14) 상면의 면적보다 넓게 배치되는 경우, 상기 제2-2도전형반도체층(16b)은 제2-1도전형반도체층(16a)에 비해 높은 저항을 가지고 있기 때문에, 제2전극(20)으로 주입되는 전류가 상기 제2-1도전형반도체층(16a)을 통해 활성층(14)으로 주입되므로, 전류밀도의 균일도가 개선될 수 있다.
상기 제2-2도전형반도체층(16b)의 상면의 면적은 반도체소자 상면의 면적 대비 10% 이상 내지 30% 이하 일 수 있다.
상기 제2-2도전형반도체층(16b) 상면의 면적이 반도체소자 상면의 면적 대비 10% 이상인 경우, 상기 반도체구조물(10) 둘레에 배치된 제2-2도전형반도체층(16b)은 반도체소자의 제조공정 후 개별소자로 절단 시 레이저(Laser) 또는 다이아몬드휠(Diamond wheel)이 지나가는 부분으로 절단공정을 하기 위한 공정 마진을 확보할 수 있다.
제2-2도전형반도체층(16b)의 상면의 면적이 반도체소자 상면의 면적 대비 30% 이하인 경우, 반도체소자의 공정수율을 확보할 수 있다.
도 3를 참조하면, 본 발명에 따른 반도체소자의 광 추출율이 개선되는 것을 확인할 수 있다.
비교예에 따른 반도체소자는 제2전극(20)이 전면에 배치되어, 제2전극(20)으로 광이 흡수되어 반사율이 저하되는 문제를 갖는 반도체소자이다.
본 발명에 따른 반도체소자는 비교예에 따른 반도체소자에 비해 반도체소자의 광 추출율이 7% 향상되는 것을 확인할 수 있다.
도 4 및 도 5를 참조하여, 절연층(30)에 대해 설명한다.
본 발명에 따른 절연층(30)은 반도체구조물(10)보다 계면 임계각이 작은 물질로 구성될 수 있다.
*상기 계면 임계각은 활성층(14)에서 입사된 광이 반도체구조물(10) 하면과 절연층(30)의 상면의 계면에서 반사되는 임계각을 말한다.
절연층(30)이 반도체구조물(10)보다 계면 임계각이 작은 물질로 구성되는 경우, 계면간 전반사가 많이 일어나 반도체소자의 광 추출 효율특성이 향상될 수 있다.
도 4를 참조하면, SiO2 로 구성된 절연층(30),ITO 로 구성된 절연층(30) 및 MgF2 으로 구성된 절연층(30)의 계면 임계각과 관련된 시뮬레이션 결과를 확인할 수 있다.
도 4(a)는 MgF2 으로 구성된 절연층(30), 도 4(b)는 SiO2 로 구성된 절연층(30), 및 도 4(c)는 ITO 로 구성된 절연층(30)을 포함한 반도체소자의 계면임계각을 각각 나타낸 것이다.
MgF2로 구성된 절연층(30)이 반도체구조물(10) 하면과 절연층(30) 상면의 계면에서 임계각이 가장 작은 것을 확인할 수 있다.
따라서, 마그네슘플로이드(MgF2)로 구성된 절연층(30)은 계면 임계각이 작아 전반사가 많이 발생되어, 반도체소자의 광 효율이 개선될 수 있다.
본 발명에 따른 절연층(30)은 마그네슘플로이드(MgF2)를 포함할 수 있다.
또한, 절연층(30)은 열 전도율이 높은 물질로 구성될 수 있다.
절연층(30)은 열 전도율이 30W/mk 이상 내지 70W/mk 이하인 물질로 구성될 수 있다.
절연층(30)이 열 전도율이 30W/mk 이상인 물질로 구성되는 경우, 반도체소자의 열전도율이 상승되어, 반도체소자의 열 특성이 개선될 수 있다.
절연층(30)이 열 전도율이 70W/mk 이하인 물질로 구성되는 경우, 반도체소자의 신뢰성을 확보할 수 있다.
도 5를 참조하면, SiO2 로 구성된 절연층(30), ITO 로 구성된 절연층(30) 및 MgF2 으로 구성된 절연층(30)의 상대적인 계면 반사율을 확인할 수 있다.
*상대적인 계면 반사율은 활성층으로부터 입사된 광이 반도체구조물과 절연층이 접하는 계면에서의 반사율을 의미한다.
마그네슘플로이드(MgF2)로 구성된 절연층(30)의 상대적인 계면 반사율이 가장 큰 것을 확인할 수 있다.
마그네슘플로이드(MgF2)로 구성된 절연층(30)은 상대적인 계면 반사율이 크므로, 반도체소자의 광 효율이 개선될 수 있다.
본 발명에 따른 반도체소자는 절연층(30) 및 제2도전형반도체층(16) 계면의 계면 임계각이 작고, 상대적인 계면 반사율이 크기 때문에 반도체소자의 광효율이 개선될 수 있다.
도 6을 참조하여, 본 발명에 따른 반도체소자(100)가 배치된 반도체소자패키지(200)를 설명한다.
본 발명에 따른 반도체소자패키지(200)는 몸체부(205), 제1프레임(213), 제2프레임(214), 반도체소자(100), 및 몰딩부재(230)을 포함할 수 있다.
상기 몸체부(205)는 캐비티를 포함할 수 있고, 상기 캐비티 내에 반도체소자(100)가 배치될 수 있다.
상기 제1프레임(213) 및 제2프레임(214)은 서로 이격되어 전기적으로 분리된다.
상기 제1프레임(213) 및 제2프레임(214) 상에 반도체소자(100)가 배치될 수 있다.
제1프레임(213) 및 제2프레임(214)은 반도체소자(100)와 직접 접촉되거나, 전도성을 갖는 재료(미도시)를 통해서 전기적으로 연결될 수 있다.
또한, 제1프레임(213) 및 제2프레임(214)은 와이어 본딩, 플립 본딩, 다이 본딩 등의 방식으로 반도체소자(100)와 전기적으로 연결될 수 있으나 이에 한정하지는 않는다.
몰딩부재(230)는 반도체소자(100)에서 상기 몰딩부재(230)로 입사된 광이 외부로 방출되는 경우, 몰딩부재(230)에서 외부로 방출되는 광의 파장을 변환할 수 있다.
몰딩부재(230)는 파장변환물질(232)을 포함할 수 있다.
상기 파장변환물질(232)은 형광체일 수 있다. 상기 형광체는 사용자가 원하는 색상을 구현하기 위해 다양하게 선택될 수 있다.
본 발명에 따른 반도체소자가 배치된 반도체소자패키지(200) 상기 서술한 구성 및 구조에 한정하지 않는다..
한편, 이상에서 설명된 본 발명에 따른 반도체소자가 배치된 반도체소자패키지는 복수 개가 기판 상에 어레이될 수 있고, 반도체소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다.
또한, 본 발명에 따른 반도체소자 패키지를 포함하는 광원 장치로 구현될 수 있다.
또한, 광원 장치는 기판과 본 발명에 따른 반도체소자 패키지를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열체, 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 예를 들어, 광원 장치는, 램프, 헤드 램프, 또는 가로등을 포함할 수 있다. 또한, 실시 예에 따른 광원 장치는 출력되는 광이 필요한 제품에 다양하게 적용될 수 있다.
또한, 광원 장치는 바텀 커버와, 바텀 커버 위에 배치되는 반사판과, 광을 방출하며 반도체 소자를 포함하는 발광 모듈과, 반사판의 전방에 배치되며 발광 모듈에서 발산되는 빛을 전방으로 안내하는 도광판과, 도광판의 전방에 배치되는 프리즘 시트들을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널과, 디스플레이 패널과 연결되고 디스플레이 패널에 화상 신호를 공급하는 화상 신호 출력 회로와, 디스플레이 패널의 전방에 배치되는 컬러 필터를 포함할 수 있다. 여기서 바텀 커버, 반사판, 발광 모듈, 도광판, 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
광원 장치의 또 다른 예로, 헤드 램프는 기판 상에 배치되는 발광 소자 패키지를 포함하는 발광 모듈, 발광 모듈로부터 조사되는 빛을 일정 방향, 예컨대, 전방으로 반사시키는 리플렉터(reflector), 리플렉터에 의하여 반사되는 빛을 전방으로 굴절시키는 렌즈, 및 리플렉터에 의하여 반사되어 렌즈로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 쉐이드(shade)를 포함할 수 있다.
이상과 같이 본 발명을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면, 본 발명의 기술적 사상과 필수적 특징을 유지한 채로 다른 형태로도 실시될 수 있음을 인지할 수 있을 것이다.
본 발명의 범위는 특허청구범위에 의하여 규정되어질 것이지만, 특허청구범위 기재사항으로부터 직접적으로 도출되는 구성은 물론 그 외 등가인 구성으로부터 도출되는 모든 변경 또는 변형된 형태 또한 본 발명의 권리범위에 포함되는 것으로 해석되어야 한다.
10 : 반도체구조물
12: 제1도전형반도체층
14: 활성층
16 : 제2도전형반도체층
16a : 제2-1도전형반도체층
16b : 제2-2도전형반도체층
20 : 제2전극
30 : 절연층
40 : 반사층
50 : 본딩층
60 : 지지부재
70 : 패드전극
72 : 중심부
74 : 연장부
80 : 제1전극

Claims (17)

  1. 지지부재;
    상기 지지부재 상에 배치되며, 제1도전형 반도체층, 제2도전형반도체층 및 상기 제1도전형반도체층과 제2도전형반도체층 사이에 배치되는 활성층을 포함하는 반도체구조물;
    상기 제1도전형 반도체층과 전기적으로 연결되는 복수개의 제1전극;
    서로 이격되어 배치되는 상기 복수개의 제1전극을 전기적으로 연결하는 패드전극;
    상기 반도체구조물 및 지지부재 사이에 배치되며, 복수의 관통홀을 포함하는 절연층;
    상기 제2도전형 반도체층과 전기적으로 연결되고, 상기 복수의 관통홀에 배치된 복수개의 제2전극; 및
    상기 지지부재와 상기 반도체구조물 사이에서 상기 복수개의 제2전극 및 상기 절연층과 접하여 배치되는 반사층;
    을 포함하고,
    상기 복수개의 제1전극은 제1방향으로 연장되고, 상기 제1방향과 수직인 제2방향으로 서로 이격되어 배치되며,
    상기 패드 전극은 중심부 및 상기 중심부로부터 제2방향으로 연장되고 상기 복수개의 제1 전극 상에 배치된 연장부를 포함하고,
    상기 패드 전극의 연장부는 상기 제1 전극과 수직으로 중첩되고,
    상기 패드 전극의 연장부는 상기 제1 전극이 배치된 영역 외부로 연장되고,
    상기 복수개의 제1전극 및 상기 복수개의 제2전극의 면적의 비율은 4:1 이상 내지 2:1 이하인, 반도체소자.
  2. 삭제
  3. 삭제
  4. 지지부재;
    상기 지지부재 상에 배치되며, 제1도전형 반도체층, 제2도전형반도체층 및 상기 제1도전형반도체층과 제2도전형반도체층 사이에 배치되는 활성층을 포함하는 반도체구조물;
    상기 제1도전형 반도체층과 전기적으로 연결되는 복수개의 제1전극;
    서로 이격되어 배치되는 상기 복수개의 제1전극을 전기적으로 연결하는 패드전극;
    상기 제2도전형 반도체층과 전기적으로 연결되는 제2전극;
    상기 반도체구조물 및 지지부재 사이에 배치되며, 복수의 관통홀을 포함하는 절연층; 및
    상기 지지부재와 상기 반도체구조물 사이에서 상기 제2전극 및 상기 절연층과 접하여 배치되는 반사층;
    을 포함하고,
    상기 복수개의 제1전극은 제1방향으로 연장되고, 상기 제1방향과 수직인 제2방향으로 서로 이격되어 배치되며,
    상기 패드 전극은 제2방향으로 연장되고,
    상기 복수개의 제1전극은 제1방향의 길이가 같은 제1연장 전극, 상기 제1연장 전극과 상기 제1방향의 길이가 다른 복수개의 제2연장 전극을 포함하고,
    상기 복수개의 제2연장 전극은 제1방향으로 서로 이격되어 배치되며,
    상기 패드 전극은 상기 복수개의 제2연장 전극 사이 및 상기 복수개의 제1연장전극 사이에 배치되고,
    상기 제1연장전극 간에 제2방향으로의 제1이격거리와 상기 제1연장전극과 상기 제2연장전극 간에 제2방향으로의 이격 거리가 서로 같은 것을 특징으로 하는, 반도체소자.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제4항에 있어서,
    상기 패드 전극 및 제1전극은 상면과 하면을 포함하고,
    상기 패드 전극의 하면은 상기 제1전극의 상면 및 반도체구조물과 접하며,
    상기 패드전극의 하면을 구성하는 물질과 상기 제1전극의 하면을 구성하는 물질은 서로 상이하고,
    상기 패드전극의 상면을 구성하는 물질과 상기 제1전극의 상면을 구성하는 물질이 서로 다른 것을 특징으로 하는, 반도체소자.
  9. 제1항에 있어서,
    상기 제2전극 사이의 제1방향의 최소 이격거리는 0um 초과 내지 제2전극의 지름 이하이고,
    상기 제1전극과 상기 절연층의 관통홀 사이의 제2방향의 최소 이격거리는 30um 이상 70um 이하인 것을 특징으로 하는, 반도체소자.
  10. 삭제
  11. 제1항에 있어서,
    상기 제1전극의 면적은 반도체구조물의 면적에 대비하여 2% 이상 내지 10% 이하이고,
    상기 제2전극의 면적은 반도체구조물의 면적에 대비하여 3% 이상 내지 15% 이하인 반도체소자.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 지지부재;
    상기 지지부재 상에 배치되며, 제1도전형 반도체층, 제2도전형반도체층 및 상기 제1도전형반도체층과 제2도전형반도체층 사이에 배치되는 활성층을 포함하는 반도체구조물;
    상기 제1도전형 반도체층과 전기적으로 연결되는 복수개의 제1전극;
    서로 이격되어 배치되는 상기 복수개의 제1전극을 전기적으로 연결하는 패드전극;
    상기 제2도전형 반도체층과 전기적으로 연결되는 제2전극;
    상기 반도체구조물 및 지지부재 사이에 배치되며, 복수의 관통홀을 포함하는 절연층; 및
    상기 지지부재와 상기 반도체구조물 사이에서 상기 제2전극 및 상기 절연층과 접하여 배치되는 반사층;
    을 포함하고,
    상기 복수개의 제1전극은 제1방향으로 연장되고, 상기 제1방향과 수직인 제2방향으로 서로 이격되어 배치되며,
    상기 패드 전극은 제2방향으로 연장되고,
    상기 제2전극은 투명 전극으로 구성되고,
    상기 반도체구조물의 상기 제2도전형반도체층의 제1굴절률(n1), 상기 제2전극의 제2굴절률(n2), 상기 절연층의 제3굴절률(n3)은 서로 상이하고,
    상기 제1굴절률(n1) > 상기 제2굴절률(n2)> 상기 제3굴절률(n3)의 관계를 갖는 반도체소자.
  16. 지지부재;
    상기 지지부재 상에 배치되며, 제1도전형 반도체층, 제2도전형반도체층 및 상기 제1도전형반도체층과 제2도전형반도체층 사이에 배치되는 활성층을 포함하는 반도체구조물;
    상기 제1도전형 반도체층과 전기적으로 연결되는 복수개의 제1전극;
    서로 이격되어 배치되는 상기 복수개의 제1전극을 전기적으로 연결하는 패드전극;
    상기 제2도전형 반도체층과 전기적으로 연결되는 제2전극;
    상기 반도체구조물 및 지지부재 사이에 배치되며, 복수의 관통홀을 포함하는 절연층; 및
    상기 지지부재와 상기 반도체구조물 사이에서 상기 제2전극 및 상기 절연층과 접하여 배치되는 반사층;
    을 포함하고,
    상기 복수개의 제1전극은 제1방향으로 연장되고, 상기 제1방향과 수직인 제2방향으로 서로 이격되어 배치되며,
    상기 패드 전극은 제2방향으로 연장되고,
    상기 제1전극의 일부 영역과 상기 패드 전극은 수직으로 중첩되는 반도체소자.
  17. 제4항, 제8항, 제9항, 제11항 및 제15항 중 어느 한 항에 있어서,
    상기 제1전극의 일부 영역과 상기 패드 전극은 수직으로 중첩되는 반도체소자.

KR1020170134017A 2017-10-16 2017-10-16 반도체 소자 KR102391358B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170134017A KR102391358B1 (ko) 2017-10-16 2017-10-16 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170134017A KR102391358B1 (ko) 2017-10-16 2017-10-16 반도체 소자

Publications (2)

Publication Number Publication Date
KR20190042277A KR20190042277A (ko) 2019-04-24
KR102391358B1 true KR102391358B1 (ko) 2022-04-28

Family

ID=66282252

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170134017A KR102391358B1 (ko) 2017-10-16 2017-10-16 반도체 소자

Country Status (1)

Country Link
KR (1) KR102391358B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012256811A (ja) 2011-05-18 2012-12-27 Toshiba Corp 半導体発光素子
KR101510382B1 (ko) 2008-04-23 2015-04-06 엘지이노텍 주식회사 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102425124B1 (ko) * 2015-08-24 2022-07-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 및 발광소자 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101510382B1 (ko) 2008-04-23 2015-04-06 엘지이노텍 주식회사 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
JP2012256811A (ja) 2011-05-18 2012-12-27 Toshiba Corp 半導体発光素子

Also Published As

Publication number Publication date
KR20190042277A (ko) 2019-04-24

Similar Documents

Publication Publication Date Title
KR102401826B1 (ko) 발광소자 패키지 및 이를 포함하는 조명장치
KR102554702B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102356216B1 (ko) 발광소자 패키지 및 광원 장치
KR102508745B1 (ko) 발광소자 패키지
KR20190001188A (ko) 발광소자 패키지 및 광원 장치
KR20220058503A (ko) 발광소자 패키지
KR102432214B1 (ko) 발광소자 패키지
KR102378952B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102343099B1 (ko) 반도체 소자
KR20220075282A (ko) 발광 소자 패키지
KR102391358B1 (ko) 반도체 소자
KR102552655B1 (ko) 발광소자 패키지 및 광원 모듈
KR102271173B1 (ko) 반도체 소자
KR102506737B1 (ko) 발광소자 및 이를 구비한 라이트 유닛
KR102385939B1 (ko) 발광소자 패키지
KR102610607B1 (ko) 발광소자 패키지
KR102379834B1 (ko) 발광소자 패키지
KR102542297B1 (ko) 발광소자 패키지
KR102509064B1 (ko) 발광소자 패키지 및 이를 포함하는 조명장치
KR102359818B1 (ko) 발광소자 패키지 및 그 제조방법
KR102369237B1 (ko) 발광소자 패키지 및 그 제조방법
KR102471692B1 (ko) 발광소자 패키지
KR102413223B1 (ko) 발광소자 패키지
KR102369260B1 (ko) 반도체 소자
KR102471690B1 (ko) 발광소자 패키지

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)