CN114038917A - 薄膜晶体管阵列基板和显示装置 - Google Patents

薄膜晶体管阵列基板和显示装置 Download PDF

Info

Publication number
CN114038917A
CN114038917A CN202111447599.XA CN202111447599A CN114038917A CN 114038917 A CN114038917 A CN 114038917A CN 202111447599 A CN202111447599 A CN 202111447599A CN 114038917 A CN114038917 A CN 114038917A
Authority
CN
China
Prior art keywords
substrate
thin film
film transistor
transistor array
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111447599.XA
Other languages
English (en)
Inventor
黄军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interface Optoelectronics Shenzhen Co Ltd
Interface Technology Chengdu Co Ltd
General Interface Solution Ltd
Original Assignee
Interface Optoelectronics Shenzhen Co Ltd
Interface Technology Chengdu Co Ltd
General Interface Solution Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interface Optoelectronics Shenzhen Co Ltd, Interface Technology Chengdu Co Ltd, General Interface Solution Ltd filed Critical Interface Optoelectronics Shenzhen Co Ltd
Priority to CN202111447599.XA priority Critical patent/CN114038917A/zh
Publication of CN114038917A publication Critical patent/CN114038917A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

本申请提供一种薄膜晶体管阵列基板，其包括：基板；第一导电层，设于基板上，第一导电层包括多个间隔排布的栅极电极；绝缘层，设于第一导电层远离基板的一侧；通道层，设于绝缘层远离第一导电层的一侧；以及第二导电层，设于通道层远离绝缘层的一侧，第二导电层包括间隔设置的多个源极电极和间隔设置的多个漏极电极，每一源极电极与一漏极电极和一栅极电极相互对应，相互对应的源极电极和漏极电极在通道层导通时导通；其中，源极电极包括第一主体部和第一连接部，第一主体部在基板上的投影被栅极电极在基板上的投影完全覆盖，第一主体部在基板上投影的面积大于第一连接部在基板上投影的面积。本申请还提供一种显示装置。

Description

薄膜晶体管阵列基板和显示装置
技术领域
本申请涉及显示领域，尤其涉及一种薄膜晶体管阵列基板和显示装置。
背景技术
现有的薄膜晶体管阵列基板包括多个薄膜晶体管，每一薄膜晶体管包括栅极电极、源极电极和漏极电极。在薄膜晶体管阵列基板的制造过程中，由于设备的精度问题，在形成源极电极和漏极电极时，容易产生位置偏移，使得不同的薄膜晶体管中，源极电极与栅极电极的重叠面积不同。从而导致不同薄膜晶体管对电信号的反应速度不同的问题。
具体来说，请参阅图1，在薄膜晶体管阵列基板900的制造过程中，由于设置源极电极与漏极电极时发生偏移，使得源极线921上一侧延伸出的源极电极92a与栅极线911上的栅极电极91a的重叠面积增大，源极线921上另一侧延伸出的另一个源极电极92b与栅极线913上的栅极电极91b的重叠面积减小。同时，与源极电极一同设置的漏极电极也会相应的发生偏移，使得漏极电极93a与栅极电极91a的重叠面积减小，漏极电极93b与栅极电极91b的重叠面积增大。由于源极电极与栅极电极的重叠面积会影响薄膜晶体管的反馈电压，从而影响充放电的速度。因此，使用发生偏移的薄膜晶体管阵列基板900制备的显示装置，其不同的像素会在偏移的影响下导致亮暗速度变化的不一致，进而导致显示装置的画面出现闪烁的效果，影响画面质量。
发明内容
本申请第一方面提供一种薄膜晶体管阵列基板，其包括：
基板；
第一导电层，设于所述基板上，所述第一导电层包括多个间隔排布的栅极电极；
绝缘层，设于所述第一导电层远离所述基板的一侧；
通道层，设于所述绝缘层远离所述第一导电层的一侧；以及
第二导电层，设于所述通道层远离所述绝缘层的一侧，所述第二导电层包括间隔设置的多个源极电极和间隔设置的多个漏极电极，每一所述源极电极与一所述漏极电极和一所述栅极电极相互对应，相互对应的源极电极和漏极电极在所述通道层导通时导通；
其中，所述源极电极包括第一主体部和第一连接部，所述第一主体部在所述基板上的投影被所述栅极电极在所述基板上的投影完全覆盖，所述第一主体部在所述基板上投影的面积大于所述第一连接部在所述基板上投影的面积。
在一实施例中，所述第一连接部在所述基板上的投影与所述栅极在所述基板上的投影不重合或部分重合。
在一实施例中，所述第二导电层还包括平行且间隔设置的多条源极线，所述多条源极线平行于第一方向，每一所述源极线与多个所述源极电极的所述第一连接部连接。
在一实施例中，所述第一主体部与所述第一连接部在所述基板上的投影均为矩形，所述矩形至少包括一条平行于所述第一方向的边，所述第一主体部在所述第一方向上的长度大于所述第一连接部在所述第一方向上的长度。
在一实施例中，所述第一导电层还包括平行且间隔设置的多条栅极线，所述栅极线平行于第二方向，所述第二方向垂直于所述第一方向，每一所述栅极线与多个所述栅极电极电连接，使得所述多个栅极电极沿所述第一方向和所述第二方向间隔排布。
在一实施例中，每一所述漏极电极包括第二主体部和第二连接部，所述第二主体部在所述基板上的投影被所述栅极电极在所述基板上的投影完全覆盖，所述第二主体部在所述基板上投影的面积大于所述第二连接部在所述基板上投影的面积。
在一实施例中，所述薄膜晶体管阵列基板还包括多个像素电极，每一所述像素电极与一所述漏极电极的所述第二连接部连接。
在一实施例中，所述薄膜晶体管阵列基板还包括驱动电路，所述驱动电路与每一所述栅极电极与每一所述源极电极电连接，所述驱动电路用于控制所述通道层的导通状态。
本申请第二方面提供一种显示装置，其包括：
液晶面板，包括上述的薄膜晶体管阵列基板、位于所述第二导电层远离所述基板一侧的彩膜基板及位于所述薄膜晶体管阵列基板与所述彩膜基板之间的液晶层；以及
背光板，设于所述薄膜晶体管阵列基板远离所述液晶层的一侧，用于发出背光，所述薄膜晶体管阵列基板用于施加驱动信号至所述液晶层，以使得所述液晶层调制所述背光，调制后的背光经所述彩膜基板滤光后从所述液晶面板远离所述背光板的一侧出射以显示图像。
本申请第三方面提供一种显示装置，其包括：
上述的薄膜晶体管阵列基板；以及
多个发光二极管，所述多个发光二极管与所述多个漏极电极一一对应电连接，所述薄膜晶体管阵列基板用于控制每一发光二极管发光以显示图像。
本申请实施例提供的薄膜晶体管阵列基板，通过设置源极电极包括面积较大的第一主体部和面积较小的第一连接部，并使所述第一连接部作为缓冲部分，随着制造过程中源极电极位置发生偏移而相应改变与所述栅极电极的重叠面积，以确保所述第一主体部在所述基板上的投影被所述栅极电极的投影完全覆盖。因此，所述源极电极与所述栅极电极重叠部分的面积不会由于偏移而产生较大的变化，使得薄膜晶体管阵列基板上不同薄膜晶体管之间的反馈电压的差异较小，进而避免显示面板由于设置源极电极时发生位置偏移而导致的闪烁现象。
附图说明
图1为现有的薄膜晶体管阵列基板的俯视图。
图2为本申请一实施例中的薄膜晶体管阵列基板的俯视图。
图3为图2中的薄膜晶体管阵列基板沿III-III线的剖视图。
图4为本申请一实施例的显示装置的结构图。
图5为本申请另一实施例的显示装置的剖视图。
主要元件符号说明
薄膜晶体管阵列基板 100、900
基板 110
第一导电层 120
栅极电极 10、91a、91b
栅极线 15、911、913
绝缘层 130
通道层 150
通道 151
第二导电层 170
源极电极 30、92a、92b
第一主体部 31
第一连接部 33
源极线 35、921
漏极电极 50、93a、93b
第二主体部 51
第二连接部 53
像素电极 190
第一方向 Y
第二方向 X
长度 a、a’、b、b’
显示装置 300、500
背光板 310
液晶面板 330
液晶层 331
彩膜基板 333
发光二极管 510
如下具体实施方式将结合上述附图进一步说明本申请。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。
除非另有定义，本申请所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
为能进一步阐述本申请达成预定目的所采取的技术手段及功效，以下结合附图及较佳实施方式，对本申请作出如下详细说明。
实施例一
请一并参阅图2和图3，本申请提供的薄膜晶体管阵列基板100包括：基板110、第一导电层120、绝缘层130、通道层150以及第二导电层170。其中，第一导电层120设于基板110上，包括多个间隔排布的栅极电极10。绝缘层130设于第一导电层120远离基板110的一侧并覆盖每一栅极电极10，通道层150设于绝缘层130远离第一导电层120的一侧，第二导电层170设于通道层150远离绝缘层130的一侧。第二导电层170包括间隔设置的多个源极电极30和间隔设置的多个漏极电极50，每一源极电极30与相邻的一漏极电极50和相邻的一栅极电极10相互对应，相互对应的源极电极30和漏极电极50在通道层150导通时导通。具体来说，通道层150包括多个设于绝缘层130上的通道151，每一通道151与一所述栅极电极10重叠设置，每一源极电极30与一通道151部分接触，每一漏极电极50与一通道151部分接触，每一栅极电极10与一通道151、一源极电极30和一漏极电极50构成一薄膜晶体管结构，多个薄膜晶体管结构在基板110上构成薄膜晶体管阵列。
在本实施例中，栅极电极10用于控制通道151的导通，每一源极电极30与一相邻的漏极电极50在通道151导通时导通，并可以在电信号的作用下与栅极电极10之间产生电压差，从而形成电容，也即每一栅极电极10与一源极电极30或一漏极电极50之间均存在一寄生电容，当输入至栅极电极10与源极电极30或漏极电极50之间的电信号发生变化时，所述寄生电容会产生一反馈电压，使得栅极电极10与源极电极30或漏极电极50之间的电压差变化减缓。其中，所述反馈电压的大小与所述寄生电容相关，所述寄生电容的大小与栅极电极10与源极电极30或漏极电极50之间的重叠面积相关。因此，若不同的薄膜晶体管中栅极电极10与源极电极30或漏极电极50的重叠面积不同，则在输入相同的电信号时不同薄膜晶体管的反馈速度也不同。
在本实施例中，每一源极电极30包括第一主体部31和第一连接部33，第一主体部31在基板110上的投影被栅极电极10在基板110上的投影完全覆盖。第一主体部31在基板110上投影的面积大于第一连接部33在基板110上投影的面积。第一连接部33在基板110上的投影与栅极电极10在基板110上的投影不重合或部分重合。
在本实施例中，第二导电层170还包括平行且间隔设置的多条源极线35，源极线35平行于第一方向Y，每一源极线35与多个源极电极30的第一连接部33连接。第一主体部31与第一连接部33在基板110上的投影均为矩形，所述矩形至少包括一条平行于第一方向Y的边，第一主体部31在第一方向Y上的长度大于第一连接部33在第一方向Y上的长度。在其他实施例中，第一主体部31在基板110上的投影还可以是其他形状，如梯形、椭圆形、菱形或不规则形状等，本申请对此不做限制。
在本实施例中，请继续参阅图2，源极电极30从源极线35沿第二方向X延伸，第二方向X垂直于第一方向Y。其中第一主体部31用于与栅极电极10重叠设置，第一连接部33用于连接源极线35与第一主体部31，由于第一连接部33在第一方向Y上的长度b小于第一主体部31在第一方向Y上的长度，因此当源极电极30的位置在第二方向X上发生改变时，源极电极30与栅极电极10重叠部分的面积变化即为第二方向X上的位移量乘以长度b。
在本实施例中，第一连接部33在第一方向Y上的长度b为2.5μm-3μm。第一连接部33在第二方向X上的长度a为10μm-40μm。其中，长度b与制造设备可以达到的最低精度相关，长度b的数值越低，源极电极30位置偏移造成的影响越小；长度a与制造设备设置源极电极30时的精度有关，若制造设备在设置源极电极30的位置时误差为±10μm，则长度a的数值大于20μm。在其他实施例中，第一连接部33在第一方向Y上的长度b还可以为1μm-2.5μm或3μm-5μm，本申请对此不做限制。
在本实施例中，每一漏极电极50包括第二主体部51和第二连接部53，第二主体部51在基板110上的投影被栅极电极10在基板110上的投影完全覆盖，第二主体部51在基板110上投影的面积大于第二连接部53在基板110上投影的面积。第二连接部53在基板110上的投影与栅极电极10在基板110上的投影不重合或部分重合。
在本实施例中，第二主体部51与第二连接部53在基板110上的投影均为矩形，所述矩形至少包括一条平行于第一方向Y的边，第二主体部51在第一方向Y上的长度大于第二连接部53在第一方向Y上的长度。在其他实施例中，第二主体部51在基板110上的投影还可以是其他形状，如梯形、椭圆形、菱形或不规则形状等，本申请对此不做限制。
在本实施例中，第二连接部53在第一方向Y上的长度b’为2.5μm-3μm。第二连接部53在第二方向X上的长度a’为10μm-40μm。其中，长度b’与制造设备可以达到的最低精度相关，长度b’的数值越低，漏极电极50发生位置偏移时造成的影响越小；长度a’与制造设备设置漏极电极50时的精度有关，若制造设备在设置漏极电极50的位置时误差为±10μm，则长度a’的数值大于20μm。在其他实施例中，第二连接部53在第一方向Y上的长度b’还可以为1μm-2.5μm或3μm-5μm，本申请对此不做限制。
本申请实施例的薄膜晶体管阵列基板100，通过设置每一源极电极30包括第一主体部31和第一连接部33，漏极电极50为包括第二主体部51和第二连接部53，使得在薄膜晶体管阵列基板100在制造过程中，当源极电极30或漏极电极50的位置发生偏移时，源极电极30或漏极电极50与栅极电极10重叠部分的面积变化主要发生在第一连接部33或第二连接部53，由于第一连接部33的长度b或第二连接部的长度b’数值相对较小，因此重叠部分的面积不会由于偏移而发生较大的改变，栅极电极10与源极电极30或漏极电极50之间的寄生电容也不会发生较大的改变，并且薄膜晶体管阵列基板100上的多个栅极电极10、源极电极30和漏极电极50构成的组合之间的寄生电容差异同样较小。因此，当施加在栅极电极10、源极电极30和漏极电极50上的电信号发生变化时，由此产生的反馈电压也不会由于源极电极30或漏极电极50的位置发生偏移而产生较大变化。
在本实施例中，第一导电层120还包括平行且间隔设置的多条栅极线15，栅极线15平行于第二方向X，每一栅极线15与多个栅极电极10电连接，使得多个栅极电极10沿第一方向Y和第二方向X间隔排布，多条栅极线15与多条源极线35交叉排列形成网结构。
在本实施例中，请一并参阅图2和图3，薄膜晶体管阵列基板100还包括多个像素电极190，每一像素电极190与一漏极电极50的第二连接部53电连接，且设于源极线35和栅极线15形成的网格结构的网格内。
在本实施例中，薄膜晶体管阵列基板100还包括驱动电路(图未示)，所述驱动电路与每一栅极电极10和每一源极电极30电连接，用于控制通道层150的导通状态。具体来说，驱动电路与每一栅极线15和源极线35电连接，通过向每一栅极线15和每一源极线35传输电信号，进而向每一栅极电极10和源极电极30传输电信号。当栅极电极10接收一电压信号时，可以控制通道层150的导通状态，当通道层150导通时，源极电极30和漏极电极50之间相互导通，此时源极电极30接收的电信号传输至漏极电极50，并同时传输至像素电极190。驱动电路通过调节传输至栅极电极10和源极电极30的电信号，可以相应的调整像素电极190接收的电信号。
实施例二
本申请实施例二提供一种显示装置，请一并参阅图3和图4，显示装置300包括液晶面板330和背光板310。其中，液晶面板330包括实施例一中的薄膜晶体管阵列基板100、位于第二导电层170远离基板110一侧的彩膜基板333以及位于薄膜晶体管阵列基板100和彩膜基板333之间的液晶层331。背光板310设于薄膜晶体管阵列基板100远离液晶层331的一侧，用于发出背光，薄膜晶体管阵列基板100用于施加驱动信号至液晶层331，以使得液晶层331调制所述背光，调制后的背光经过彩膜基板333滤光后从液晶面板330远离背光板310的一侧出射以显示图像。
在本实施例中，彩膜基板333上包括多个像素区块(图未示)，每一像素区块在基板110上的投影与一像素电极190在基板110上的投影重叠，驱动电路通过调节传输至像素电极190上的电信号，可以驱动液晶层331调制所述背光，从而调节每一所述像素区块上穿过的所述背光，进而显示图像。
本申请实施例二提供的显示装置300，通过设置实施例一的薄膜晶体管阵列基板100，可以避免当源极电极30或漏极电极50的位置发生偏移时，由于寄生电容的变化引起的反馈电压变化而导致液晶层331对不同像素区块对应区域的背光调节速度不一致，从而产生的显示图像闪烁的现象。
实施例三
本申请实施例三提供一种显示装置，请一并参阅图3和图5，显示装置500包括实施例一的薄膜晶体管阵列基板100以及与每一漏极电极50一一电连接的多个发光二极管510，薄膜晶体管阵列基板100用于控制每一发光二极管510发光以显示图像。具体来说，每一发光二极管510先与一像素电极190直接连接，从而实现与一漏极电极50电连接，通过调节施加在像素电极190上的电信号，可以相应的调节发光二极管510的发光强度。
在本实施例中，发光二极管510可以是有机发光二极管，也可以是无机微型发光二极管，本申请对此不做限制。
在本实施例中，发光二极管510可以是垂直型发光二极管，其一个电极与像素电极190电连接，另一个电极远离薄膜晶体管阵列基板100，并与一公共电极电连接。在其他实施例中，发光二极管510还可以是其他结构的发光二极管，本申请对此不做限制。
本申请实施例三提供的显示装置500，通过将像素电极190与发光二极管510电连接，可以直接控制多个发光二极管510发光以显示图像。通过设置实施例一的薄膜晶体管阵列基板100，可以避免当源极电极30或漏极电极50的位置发生偏移时，由于寄生电容的变化引起的反馈电压变化而导致不同发光二极管510发出的光强变化不一致，从而产生的显示图像闪烁的现象。
本技术领域的普通技术人员应当认识到，以上的实施方式仅是用来说明本申请，而并非用作为对本申请的限定，只要在本申请的实质精神范围之内，对以上实施例所作的适当改变和变化都落在本申请要求保护的范围之内。

Claims (10)

1.一种薄膜晶体管阵列基板，其特征在于，包括：
基板；
第一导电层，设于所述基板上，所述第一导电层包括多个间隔排布的栅极电极；
绝缘层，设于所述第一导电层远离所述基板的一侧；
通道层，设于所述绝缘层远离所述第一导电层的一侧；以及
第二导电层，设于所述通道层远离所述绝缘层的一侧，所述第二导电层包括间隔设置的多个源极电极和间隔设置的多个漏极电极，每一所述源极电极与一所述漏极电极和一所述栅极电极相互对应，相互对应的源极电极和漏极电极在所述通道层导通时导通；
其中，所述源极电极包括第一主体部和第一连接部，所述第一主体部在所述基板上的投影被所述栅极电极在所述基板上的投影完全覆盖，所述第一主体部在所述基板上投影的面积大于所述第一连接部在所述基板上投影的面积。
2.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述第一连接部在所述基板上的投影与所述栅极在所述基板上的投影不重合或部分重合。
3.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述第二导电层还包括平行且间隔设置的多条源极线，所述多条源极线平行于第一方向，每一所述源极线与多个所述源极电极的所述第一连接部连接。
4.如权利要求3所述的薄膜晶体管阵列基板，其特征在于，所述第一主体部与所述第一连接部在所述基板上的投影均为矩形，所述矩形至少包括一条平行于所述第一方向的边，所述第一主体部在所述第一方向上的长度大于所述第一连接部在所述第一方向上的长度。
5.如权利要求3所述的薄膜晶体管阵列基板，其特征在于，所述第一导电层还包括平行且间隔设置的多条栅极线，所述栅极线平行于第二方向，所述第二方向垂直于所述第一方向，每一所述栅极线与多个所述栅极电极电连接，使得所述多个栅极电极沿所述第一方向和所述第二方向间隔排布。
6.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，每一所述漏极电极包括第二主体部和第二连接部，所述第二主体部在所述基板上的投影被所述栅极电极在所述基板上的投影完全覆盖，所述第二主体部在所述基板上投影的面积大于所述第二连接部在所述基板上投影的面积。
7.如权利要求6所述的薄膜晶体管阵列基板，其特征在于，还包括多个像素电极，每一所述像素电极与一所述漏极电极的所述第二连接部连接。
8.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，还包括驱动电路，所述驱动电路与每一所述栅极电极与每一所述源极电极电连接，所述驱动电路用于控制所述通道层的导通状态。
9.一种显示装置，其特征在于，包括：
液晶面板，包括如权利要求1-8任意一项所述的薄膜晶体管阵列基板、位于所述第二导电层远离所述基板一侧的彩膜基板及位于所述薄膜晶体管阵列基板与所述彩膜基板之间的液晶层；以及
背光板，设于所述薄膜晶体管阵列基板远离所述液晶层的一侧，用于发出背光，所述薄膜晶体管阵列基板用于施加驱动信号至所述液晶层，以使得所述液晶层调制所述背光，调制后的背光经所述彩膜基板滤光后从所述液晶面板远离所述背光板的一侧出射以显示图像。
10.一种显示装置，其特征在于，包括：
薄膜晶体管阵列基板，如权利要求1-8任意一项所述；以及
多个发光二极管，所述多个发光二极管与所述多个漏极电极一一对应电连接，所述薄膜晶体管阵列基板用于控制每一发光二极管发光以显示图像。
CN202111447599.XA 2021-11-30 2021-11-30 薄膜晶体管阵列基板和显示装置 Pending CN114038917A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111447599.XA CN114038917A (zh) 2021-11-30 2021-11-30 薄膜晶体管阵列基板和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111447599.XA CN114038917A (zh) 2021-11-30 2021-11-30 薄膜晶体管阵列基板和显示装置

Publications (1)

Publication Number Publication Date
CN114038917A true CN114038917A (zh) 2022-02-11

Family

ID=80139469

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111447599.XA Pending CN114038917A (zh) 2021-11-30 2021-11-30 薄膜晶体管阵列基板和显示装置

Country Status (1)

Country Link
CN (1) CN114038917A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070153194A1 (en) * 2005-12-30 2007-07-05 Quanta Display Inc. Pixel unit and display device utilizing the same
US20090009673A1 (en) * 2005-03-15 2009-01-08 Sharp Kabushiki Kaisha Active Matrix Substance and Display Device Including the Same
CN102790093A (zh) * 2011-05-16 2012-11-21 上海天马微电子有限公司 薄膜晶体管像素结构及薄膜晶体管显示装置
US20120326954A1 (en) * 2010-01-29 2012-12-27 Sharp Kabushiki Kaisha Liquid crystal display device
CN109300920A (zh) * 2018-11-05 2019-02-01 惠科股份有限公司 阵列基板、显示面板和显示装置
JP2019212855A (ja) * 2018-06-08 2019-12-12 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
CN110764329A (zh) * 2019-10-31 2020-02-07 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶显示面板、显示装置
CN112437985A (zh) * 2019-06-25 2021-03-02 京东方科技集团股份有限公司 阵列基板、显示器装置和制造阵列基板的方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090009673A1 (en) * 2005-03-15 2009-01-08 Sharp Kabushiki Kaisha Active Matrix Substance and Display Device Including the Same
US20070153194A1 (en) * 2005-12-30 2007-07-05 Quanta Display Inc. Pixel unit and display device utilizing the same
US20120326954A1 (en) * 2010-01-29 2012-12-27 Sharp Kabushiki Kaisha Liquid crystal display device
CN102790093A (zh) * 2011-05-16 2012-11-21 上海天马微电子有限公司 薄膜晶体管像素结构及薄膜晶体管显示装置
JP2019212855A (ja) * 2018-06-08 2019-12-12 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
CN109300920A (zh) * 2018-11-05 2019-02-01 惠科股份有限公司 阵列基板、显示面板和显示装置
CN112437985A (zh) * 2019-06-25 2021-03-02 京东方科技集团股份有限公司 阵列基板、显示器装置和制造阵列基板的方法
CN110764329A (zh) * 2019-10-31 2020-02-07 京东方科技集团股份有限公司 阵列基板及其制备方法、液晶显示面板、显示装置

Similar Documents

Publication Publication Date Title
US6833888B2 (en) Liquid crystal display device including sub-pixels corresponding to red, green, blue and white color filters
JP3747768B2 (ja) 液晶表示装置
JP5096300B2 (ja) 電気泳動表示装置
US11402956B2 (en) Display device including position input function
US8576154B2 (en) Display device having dummy gate line for a uniform brightness
US20070262948A1 (en) Backlight, method for driving backlight, and liquid crystal display having the same
CN109491134B (zh) 一种显示装置
US10650757B2 (en) Display device
CN102084411B (zh) 显示装置及其制造方法以及有源矩阵基板
US9625771B2 (en) Display device
KR100825093B1 (ko) 액정 표시 장치
US20110205200A1 (en) Active matrix substrate, method for producing active matrix substrate, liquid crystal panel, method for producing liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver
KR20110037331A (ko) 액정표시장치
EP1426914A1 (en) Electronic device, its manufoprtaturing method, and electronic apparatus
US7015509B2 (en) Electrooptic device and electronic apparatus
CN114038917A (zh) 薄膜晶体管阵列基板和显示装置
US8035760B2 (en) Liquid crystal display
US20110037689A1 (en) Active matrix substrate, manufacturing method of active matrix substrate, liquid crystal panel, manufacturing method of liquid crystal panel, liquid crystal display apparatus, liquid crystal display unit, and television receiver
KR20100029028A (ko) 액정 표시 장치
CN114815346B (zh) 一种阵列基板及显示面板
CN111610674A (zh) 液晶显示装置以及液晶显示装置的制造方法
US11194202B2 (en) Substrate for display device, and display device
US11388820B2 (en) Driving circuit board and display apparatus
KR101296627B1 (ko) 액정표시장치 및 이의 제조방법
KR101108296B1 (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination