CN114036085A - 基于ddr4的多任务读写调度方法、计算机设备及存储介质 - Google Patents

基于ddr4的多任务读写调度方法、计算机设备及存储介质 Download PDF

Info

Publication number
CN114036085A
CN114036085A CN202111120018.1A CN202111120018A CN114036085A CN 114036085 A CN114036085 A CN 114036085A CN 202111120018 A CN202111120018 A CN 202111120018A CN 114036085 A CN114036085 A CN 114036085A
Authority
CN
China
Prior art keywords
write
read
request
module
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111120018.1A
Other languages
English (en)
Other versions
CN114036085B (zh
Inventor
陈利群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Radio Measurement
Original Assignee
Beijing Institute of Radio Measurement
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Radio Measurement filed Critical Beijing Institute of Radio Measurement
Priority to CN202111120018.1A priority Critical patent/CN114036085B/zh
Publication of CN114036085A publication Critical patent/CN114036085A/zh
Application granted granted Critical
Publication of CN114036085B publication Critical patent/CN114036085B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30043—LOAD or STORE instructions; Clear instruction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
    • G06F9/30047—Prefetch instructions; cache control instructions
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明公开一种基于DDR4的多任务读写调度方法、计算机设备及存储介质。在一个具体实施方式中，该方法包括DDR4控制器等待读模块或写模块发送的读或写请求；当所述DDR4控制器判断请求存在时，根据优先级锁存请求；判断进入读操作还是进入写操作；根据读操作或写操作的规则进行读指令或者写指令操作；调整读指令操作或写指令操作的优先级，等待下一个读模块或写模块发送的读或写请求，重复上述操作，直到该帧结束，开始下一帧操作。该实施方式，通过DDR4缓存控制器调度，通过数据的碎片化多帧多包数据处理，实现接口的读写复用，从而可应用于雷达目标模拟器系统中，实现多通道的回波采样和数据回放。

Description

基于DDR4的多任务读写调度方法、计算机设备及存储介质
技术领域
本发明涉及计算机通信技术领域，更具体地，涉及一种基于DDR4的多任务读写调度方法、计算机设备及存储介质。
背景技术
在当前雷达技术的发展过程中，对宽带直接采集以及宽带回放技术的要求越来越高，采用多组硬件全程采样完成的方案硬件复杂，对缓存空间的要求也比较高，实现起来不便捷，效率也低。
发明内容
本发明的一个目的在于提供一种基于DDR4的多任务读写调度方法、计算机设备及存储介质。
为达到上述目的，本发明采用下述技术方案：
本发明第一方面提供一种基于DDR4的多任务读写调度方法包括：
DDR4控制器等待读模块或写模块发送的读或写请求；
当所述DDR4控制器判断请求存在时，根据优先级锁存请求；判断进入读操作还是进入写操作；
根据读操作或写操作的规则进行读指令或者写指令操作；
调整读指令操作或写指令操作的优先级，等待下一个读模块或写模块发送的读或写请求，重复上述操作，直到该帧结束，开始下一帧操作。
可选地，所述根据读操作的规则进行读指令操作包括：
当进入读操作后，从检波有效开始，从映射RAM获取帧信息，判断当前帧是否满足时间要求，不满足的就增加帧计数，查找下一帧，直到找到有效帧，发起读请求，DDR控制器根据请求信息，读取一包数据到读模块fifo，然后撤销该请求；请求反复进行，直到该帧结束，开始下一帧操作。
可选地，所述根据写操作的规则进行写指令操作包括：
当进入写操作后，将检波起始时间记录到采样时间映射RAM，将DDR缓存初始地址存入地址映射RAM，将检波有效数据存入写fifo，每存入256个数据，完成1个写请求，包数映射RAM中更新该帧总包数，DDR控制器完成该包写操作以后，给应答信号，撤销该包写请求，数据再次足够256时，开始下一包操作，直到该帧结束，开始下一帧操作。
可选地，所述调整读指令操作或写指令操作的优先级包括：
每个包的请求完成以后，应答信号给出，该请求撤销，在一段时间内该读模块或写模块再发出请求，调整读操作或写操作的优先级，再发出请求的读模块或写模块的请求优先级被调整到最低，在读模块或写模块完成一包操作后，若其它读模块或写模块有读写请求，先执行其它读模块或写模块的请求，执行完其它读模块或写模块的请求后再执行再发出请求的读模块或写模块的请求。
可选地，一个DDR4控制器对应多个读模块和一个写模块，所述DDR4控制器只有一组接口，一组接口给多个读模块中的一个模块或一个写模块用，每次工作时，只能一个模块跟一个DDR4控制器通信。
可选地，逻辑模块接口最多是8个请求，若DDR4控制器接口速度足够，能同时进行8种读操作或写操作。
本发明第二方面提供一种计算机设备，包括处理器和存储器，所述存储器上存储有计算机程序，所述处理器执行所述程序时实现如本发明第一方面所述的方法。
本发明第三方面提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如本发明第一方面所述的方法。
本发明的有益效果如下：
本发明所述技术方案，通过DDR4缓存控制器调度，通过数据的碎片化多帧多包数据处理，实现接口的读写复用，从而可应用于雷达目标模拟器系统中，实现多通道的回波采样和数据回放。
附图说明
下面结合附图对本发明的具体实施方式作进一步详细的说明。
图1示出本发明的一个实施例所述基于DDR4的多任务读写调度方法的流程图。
图2示出本发明的一个实施例的DDR4控制器的多任务读写调度原理框图的示意图。
图3示出本发明的另一个实施例所述计算机设备的结构框架图。
具体实施方式
为了更清楚地说明本发明，下面结合优选实施例和附图对本发明做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。
本发明实施例提供了一种基于DDR4的多任务读写调度方法，如图1所示，该方法包括以下步骤：
步骤S1、DDR4控制器等待读模块或写模块发送的读或写请求。
在一个具体示例中，一个DDR4控制器对应多个读模块和一个写模块，如图2所示，DDR4控制器包括写模块、读模块0和读模块X。其中读模块可以包括2个、4个或任意数量个，当读模块为2个时，X为数字1，即读模块包括读模块0和读模块1；当读模块为4个时，X为1、2、3，即读模块包括读模块0、读模块1、读模块2和读模块3。
所述DDR4控制器只有一组接口，一组接口给写模块、读模块0或读模块X中的一个模块使用，每次工作时，只能一个模块跟一个DDR4控制器通信。
步骤S2、当所述DDR4控制器判断请求存在时，根据优先级锁存请求；判断进入读操作还是进入写操作。
在一个具体示例中，当读模块请求和写模块请求同时存在时，初始化的优先级锁存请求为先处理写模块请求、再处理读模块0请求、读模块X请求。例如当前有两个请求为写模块和读模块0同时请求，则先处理写模块请求，再处理读模块0请求；当前有两个请求为读模块0和读模块X同时请求，则先处理读模块0请求，再处理读模块X请求。读模块X的处理顺序为读模块1、读模块2、读模块3依次往后排。
步骤S3、根据读操作或写操作的规则进行读指令或者写指令操作。
在一个具体示例中，所述根据读操作的规则进行读指令操作包括：
当进入读操作后，从检波有效开始，从映射RAM获取帧信息，判断当前帧是否满足时间要求，不满足的就增加帧计数，查找下一帧，直到找到有效帧，发起读请求，DDR控制器根据请求信息，读取一包数据到读模块fifo，然后撤销该请求；请求反复进行，直到该帧结束，开始下一帧操作。
所述根据写操作的规则进行写指令操作包括：
当进入写操作后，将检波起始时间记录到采样时间映射RAM，将DDR缓存初始地址存入地址映射RAM，将检波有效数据存入写fifo，每存入256个数据，完成1个写请求，包数映射RAM中更新该帧总包数，DDR控制器完成该包写操作以后，给应答信号，撤销该包写请求，数据再次足够256时，开始下一包操作，直到该帧结束，开始下一帧操作。
步骤S4、调整读指令操作或写指令操作的优先级，等待下一个读模块或写模块发送的读或写请求，重复上述操作，直到该帧结束，开始下一帧操作。
在一个具体示例中，所述调整读指令操作或写指令操作的优先级包括：
每个包的请求完成以后，应答信号给出，该请求撤销，在一段时间内该读模块或写模块再发出请求，调整读操作或写操作的优先级，再发出请求的读模块或写模块的请求优先级被调整到最低，在读模块或写模块完成一包操作后，若其它读模块或写模块有读写请求，先执行其它读模块或写模块的请求，执行完其它读模块或写模块的请求后再执行再发出请求的读模块或写模块的请求。
在一个具体示例中，逻辑模块接口最多是8个请求，若DDR4控制器接口速度足够，能同时进行8种读操作或写操作。
本发明实施例的基于DDR4的多任务读写调度方法，通过DDR4缓存控制器调度，通过数据的碎片化多帧多包数据处理，实现接口的读写复用，从而可应用于雷达目标模拟器系统中，实现多通道的回波采样和数据回放。
本发明的另一个实施例提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现：
DDR4控制器等待读模块或写模块发送的读或写请求；
当所述DDR4控制器判断请求存在时，根据优先级锁存请求；判断进入读操作还是进入写操作；
根据读操作或写操作的规则进行读指令或者写指令操作；
调整读指令操作或写指令操作的优先级，等待下一个读模块或写模块发送的读或写请求，重复上述操作，直到该帧结束，开始下一帧操作。
在实际应用中，所述计算机可读存储介质可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本实施例中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、电线、光缆、RF等等，或者上述的任意合适的组合。
可以以一种或多种程序设计语言或其组合来编写用于执行本发明操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
如图3所示，本发明的另一个实施例提供的一种计算机设备的结构示意图。图3显示的计算机设备12仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。
如图3所示，计算机设备12以通用计算设备的形式表现。计算机设备12的组件可以包括但不限于：一个或者多个处理器或者处理单元16，系统存储器28，连接不同系统组件(包括系统存储器28和处理单元16)的总线18。
总线18表示几类总线结构中的一种或多种，包括存储器总线或者存储器控制器，外围总线，图形加速端口，处理器或者使用多种总线结构中的任意总线结构的局域总线。举例来说，这些体系结构包括但不限于工业标准体系结构(ISA)总线，微通道体系结构(MAC)总线，增强型ISA总线、视频电子标准协会(VESA)局域总线以及外围组件互连(PCI)总线。
计算机设备12典型地包括多种计算机系统可读介质。这些介质可以是任何能够被计算机设备12访问的可用介质，包括易失性和非易失性介质，可移动的和不可移动的介质。
系统存储器28可以包括易失性存储器形式的计算机系统可读介质，例如随机存取存储器(RAM)30和/或高速缓存存储器32。计算机设备12可以进一步包括其它可移动/不可移动的、易失性/非易失性计算机系统存储介质。仅作为举例，存储系统34可以用于读写不可移动的、非易失性磁介质(图3未显示，通常称为“硬盘驱动器”)。尽管图3中未示出，可以提供用于对可移动非易失性磁盘(例如“软盘”)读写的磁盘驱动器，以及对可移动非易失性光盘(例如CD-ROM，DVD-ROM或者其它光介质)读写的光盘驱动器。在这些情况下，每个驱动器可以通过一个或者多个数据介质接口与总线18相连。存储器28可以包括至少一个程序产品，该程序产品具有一组(例如至少一个)程序模块，这些程序模块被配置以执行本发明各实施例的功能。
具有一组(至少一个)程序模块42的程序/实用工具40，可以存储在例如存储器28中，这样的程序模块42包括但不限于操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。程序模块42通常执行本发明所描述的实施例中的功能和/或方法。
计算机设备12也可以与一个或多个外部设备14(例如键盘、指向设备、显示器24等)通信，还可与一个或者多个使得用户能与该计算机设备12交互的设备通信，和/或与使得该计算机设备12能与一个或多个其它计算设备进行通信的任何设备(例如网卡，调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口22进行。并且，计算机设备12还可以通过网络适配器20与一个或者多个网络(例如局域网(LAN)，广域网(WAN)和/或公共网络，例如因特网)通信。如图3所示，网络适配器20通过总线18与计算机设备12的其它模块通信。应当明白，尽管图3中未示出，可以结合计算机设备12使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
处理器单元16通过运行存储在系统存储器28中的程序，从而执行各种功能应用以及数据处理，例如实现本发明实施例所提供的一种基于DDR4的多任务读写调度方法。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。

Claims (8)

1.一种基于DDR4的多任务读写调度方法，其特征在于，包括：
DDR4控制器等待读模块或写模块发送的读或写请求；
当所述DDR4控制器判断请求存在时，根据优先级锁存请求；判断进入读操作还是进入写操作；
根据读操作或写操作的规则进行读指令或者写指令操作；
调整读指令操作或写指令操作的优先级，等待下一个读模块或写模块发送的读或写请求，重复上述操作，直到该帧结束，开始下一帧操作。
2.根据权利要求1所述的方法，其特征在于，所述根据读操作的规则进行读指令操作包括：
当进入读操作后，从检波有效开始，从映射RAM获取帧信息，判断当前帧是否满足时间要求，不满足的就增加帧计数，查找下一帧，直到找到有效帧，发起读请求，DDR控制器根据请求信息，读取一包数据到读模块fifo，然后撤销该请求；请求反复进行，直到该帧结束，开始下一帧操作。
3.根据权利要求1所述的方法，其特征在于，所述根据写操作的规则进行写指令操作包括：
当进入写操作后，将检波起始时间记录到采样时间映射RAM，将DDR缓存初始地址存入地址映射RAM，将检波有效数据存入写fifo，每存入256个数据，完成1个写请求，包数映射RAM中更新该帧总包数，DDR控制器完成该包写操作以后，给应答信号，撤销该包写请求，数据再次足够256时，开始下一包操作，直到该帧结束，开始下一帧操作。
4.根据权利要求1所述的方法，其特征在于，所述调整读指令操作或写指令操作的优先级包括：
每个包的请求完成以后，应答信号给出，该请求撤销，在一段时间内该读模块或写模块再发出请求，调整读操作或写操作的优先级，再发出请求的读模块或写模块的请求优先级被调整到最低，在读模块或写模块完成一包操作后，若其它读模块或写模块有读写请求，先执行其它读模块或写模块的请求，执行完其它读模块或写模块的请求后再执行再发出请求的读模块或写模块的请求。
5.根据权利要求1所述的方法，其特征在于，一个DDR4控制器对应多个读模块和一个写模块，所述DDR4控制器只有一组接口，一组接口给多个读模块中的一个模块或一个写模块用，每次工作时，只能一个模块跟一个DDR4控制器通信。
6.根据权利要求1所述的方法，其特征在于，逻辑模块接口最多是8个请求，若DDR4控制器接口速度足够，能同时进行8种读操作或写操作。
7.一种计算机设备，包括处理器和存储器，所述存储器上存储有计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1-6中任一项所述的方法。
8.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求1-6中任一项所述的方法。
CN202111120018.1A 2021-09-24 2021-09-24 基于ddr4的多任务读写调度方法、计算机设备及存储介质 Active CN114036085B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111120018.1A CN114036085B (zh) 2021-09-24 2021-09-24 基于ddr4的多任务读写调度方法、计算机设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111120018.1A CN114036085B (zh) 2021-09-24 2021-09-24 基于ddr4的多任务读写调度方法、计算机设备及存储介质

Publications (2)

Publication Number Publication Date
CN114036085A true CN114036085A (zh) 2022-02-11
CN114036085B CN114036085B (zh) 2024-04-12

Family

ID=80140527

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111120018.1A Active CN114036085B (zh) 2021-09-24 2021-09-24 基于ddr4的多任务读写调度方法、计算机设备及存储介质

Country Status (1)

Country Link
CN (1) CN114036085B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115328822A (zh) * 2022-08-19 2022-11-11 扬州宇安电子科技有限公司 一种基于ddr3的读写控制动态调度方法及其存储介质

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103198856A (zh) * 2013-03-22 2013-07-10 烽火通信科技股份有限公司 一种ddr控制器及请求调度方法
US8601205B1 (en) * 2008-12-31 2013-12-03 Synopsys, Inc. Dynamic random access memory controller
CN105408875A (zh) * 2014-02-23 2016-03-16 拉姆伯斯公司 在存储器接口上的分布式过程执行和文件系统
CN105868134A (zh) * 2016-04-14 2016-08-17 烽火通信科技股份有限公司 高性能多口ddr控制器及其实现方法
CN109446125A (zh) * 2018-10-09 2019-03-08 武汉正维电子技术有限公司 Ddr读写仲裁器及方法
CN110232029A (zh) * 2019-06-19 2019-09-13 成都博宇利华科技有限公司 一种基于索引的fpga中ddr4包缓存的实现方法
US10579317B1 (en) * 2018-12-31 2020-03-03 Kyocera Document Solutions Inc. Memory control method, memory control apparatus, and image forming method that uses memory control method
CN111158633A (zh) * 2019-12-26 2020-05-15 电子科技大学 一种基于fpga的ddr3多通道读写控制器及控制方法
CN111198715A (zh) * 2019-12-26 2020-05-26 核芯互联科技(青岛)有限公司 一种面向乱序高性能核的内存控制器命令调度方法及装置
CN112100097A (zh) * 2020-11-17 2020-12-18 杭州长川科技股份有限公司 多测试通道优先级自适应仲裁方法和存储器访问控制器
CN112286844A (zh) * 2020-10-30 2021-01-29 烽火通信科技股份有限公司 一种可适配业务地址映射的ddr4控制方法及装置
US20210081121A1 (en) * 2019-09-17 2021-03-18 Micron Technology, Inc. Accessing stored metadata to identify memory devices in which data is stored
CN112699059A (zh) * 2020-12-17 2021-04-23 中国电子科技集团公司第四十一研究所 一种数据缓存和上传装置及数据缓存和上传方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8601205B1 (en) * 2008-12-31 2013-12-03 Synopsys, Inc. Dynamic random access memory controller
CN103198856A (zh) * 2013-03-22 2013-07-10 烽火通信科技股份有限公司 一种ddr控制器及请求调度方法
CN105408875A (zh) * 2014-02-23 2016-03-16 拉姆伯斯公司 在存储器接口上的分布式过程执行和文件系统
CN105868134A (zh) * 2016-04-14 2016-08-17 烽火通信科技股份有限公司 高性能多口ddr控制器及其实现方法
CN109446125A (zh) * 2018-10-09 2019-03-08 武汉正维电子技术有限公司 Ddr读写仲裁器及方法
US10579317B1 (en) * 2018-12-31 2020-03-03 Kyocera Document Solutions Inc. Memory control method, memory control apparatus, and image forming method that uses memory control method
CN110232029A (zh) * 2019-06-19 2019-09-13 成都博宇利华科技有限公司 一种基于索引的fpga中ddr4包缓存的实现方法
US20210081121A1 (en) * 2019-09-17 2021-03-18 Micron Technology, Inc. Accessing stored metadata to identify memory devices in which data is stored
CN111158633A (zh) * 2019-12-26 2020-05-15 电子科技大学 一种基于fpga的ddr3多通道读写控制器及控制方法
CN111198715A (zh) * 2019-12-26 2020-05-26 核芯互联科技(青岛)有限公司 一种面向乱序高性能核的内存控制器命令调度方法及装置
CN112286844A (zh) * 2020-10-30 2021-01-29 烽火通信科技股份有限公司 一种可适配业务地址映射的ddr4控制方法及装置
CN112100097A (zh) * 2020-11-17 2020-12-18 杭州长川科技股份有限公司 多测试通道优先级自适应仲裁方法和存储器访问控制器
CN112699059A (zh) * 2020-12-17 2021-04-23 中国电子科技集团公司第四十一研究所 一种数据缓存和上传装置及数据缓存和上传方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115328822A (zh) * 2022-08-19 2022-11-11 扬州宇安电子科技有限公司 一种基于ddr3的读写控制动态调度方法及其存储介质
CN115328822B (zh) * 2022-08-19 2023-05-05 扬州宇安电子科技有限公司 一种基于ddr3的读写控制动态调度方法及其存储介质

Also Published As

Publication number Publication date
CN114036085B (zh) 2024-04-12

Similar Documents

Publication Publication Date Title
CN108537543B (zh) 区块链数据的并行处理方法、装置、设备和存储介质
CN107977268B (zh) 人工智能的异构硬件的任务调度方法、装置及可读介质
CN110442560B (zh) 一种日志重演方法、装置、服务器和存储介质
US20070162637A1 (en) Method, apparatus and program storage device for enabling multiple asynchronous direct memory access task executions
CN110287146B (zh) 应用下载的方法、设备和计算机存储介质
EP3657337A1 (en) Method, apparatus, device and storage medium for accessing static random access memory
CN111737564B (zh) 一种信息查询方法、装置、设备及介质
CN112099970A (zh) 一种视频数据处理方法、装置、设备及存储介质
CN109284108B (zh) 无人车数据存储方法、装置、电子设备及存储介质
CN114036085B (zh) 基于ddr4的多任务读写调度方法、计算机设备及存储介质
CN109347899B (zh) 在分布式存储系统中写入日志数据的方法
WO2022012563A1 (zh) 神经网络数据处理方法、装置、设备及存储介质
CN109086097B (zh) 一种小程序的启动方法、装置、服务器及存储介质
CN110515749B (zh) 信息发送的队列调度的方法、装置、服务器和存储介质
US7581045B2 (en) Method, system, and article of manufacture for mapping programming interfaces
CN114020529A (zh) 一种流表数据的备份方法、装置、网络设备和存储介质
CN110737678B (zh) 一种数据查找方法、装置、设备和存储介质
CN109032821B (zh) 自动驾驶主题消息处理方法、装置、设备及存储介质
CN110647527B (zh) 基于大数据的无效标签清除方法及装置、设备与可读介质
CN111262727B (zh) 服务的扩容方法、装置、设备及存储介质
CN114201729A (zh) 一种矩阵运算方式的选择方法、装置、设备以及存储介质
CN114490265A (zh) 一种数据采集方法、装置、设备及存储介质
US6425029B1 (en) Apparatus for configuring bus architecture through software control
CN111371529B (zh) 一种编码分配方法、装置、主控设备及存储介质
CN114900468B (zh) 一种规则匹配方法、装置、设备和存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant