CN114035407B - 一种用于形成倒t形结构的电子束曝光方法、装置及电子设备 - Google Patents

一种用于形成倒t形结构的电子束曝光方法、装置及电子设备 Download PDF

Info

Publication number
CN114035407B
CN114035407B CN202111282798.XA CN202111282798A CN114035407B CN 114035407 B CN114035407 B CN 114035407B CN 202111282798 A CN202111282798 A CN 202111282798A CN 114035407 B CN114035407 B CN 114035407B
Authority
CN
China
Prior art keywords
layout
photoresist layer
electron beam
forming
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111282798.XA
Other languages
English (en)
Other versions
CN114035407A (zh
Inventor
贺晓彬
李亭亭
刘金彪
唐波
杨涛
李俊峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202111282798.XA priority Critical patent/CN114035407B/zh
Publication of CN114035407A publication Critical patent/CN114035407A/zh
Application granted granted Critical
Publication of CN114035407B publication Critical patent/CN114035407B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0277—Electrolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明公开一种用于形成倒T形结构的电子束曝光方法、装置及电子设备，涉及半导体纳米加工技术领域。所述用于形成倒T形结构的电子束曝光方法，包括：在衬底上形成第一光刻胶层；对所述第一光刻胶层中的第一版图进行电子束曝光；在所述第一光刻胶层上形成第二光刻胶层；将所述第二光刻胶层中的第二版图进行通过电子束曝光；对所述第一版图和所述第二版图进行显影处理，在所述衬底上形成目标光刻胶图形，其中，目标光刻胶图形具有倒T形结构。使得本申请所制备得到的T形结构的底部角度较大，可以保证在溅射工艺过程中金属薄膜不能沉积在光刻胶侧壁，进一步保证了光刻胶可以完全剥离干净。

Description

一种用于形成倒T形结构的电子束曝光方法、装置及电子设备
技术领域
本发明涉及半导体纳米加工技术领域，尤其涉及一种用于形成倒T形结构的电子束曝光方法、装置及电子设备。
背景技术
剥离工艺和腐蚀工艺都是形成光刻图形的手段，两种工艺在工艺设计中存在一定的差异，剥离工艺与常规的干法刻蚀工艺的主要区别是剥离工艺用的是物理方法，而腐蚀工艺用的是化学方法，所以两者对工艺要求的不同点是光刻图形的形貌。
剥离工艺是一些特殊工艺中形成图形的比较简单的物理方法，优点是可以使用多种材料组合，允许多层金属蒸发，允许腐蚀较困难的多层金属布线，避免了因干法和湿法腐蚀带来钻蚀和腐蚀问题。随着图形尺寸的减小，对剥离图形的线宽也要求越来越高。为了达到100纳米以下的图形剥离工艺，电子束曝光就成为必要的选择。在电子束剥离工艺中，双层胶的使用是一种常用的手段。
使用双层胶主要是为了形成倒梯形(倒T形)结构，倒T形结构可以防止在进行溅射工艺过程中金属薄膜沉积在光刻胶侧壁而导致光刻胶无法剥离干净这一现象的发生。
但是，传统的制备倒T形结构通常是先旋涂一层甲基丙烯酸甲酯(MMA)，再旋涂一层聚甲基丙烯酸甲酯(PMMA)，然后将两层胶一起曝光，但是一起曝光所形成的倒T形结构的梯形结构底部角度较小，无法完全保证在溅射过程中金属薄膜不能沉积在光刻胶侧壁，无法保证光刻胶可以完全剥离干净。
发明内容
本发明的目的在于提供一种用于形成倒T形结构的电子束曝光方法、装置及电子设备，用于解决现有制备倒T形结构无法保证光刻胶可以完全剥离干净的问题。
第一方面，本发明提供一种用于形成倒T形结构的电子束曝光方法，包括：
在衬底上形成第一光刻胶层；
对所述第一光刻胶层中的第一版图进行电子束曝光；
在所述第一光刻胶层上形成第二光刻胶层；
将所述第二光刻胶层中的第二版图进行通过电子束曝光；其中，所述第一版图的尺寸大于所述第二版图的尺寸，所述第一光刻胶层的感光率大于所述第二光刻胶层的感光率；
对所述第一版图和所述第二版图进行显影处理，在所述衬底上形成目标光刻胶图形，其中，目标光刻胶图形具有倒T形结构。
与现有技术相比，本申请实施例提供的用于形成倒T形结构的电子束曝光装置，可以在衬底上形成第一光刻胶层；对所述第一光刻胶层中的第一版图进行电子束曝光；在所述第一光刻胶层上形成第二光刻胶层；将所述第二光刻胶层中的第二版图进行通过电子束曝光；其中，所述第一版图的尺寸大于所述第二版图的尺寸，所述第一光刻胶层的感光率大于所述第二光刻胶层的感光率；对所述第一版图和所述第二版图进行显影处理，在所述衬底上形成目标光刻胶图形，其中，目标光刻胶图形具有倒T形结构。由于第一版图的尺寸大于第二版图的尺寸，且第一光刻胶层的感光率大于第二光刻胶层的感光率，并且两个分别对第一版图和第二版图进行曝光，使得本申请所制备得到的T形结构的底部角度较大，可以保证在溅射工艺过程中金属薄膜不能沉积在光刻胶侧壁，进一步保证了光刻胶可以完全剥离干净。
在一种可能的实现方式中，所述第一版图尺寸包括所述第一版图的宽度，所述第二版图尺寸包括所述第二版图的宽度。
在一种可能的实现方式中，所述第一版图的宽度比所述第二版图的宽度多至少预设宽度数值。
在一种可能的实现方式中，所述预设宽度数值大于或者等于450纳米，且小于或者等于550纳米。
在一种可能的实现方式中，所述第一光刻胶层包括甲基丙烯酸甲酯层，所述第二光刻胶层包括聚甲基丙烯酸甲酯层。
在一种可能的实现方式中，所述对所述第一版图和所述第二版图进行显影处理，在所述衬底上形成目标光刻胶图形，其中，目标光刻胶图形具有倒T形结构，包括：
对所述第一光刻胶层和所述第二光刻胶层进行显影处理，所述第一光刻胶层基于所述第一版图在所述衬底上形成第一曝光图形，所述第二光刻胶层基于所述第二版图在所述衬底上形成第二曝光图形；
其中，所述第一曝光图形和所述第二曝光图形组成所述目标光刻胶图形，所述目标光刻胶图形具有所述倒T形结构。
在一种可能的实现方式中，所述第一光刻胶层的厚度大于所述第二光刻胶层的厚度。
第二方面，本发明还提供一种用于形成倒T形结构的电子束曝光装置，所述装置包括：
第一光刻胶层形成模块，用于在衬底上形成第一光刻胶层；
第一版图曝光模块，用于对所述第一光刻胶层中的第一版图进行电子束曝光；
第二光刻胶层形成模块，用于在所述第一光刻胶层上形成第二光刻胶层；
第二版图曝光模块，用于将所述第二光刻胶层中的第二版图进行通过电子束曝光；其中，所述第一版图的尺寸大于所述第二版图的尺寸，所述第一光刻胶层的感光率大于所述第二光刻胶层的感光率；
目标光刻胶图形形成模块，用于对所述第一版图和所述第二版图进行显影处理，在所述衬底上形成目标光刻胶图形，其中，目标光刻胶图形具有倒T形结构。
在一种可能的实现方式中，所述第一版图尺寸包括所述第一版图的宽度，所述第二版图尺寸包括所述第二版图的宽度。
在一种可能的实现方式中，所述第一版图的宽度比所述第二版图的宽度多至少预设宽度数值。
在一种可能的实现方式中，所述预设宽度数值大于或者等于450纳米，且小于或者等于550纳米。
在一种可能的实现方式中，所述第一光刻胶层包括甲基丙烯酸甲酯层，所述第二光刻胶层包括聚甲基丙烯酸甲酯层。
在一种可能的实现方式中，所述目标光刻胶图形形成模块包括：
目标光刻胶图形形成子模块，用于对所述第一光刻胶层和所述第二光刻胶层进行显影处理，所述第一光刻胶层基于所述第一版图在所述衬底上形成第一曝光图形，所述第二光刻胶层基于所述第二版图在所述衬底上形成第二曝光图形；
其中，所述第一曝光图形和所述第二曝光图形组成所述目标光刻胶图形，所述目标光刻胶图形具有所述倒T形结构。
在一种可能的实现方式中，所述第一光刻胶层的厚度大于所述第二光刻胶层的厚度。
第三方面，本发明还提供一种电子设备，包括：一个或多个处理器；和其上存储有指令的一个或多个机器可读介质，当由所述一个或多个处理器执行时，使得可以执行第一方面任一所述的用于形成倒T形结构的电子束曝光方法。
与现有技术相比，本发明提供的用于形成倒T形结构的电子束曝光装置及电子设备的有益效果与上述技术方案所述用于形成倒T形结构的电子束曝光方法的有益效果相同，此处不做赘述。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1示出了本申请实施例提供的一种用于形成倒T形结构的电子束曝光方法的流程示意图；
图2示出了本申请实施例提供的另一种用于形成倒T形结构的电子束曝光方法的流程示意图；
图3示出了本申请实施例示出的一种第一版图和第二版图的俯视结构示意图；
图4示出了本申请实施例提供的一种电子束曝光效果对比示意图；
图5示出了本发明实施例提供的用于形成倒T形结构的电子束曝光装置的结构框图；
图6为本发明实施例中技术等级确定设备的硬件结构示意图；
图7为本发明实施例中芯片的结构示意图。
附图标记：
01-第一版图；02-第二版图；40-电子设备；401-处理器；401-1-第一处理器；401-2-第二处理器；402-通信接口；403-通信线路；404-存储器；50-芯片；405-总线系统。
具体实施方式
为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一阈值和第二阈值仅仅是为了区分不同的阈值，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。
需要说明的是，本发明中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本发明中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
本发明中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，a和b的结合，a和c的结合，b和c的结合，或a、b和c的结合，其中a，b，c可以是单个，也可以是多个。
图1示出了本申请实施例提供的一种用于形成倒T形结构的电子束曝光方法的流程示意图，如图1所示，所述用于形成倒T形结构的电子束曝光方法包括：
步骤101：在衬底上形成第一光刻胶层。
其中，所述第一光刻胶层可以包括甲基丙烯酸甲酯层，第一光刻胶层还可以是其他光刻胶膜层，本申请实施例对此不作具体限定，可以根据实际应用场景做调整。
可选的，本申请实施例对第一光刻胶层的厚度也不做限定，可以根据实际应用场景做调整。
可选的，衬底可以是硅晶圆、蓝宝石、碳化硅(SiC)衬底等任意需要在其上形成目标曝光图形的衬底，本申请实施例对衬底的具体材质不作限定，可以根据实际应用场景做标记调整。
可选的，可以通过涂覆的方式在衬底上形成第一光刻胶层，还可以通过其他方式在衬底上形成第一光刻胶层，本申请实施例对形成第一光刻胶层的方式也不作具体限定。
步骤102：对所述第一光刻胶层中的第一版图进行电子束曝光。
光刻技术的精度受到光子在波长尺度上的散射影响，使用的光波长越短，光刻能够达到的精度越高。根据德布罗意的物质波理论，电子是一种波长极短的波。这样，电子束曝光的精度可以达到纳米量级，从而为制作纳米线提供了很有用的工具，可以通过电子束曝光技术，对所述第一光刻胶层中的第一版图进行电子束曝光。
步骤103：在所述第一光刻胶层上形成第二光刻胶层。
可选的，所述第二光刻胶层包括聚甲基丙烯酸甲酯层，第二光刻胶层还可以是其他光刻胶膜层，本申请实施例对此不作具体限定，可以根据实际应用场景做调整。
可选的，本申请实施例对第二光刻胶层的厚度也不做限定，可以根据实际应用场景做调整。
可选的，可以通过涂覆的方式在第一光刻胶层上形成第二光刻胶层，还可以通过其他方式在第一光刻胶层上形成第二光刻胶层，本申请实施例对形成第二光刻胶层的方式也不作具体限定。
步骤104：将所述第二光刻胶层中的第二版图进行通过电子束曝光。
其中，所述第一版图的尺寸大于所述第二版图的尺寸，所述第一光刻胶层的感光率大于所述第二光刻胶层的感光率。
其中，所述第一版图的尺寸大于所述第二版图的尺寸，所述第一光刻胶层的感光率大于所述第二光刻胶层的感光率。
在本申请中，所述第一版图尺寸包括所述第一版图的宽度，所述第二版图尺寸包括所述第二版图的宽度，所述第一版图的宽度比所述第二版图的宽度多至少预设宽度数值。
可选的，所述预设宽度数值大于或者等于450纳米，且小于或者等于550纳米，本申请实施例对预设宽度值的具体数值不作具体限定，可以根据实际应用场景做调整。
光刻技术的精度受到光子在波长尺度上的散射影响，使用的光波长越短，光刻能够达到的精度越高。根据德布罗意的物质波理论，电子是一种波长极短的波。这样，电子束曝光的精度可以达到纳米量级，从而为制作纳米线提供了很有用的工具，可以通过电子束曝光技术，对所述第一光刻胶层中的第一版图进行电子束曝光。
步骤105：对所述第一版图和所述第二版图进行显影处理，在所述衬底上形成目标光刻胶图形，其中，目标光刻胶图形具有倒T形结构。
在本申请中，可以对所述第一光刻胶层和所述第二光刻胶层进行显影处理，所述第一光刻胶层基于所述第一版图在所述衬底上形成第一曝光图形，所述第二光刻胶层基于所述第二版图在所述衬底上形成第二曝光图形。
其中，所述第一曝光图形和所述第二曝光图形组成所述目标光刻胶图形，所述目标光刻胶图形具有所述倒T形结构。
综上所述，可以在衬底上形成第一光刻胶层；对所述第一光刻胶层中的第一版图进行电子束曝光；在所述第一光刻胶层上形成第二光刻胶层；将所述第二光刻胶层中的第二版图进行通过电子束曝光；其中，所述第一版图的尺寸大于所述第二版图的尺寸，所述第一光刻胶层的感光率大于所述第二光刻胶层的感光率；对所述第一版图和所述第二版图进行显影处理，在所述衬底上形成目标光刻胶图形，其中，目标光刻胶图形具有倒T形结构。由于第一版图的尺寸大于第二版图的尺寸，且第一光刻胶层的感光率大于第二光刻胶层的感光率，并且两个分别对第一版图和第二版图进行曝光，使得本申请所制备得到的T形结构的底部角度较大，可以保证在溅射工艺过程中金属薄膜不能沉积在光刻胶侧壁，进一步保证了光刻胶可以完全剥离干净。
图2示出了本申请实施例提供的另一种用于形成倒T形结构的电子束曝光方法的流程示意图，如图2所示，所述用于形成倒T形结构的电子束曝光方法包括：
步骤201：在衬底上形成第一光刻胶层。
其中，所述第一光刻胶层可以包括甲基丙烯酸甲酯层，第一光刻胶层还可以是其他光刻胶膜层，本申请实施例对此不作具体限定，可以根据实际应用场景做调整。
可选的，本申请实施例对第一光刻胶层的厚度也不做限定，可以根据实际应用场景做调整。
可选的，衬底可以是硅晶圆、蓝宝石、碳化硅(SiC)衬底等任意需要在其上形成目标曝光图形的衬底，本申请实施例对衬底的具体材质不作限定，可以根据实际应用场景做标记调整。
可选的，可以通过涂覆的方式在衬底上形成第一光刻胶层，还可以通过其他方式在衬底上形成第一光刻胶层，本申请实施例对形成第一光刻胶层的方式也不作具体限定。
步骤202：对所述第一光刻胶层中的第一版图进行电子束曝光。
在本申请中，图3示出了本申请实施例示出的一种第一版图和第二版图的俯视结构示意图，如图3所示，可选的，可以对第一光刻胶层中的第一版图01进行电子束曝光，在本申请中，可以通过调整第一版图的版图尺寸来改变最终得到的T形结构的底部角度。
光刻技术的精度受到光子在波长尺度上的散射影响，使用的光波长越短，光刻能够达到的精度越高。根据德布罗意的物质波理论，电子是一种波长极短的波。这样，电子束曝光的精度可以达到纳米量级，从而为制作纳米线提供了很有用的工具，可以通过电子束曝光技术，对所述第一光刻胶层中的第一版图进行电子束曝光。
步骤203：在所述第一光刻胶层上形成第二光刻胶层。
可选的，所述第二光刻胶层包括聚甲基丙烯酸甲酯层，第二光刻胶层还可以是其他光刻胶膜层，本申请实施例对此不作具体限定，可以根据实际应用场景做调整。
可选的，本申请实施例对第二光刻胶层的厚度也不做限定，可以根据实际应用场景做调整。
可选的，可以通过涂覆的方式在第一光刻胶层上形成第二光刻胶层，还可以通过其他方式在第一光刻胶层上形成第二光刻胶层，本申请实施例对形成第二光刻胶层的方式也不作具体限定。
可选的，所述第一光刻胶层的厚度大于所述第二光刻胶层的厚度。
步骤204：将所述第二光刻胶层中的第二版图进行通过电子束曝光。
其中，所述第一版图的尺寸大于所述第二版图的尺寸，所述第一光刻胶层的感光率大于所述第二光刻胶层的感光率。
在本申请中，所述第一版图尺寸包括所述第一版图的宽度，所述第二版图尺寸包括所述第二版图的宽度，所述第一版图的宽度比所述第二版图的宽度多至少预设宽度数值。
可选的，所述预设宽度数值大于或者等于450纳米，且小于或者等于550纳米，本申请实施例对预设宽度值的具体数值不作具体限定，可以根据实际应用场景做调整。
如图3所示，在第一版图01上设置有第二版图02，可以将所述第二光刻胶层中的第二版图进行通过电子束曝光。
光刻技术的精度受到光子在波长尺度上的散射影响，使用的光波长越短，光刻能够达到的精度越高。根据德布罗意的物质波理论，电子是一种波长极短的波。这样，电子束曝光的精度可以达到纳米量级，从而为制作纳米线提供了很有用的工具，可以通过电子束曝光技术，对所述第一光刻胶层中的第一版图进行电子束曝光。
步骤205：对所述第一光刻胶层和所述第二光刻胶层进行显影处理，所述第一光刻胶层基于所述第一版图在所述衬底上形成第一曝光图形，所述第二光刻胶层基于所述第二版图在所述衬底上形成第二曝光图形。
其中，所述第一曝光图形和所述第二曝光图形组成所述目标光刻胶图形，所述目标光刻胶图形具有所述倒T形结构。
图4示出了本申请实施例提供的一种电子束曝光效果对比示意图，如图4所示，4A为传统的制备倒T形结构的曝光效果图，传统制备通常是先旋涂一层MMA，再旋涂一层PMMA，然后将两层胶一起曝光，4B为通过使用本申请实施例所述的用于形成倒T形结构的电子束曝光方法的曝光效果示意图，可见，相比传统制备，本申请所制备得到的T形结构的底部角度较大，可以保证在溅射工艺过程中金属薄膜不能沉积在光刻胶侧壁，进一步保证了光刻胶可以完全剥离干净。
金属剥离工艺是指基片经过涂覆光致抗蚀剂、曝光、显影后，以具有一定图形的光致抗蚀剂膜为掩模，带胶蒸发所需的金属，然后在去除光致抗蚀剂的同时，把胶膜上的金属一起剥离干净，在基片上只剩下原刻出图形的金属。金属剥离工艺的优点是可以获得亚微米图形，而且边缘陡直，图形尺寸精确。该工艺可普遍应用于要求精细光刻图形的半导体器件的制造。
综上所述，本申请实施例提供的用于形成倒T形结构的电子束曝光方法，可以在衬底上形成第一光刻胶层；对所述第一光刻胶层中的第一版图进行电子束曝光；在所述第一光刻胶层上形成第二光刻胶层；将所述第二光刻胶层中的第二版图进行通过电子束曝光；其中，所述第一版图的尺寸大于所述第二版图的尺寸，所述第一光刻胶层的感光率大于所述第二光刻胶层的感光率；对所述第一版图和所述第二版图进行显影处理，在所述衬底上形成目标光刻胶图形，其中，目标光刻胶图形具有倒T形结构。由于第一版图的尺寸大于第二版图的尺寸，且第一光刻胶层的感光率大于第二光刻胶层的感光率，并且两个分别对第一版图和第二版图进行曝光，使得本申请所制备得到的T形结构的底部角度较大，可以保证在溅射工艺过程中金属薄膜不能沉积在光刻胶侧壁，进一步保证了光刻胶可以完全剥离干净。
图5示出本发明实施例提供的用于形成倒T形结构的电子束曝光装置的结构框图。如图5所示，该用于形成倒T形结构的电子束曝光装置包括：
第一光刻胶层形成模块301，用于在衬底上形成第一光刻胶层；
第一版图曝光模块302，用于对所述第一光刻胶层中的第一版图进行电子束曝光；
第二光刻胶层形成模块303，用于在所述第一光刻胶层上形成第二光刻胶层；
第二版图曝光模块304，用于将所述第二光刻胶层中的第二版图进行通过电子束曝光；其中，所述第一版图的尺寸大于所述第二版图的尺寸，所述第一光刻胶层的感光率大于所述第二光刻胶层的感光率；
目标光刻胶图形形成模块305，用于对所述第一版图和所述第二版图进行显影处理，在所述衬底上形成目标光刻胶图形，其中，目标光刻胶图形具有倒T形结构。
综上所述，本申请实施例提供的用于形成倒T形结构的电子束曝光装置，可以在衬底上形成第一光刻胶层；对所述第一光刻胶层中的第一版图进行电子束曝光；在所述第一光刻胶层上形成第二光刻胶层；将所述第二光刻胶层中的第二版图进行通过电子束曝光；其中，所述第一版图的尺寸大于所述第二版图的尺寸，所述第一光刻胶层的感光率大于所述第二光刻胶层的感光率；对所述第一版图和所述第二版图进行显影处理，在所述衬底上形成目标光刻胶图形，其中，目标光刻胶图形具有倒T形结构。由于第一版图的尺寸大于第二版图的尺寸，且第一光刻胶层的感光率大于第二光刻胶层的感光率，并且两个分别对第一版图和第二版图进行曝光，使得本申请所制备得到的T形结构的底部角度较大，可以保证在溅射工艺过程中金属薄膜不能沉积在光刻胶侧壁，进一步保证了光刻胶可以完全剥离干净。
在一种可能的实现方式中，所述第一版图尺寸包括所述第一版图的宽度，所述第二版图尺寸包括所述第二版图的宽度。
在一种可能的实现方式中，所述第一版图的宽度比所述第二版图的宽度多至少预设宽度数值。
在一种可能的实现方式中，所述预设宽度数值大于或者等于450纳米，且小于或者等于550纳米。
在一种可能的实现方式中，所述第一光刻胶层包括甲基丙烯酸甲酯层，所述第二光刻胶层包括聚甲基丙烯酸甲酯层。
在一种可能的实现方式中，所述目标光刻胶图形形成模块包括：
目标光刻胶图形形成子模块，用于对所述第一光刻胶层和所述第二光刻胶层进行显影处理，所述第一光刻胶层基于所述第一版图在所述衬底上形成第一曝光图形，所述第二光刻胶层基于所述第二版图在所述衬底上形成第二曝光图形；
其中，所述第一曝光图形和所述第二曝光图形组成所述目标光刻胶图形，所述目标光刻胶图形具有所述倒T形结构。
在一种可能的实现方式中，所述第一光刻胶层的厚度大于所述第二光刻胶层的厚度。
综上所述，本申请实施例提供的用于形成倒T形结构的电子束曝光装置，可以在衬底上形成第一光刻胶层；对所述第一光刻胶层中的第一版图进行电子束曝光；在所述第一光刻胶层上形成第二光刻胶层；将所述第二光刻胶层中的第二版图进行通过电子束曝光；其中，所述第一版图的尺寸大于所述第二版图的尺寸，所述第一光刻胶层的感光率大于所述第二光刻胶层的感光率；对所述第一版图和所述第二版图进行显影处理，在所述衬底上形成目标光刻胶图形，其中，目标光刻胶图形具有倒T形结构。由于第一版图的尺寸大于第二版图的尺寸，且第一光刻胶层的感光率大于第二光刻胶层的感光率，并且两个分别对第一版图和第二版图进行曝光，使得本申请所制备得到的T形结构的底部角度较大，可以保证在溅射工艺过程中金属薄膜不能沉积在光刻胶侧壁，进一步保证了光刻胶可以完全剥离干净。
上述方法实施例涉及的各步骤的所有相关内容均可以援引到对应功能模块的功能描述，在此不再赘述。
在一些可能的实现方式中，上述用于形成倒T形结构的电子束曝光装置还可以包括存储模块，用于存储基站的程序代码和数据。
其中，处理模块可以是处理器或控制器，例如可以是中央处理器(CentralProcessing Unit，CPU)，通用处理器，数字信号处理器(Digital Signal Processor，DSP)，专用集成电路(Application-Specific Integrated Circuit，ASIC)，现场可编程门阵列(Field Programmable Gate Array，FPGA)或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。其可以实现或执行结合本发明公开内容所描述的各种示例性的逻辑方框，模块和电路。所述处理器也可以是实现计算功能的组合，例如包含一个或多个微处理器组合，DSP和微处理器的组合等等。通信模块可以是收发器、收发电路或通信接口等。存储模块可以是存储器。
当处理模块为处理器，通信模块为通信接口，存储模块为存储器时，本发明实施例所涉及的用于形成倒T形结构的电子束曝光装置可以为图6所示的电子设备。
可选的，本申请实施例还提供一种电子设备包括：一个或多个处理器；和其上存储有指令的一个或多个机器可读介质，当由所述一个或多个处理器执行时，使得可以执行第一方面任一所述的用于形成倒T形结构的电子束曝光方法。
图6示出了本发明实施例提供的一种电子设备的硬件结构示意图。如图6所示，该电子设备40包括处理器401和通信接口402。
如图6所示，上述处理器可以是一个通用中央处理器(central processing unit，CPU)，微处理器，专用集成电路(application-specific integrated circuit，ASIC)，或一个或多个用于控制本发明方案程序执行的集成电路。上述通信接口可以为一个或多个。通信接口可使用任何收发器一类的装置，用于与其他设备或通信网络通信。
如图6所示，上述终端设备还可以包括通信线路403。通信线路可包括一通路，在上述组件之间传送信息。
可选的，如图6所示，该终端设备还可以包括存储器404。存储器用于存储执行本发明方案的计算机执行指令，并由处理器来控制执行。处理器用于执行存储器中存储的计算机执行指令，从而实现本发明实施例提供的方法。
如图6所示，上述存储器可以是只读存储器(read-only memory，ROM)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(random access memory，RAM)或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(electrically erasable programmable read-only memory，EEPROM)、只读光盘(compactdisc read-only memory，CD-ROM)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。存储器可以是独立存在，通过通信线路与处理器相连接。存储器也可以和处理器集成在一起。
可选的，本发明实施例中的计算机执行指令也可以称之为应用程序代码，本发明实施例对此不作具体限定。
在具体实现中，作为一种实施例，如图6所示，处理器401可以包括一个或多个CPU，如图6中的CPU0和CPU1。
在具体实现中，作为一种实施例，如图6所示，终端设备可以包括多个处理器，如图6中的第一处理器401-1和第二处理器401-2。这些处理器中的每一个可以是一个单核处理器，也可以是一个多核处理器。
图7是本发明实施例提供的芯片的结构示意图。如图7所示，该芯片50包括一个或两个以上(包括两个)处理器401和通信接口402。
可选的，如图7所示，该芯片还包括存储器404，存储器可以包括只读存储器和随机存取存储器，并向处理器提供操作指令和数据。存储器的一部分还可以包括非易失性随机存取存储器(non-volatile random access memory，NVRAM)。
在一些实施方式中，如图7所示，存储器存储了如下的元素，执行模块或者数据结构，或者他们的子集，或者他们的扩展集。
在本发明实施例中，如图7所示，通过调用存储器存储的操作指令(该操作指令可存储在操作系统中)，执行相应的操作。
如图7所示，处理器控制终端设备中任一个的处理操作，处理器还可以称为中央处理单元(central processing unit，CPU)。
如图7所示，存储器可以包括只读存储器和随机存取存储器，并向处理器提供指令和数据。存储器的一部分还可以包括NVRAM。例如应用中存储器、通信接口以及存储器通过总线系统耦合在一起，其中总线系统除包括数据总线之外，还可以包括电源总线、控制总线和状态信号总线等。但是为了清楚说明起见，在图7中将各种总线都标为总线系统405。
如图7所示，上述本发明实施例揭示的方法可以应用于处理器中，或者由处理器实现。处理器可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、数字信号处理器(digital signal processing，DSP)、ASIC、现成可编程门阵列(field-programmable gate array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。
一方面，提供一种计算机可读存储介质，计算机可读存储介质中存储有指令，当指令被运行时，实现上述实施例中由技术等级确定设备执行的功能。
一方面，提供一种芯片，该芯片应用于终端设备中，芯片包括至少一个处理器和通信接口，通信接口和至少一个处理器耦合，处理器用于运行指令，以实现上述实施例中由技术等级确定设备执行的功能。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机程序或指令。在计算机上加载和执行所述计算机程序或指令时，全部或部分地执行本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、终端、用户设备或者其它可编程装置。所述计算机程序或指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机程序或指令可以从一个网站站点、计算机、服务器或数据中心通过有线或无线方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是集成一个或多个可用介质的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，例如，软盘、硬盘、磁带；也可以是光介质，例如，数字视频光盘(digital video disc，DVD)；还可以是半导体介质，例如，固态硬盘(solid state drive，SSD)。
尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
尽管结合具体特征及其实施例对本发明进行了描述，显而易见的，在不脱离本发明的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本发明的示例性说明，且视为已覆盖本发明范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (9)

1.一种用于形成倒T形结构的电子束曝光方法，其特征在于，所述方法包括：
在衬底上形成第一光刻胶层；
对所述第一光刻胶层中的第一版图进行电子束曝光；
在所述第一光刻胶层上形成第二光刻胶层；
将所述第二光刻胶层中的第二版图进行通过电子束曝光；其中，所述第一版图的尺寸大于所述第二版图的尺寸，所述第一光刻胶层的感光率大于所述第二光刻胶层的感光率；
对所述第一版图和所述第二版图进行显影处理，在所述衬底上形成目标光刻胶图形，其中，目标光刻胶图形具有倒T形结构；
所述第一光刻胶层的厚度大于所述第二光刻胶层的厚度。
2.根据权利要求1所述的用于形成倒T形结构的电子束曝光方法，其特征在于，所述第一版图尺寸包括所述第一版图的宽度，所述第二版图尺寸包括所述第二版图的宽度。
3.根据权利要求2所述的用于形成倒T形结构的电子束曝光方法，其特征在于，所述第一版图的宽度比所述第二版图的宽度多至少预设宽度数值。
4.根据权利要求3所述的用于形成倒T形结构的电子束曝光方法，其特征在于，所述预设宽度数值大于或者等于450纳米，且小于或者等于550纳米。
5.根据权利要求1所述的用于形成倒T形结构的电子束曝光方法，其特征在于，所述第一光刻胶层包括甲基丙烯酸甲酯层，所述第二光刻胶层包括聚甲基丙烯酸甲酯层。
6.根据权利要求1所述的用于形成倒T形结构的电子束曝光方法，其特征在于，所述对所述第一版图和所述第二版图进行显影处理，在所述衬底上形成目标光刻胶图形，其中，目标光刻胶图形具有倒T形结构，包括：
对所述第一光刻胶层和所述第二光刻胶层进行显影处理，所述第一光刻胶层基于所述第一版图在所述衬底上形成第一曝光图形，所述第二光刻胶层基于所述第二版图在所述衬底上形成第二曝光图形；
其中，所述第一曝光图形和所述第二曝光图形组成所述目标光刻胶图形，所述目标光刻胶图形具有所述倒T形结构。
7.一种用于形成倒T形结构的电子束曝光装置，其特征在于，所述装置包括：
第一光刻胶层形成模块，用于在衬底上形成第一光刻胶层；
第一版图曝光模块，用于对所述第一光刻胶层中的第一版图进行电子束曝光；
第二光刻胶层形成模块，用于在所述第一光刻胶层上形成第二光刻胶层；
第二版图曝光模块，用于将所述第二光刻胶层中的第二版图进行通过电子束曝光；其中，所述第一版图的尺寸大于所述第二版图的尺寸，所述第一光刻胶层的感光率大于所述第二光刻胶层的感光率；
目标光刻胶图形形成模块，用于对所述第一版图和所述第二版图进行显影处理，在所述衬底上形成目标光刻胶图形，其中，目标光刻胶图形具有倒T形结构；
所述第一光刻胶层的厚度大于所述第二光刻胶层的厚度。
8.根据权利要求7所述的用于形成倒T形结构的电子束曝光装置，其特征在于，所述第一版图尺寸包括所述第一版图的宽度，所述第二版图尺寸包括所述第二版图的宽度。
9.一种电子设备，其特征在于，包括：一个或多个处理器；和其上存储有指令的一个或多个机器可读介质，当由所述一个或多个处理器执行时，使得执行权利要求1至6任一所述的用于形成倒T形结构的电子束曝光方法。
CN202111282798.XA 2021-11-01 2021-11-01 一种用于形成倒t形结构的电子束曝光方法、装置及电子设备 Active CN114035407B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111282798.XA CN114035407B (zh) 2021-11-01 2021-11-01 一种用于形成倒t形结构的电子束曝光方法、装置及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111282798.XA CN114035407B (zh) 2021-11-01 2021-11-01 一种用于形成倒t形结构的电子束曝光方法、装置及电子设备

Publications (2)

Publication Number Publication Date
CN114035407A CN114035407A (zh) 2022-02-11
CN114035407B true CN114035407B (zh) 2023-03-21

Family

ID=80142471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111282798.XA Active CN114035407B (zh) 2021-11-01 2021-11-01 一种用于形成倒t形结构的电子束曝光方法、装置及电子设备

Country Status (1)

Country Link
CN (1) CN114035407B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09270375A (ja) * 1996-03-29 1997-10-14 Advantest Corp 電子ビーム露光装置
KR20070122049A (ko) * 2006-06-23 2007-12-28 주식회사 하이닉스반도체 이중 노광 공정을 이용한 미세 패턴 형성방법
US7981592B2 (en) * 2008-04-11 2011-07-19 Sandisk 3D Llc Double patterning method
CN102096326B (zh) * 2009-12-14 2012-12-05 中芯国际集成电路制造(上海)有限公司 双曝光方法及刻蚀方法
CN104752327A (zh) * 2013-12-30 2015-07-01 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法

Also Published As

Publication number Publication date
CN114035407A (zh) 2022-02-11

Similar Documents

Publication Publication Date Title
US7987084B2 (en) Using a suggested solution to speed up a process for simulating and correcting an integrated circuit layout
US20080115096A1 (en) Properties In Electronic Design Automation
KR102647346B1 (ko) 인듐 필러 솔더를 제조하기 위한 방법, 칩 기판 및 칩
US8627244B2 (en) Frequency domain layout decomposition in double patterning lithography
US10445452B2 (en) Simulation-assisted wafer rework determination
US20070196742A1 (en) Mask-Patterns Including Intentional Breaks
US7820550B2 (en) Negative tone double patterning method
US6764946B1 (en) Method of controlling line edge roughness in resist films
US9494853B2 (en) Increasing lithographic depth of focus window using wafer topography
CN114035407B (zh) 一种用于形成倒t形结构的电子束曝光方法、装置及电子设备
US20150161320A1 (en) Scattering bar optimization apparatus and method
TWI635354B (zh) 用於製程感知維度目標之先進製程控制
US20030188283A1 (en) Method and apparatus for identifying an identical cell in an IC layout with an existing solution
US6605481B1 (en) Facilitating an adjustable level of phase shifting during an optical lithography process for manufacturing an integrated circuit
US11244440B2 (en) Ranking of objects with noisy measurements
US20130080985A1 (en) Electrostatic damage protection circuitry verification
US20160140278A1 (en) Modeling Photoresist Shrinkage Effects In Lithography
CN114038738A (zh) 一种电子束曝光图形的转移方法、装置及电子设备
US10768532B2 (en) Co-optimization of lithographic and etching processes with complementary post exposure bake by laser annealing
US11748266B1 (en) Special tracking pool enhancement for core local cache address invalidates
US11922109B2 (en) Predictive antenna diode insertion
CN111999987B (zh) 电子束正胶的曝光方法
US20240104021A1 (en) Processor cross-core cache line contention management
CN117148682A (zh) 版图的拆分方法及系统、设备、存储介质
US20140248768A1 (en) Mask Assignment Optimization

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant