CN114024566A - 基于环路移相加权结构的多通道干扰抑制电路 - Google Patents

Abstract

本申请涉及一种基于环路移相加权结构的多通道干扰抑制电路，包括多个依次耦合，且首尾连接，形成级联循环结构的干扰抑制单元，各干扰抑制单元设置在阵列天线的各接收阵元与对应射频通道前端之间，各干扰抑制单元均包括正交耦合器和幅相控制电路，且在各幅相控制电路中，根据接收阵元接收到的干扰信号的相位以及同干扰抑制单元的正交耦合器分别对其移相值和衰减值进行设置，使其在干扰信号的角度上形成零陷，以实现在各通道上抑制该角度上的干扰。通过在各接收天线与对应射频通道之间用正交耦合器、幅相控制电路组成干扰抑制电路，使进入阵列天线的空间某一方向的干扰在任何一个端口输出时都恰好满足反相对消的相位条件与幅度条件，实现干扰抑制目的。

Description

基于环路移相加权结构的多通道干扰抑制电路

技术领域

本申请涉及射频干扰抑制技术领域，特别是涉及一种基于环路移相加权结构的多通道干扰抑制电路。

背景技术

在现有技术中，天线广泛应用于需要进行无线信号接收的通信系统、广播系统、或雷达系统中，而在有一些系统中在发射端和接收端均采用多天线(或阵列天线)和多通道，多组天线的收发能够提供更加稳定的信息传输与更大的信息传输容量。但是，在密集的电磁信号环境中，这样的多收多发系统同样会受到更加严重的干扰，经天线进入射频前端后导致放大器饱和，影响其正常工作。而现在应用于此类系统的射频干扰抑制技术还不够成熟，不能在每个输出端口处都形成干扰抑制效果，是该种系统应用的一大挑战。

发明内容

基于此，有必要针对上述技术问题，提供一种能够使进入阵列天线的干扰，在任何一个端口输出时实现干扰抑制目的基于环路移相加权结构的多通道干扰抑制电路。

一种基于环路移相加权结构的多通道干扰抑制电路，所述射频干扰抑制电路包括多个依次耦合，且首尾连接，形成级联循环结构的干扰抑制单元，各所述干扰抑制单元设置在阵列天线的各接收阵元与对应射频通道前端之间，各所述干扰抑制单元均包括正交耦合器和幅相控制电路，在各所述幅相控制电路中，根据接收阵元接收到的干扰信号的相位以及同干扰抑制单元的正交耦合器分别对移相值和衰减值进行设置，使其在所述干扰信号的角度上形成零陷，以实现在各通道上抑制该角度上的干扰。

在其中一实施例中，各所述正交耦合器包括与对应接收阵元连接的IN输入端口、与对应射频通道前端连接的THU输出端口，与本干扰抑制单元中幅相控制电路连接的ISO输入端口，以及与本干扰抑制单元耦合且处于下游的另一干扰抑制单元中幅相控制电路连接的CPL输出端口；

各所述幅相控制电路包括与本干扰抑制单元中正交耦合器ISO输入端口连接的第一输出端口，以及与本干扰抑制单元耦合且处于上游的另一干扰抑制单元中正交耦合器的CPL输出端口连接的第二输入端口。

在其中一实施例中，所述幅相控制电路采用幅相控制芯片。

在其中一实施例中，所述射频干扰抑制电路应用于MIMO系统中。

在其中一实施例中，所述射频干扰抑制电路包括四个分别与对应接收阵元与射频通道前端连接的干扰抑制单元，并将该射频干扰抑制电路作为四元均匀圆阵射频干扰抑制电路。

在其中一实施例中，所述在各所述幅相控制电路中，根据接收阵元接收到的干扰信号的相位以及同干扰抑制单元的正交耦合器分别对移相值和衰减值进行设置包括：

各所述幅相控制电路根据对应接收阵元以及处于下游的接收阵元接收到的同一干扰信号在相邻两天线上被接收时表现出的不同相位，以及正交耦合器的参数进行计算，得到相应的相位条件；

各所述幅相控制电路根据正交耦合器的参数决定相应的幅度条件；

分别根据所述相位条件以及幅度条件对移相值和衰减值进行设置。

在其中一实施例中，根据所述干扰信号的相位进行计算得到所述相位条件，采用以下公式进行计算：

在上式中，Γ_P表示相位条件，下标i表示不同的干扰抑制单元，

表示干扰抑制单元的相移量，φ_i表示当前干扰抑制单元对应接收的干扰信号的相位，φ_i+1表示与当前干扰抑制单元耦合并处于下游的另一干扰抑制单元对应接收的干扰信号的相位。

在其中一实施例中，根据所述正交耦合器的参数决定所述幅度条件，采用以下公式进行计算：

在上式中，Γ_A表示幅度条件，A_l，A_n是幅相控制电路的幅度控制部分即衰减值，S₁₂以及S₁₃是正交耦合器的散射矩阵中参数，α和β是S₁₂，S₁₃的模值即幅值；α＝abs(S₁₂)，β＝abs(S₁₃)，mode()为取余函数，int()为取整函数，k取有限值时可得近似解。

上述基于环路移相加权结构的多通道干扰抑制电路，通过在各接收天线与对应射频通道之间用正交耦合器、幅相控制电路组成干扰抑制电路，使进入阵列天线的干扰在任何一个端口输出时都恰好满足反相对消的相位条件与幅度条件，实现干扰抑制目的。

附图说明

图1为一个实施例中多通道干扰抑制电路的系统结构示意图；

图2为一个实施例中阵列天线空间位置示意图；

图3为一个实施例中多通道干扰抑制电路及各干扰抑制单元的结构示意图；

图4为一个实施例中幅相控制电路的端口示意图；

图5为一个实施例中正交耦合器的端口示意图；

图6为进行实验仿真时各干扰抑制单元输出端口的零陷效果示意图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

在现有技术中，根据信号在接收链路中，主要有AGC自动增益控制技术、数字阵列干扰抑制技术和处于起步阶段的模拟/射频干扰抑制技术。其中，AGC自动增益控制技术通过负反馈的方式自动调节电路输出，降低干扰信号幅度，可以实现饱和干扰抑制。但是该电路的抑制效果同样作用于期望信号，使得本就微弱的期望信号更加难以进行后续处理。数字阵列干扰抑制技术通过在数字端使用数字阵列前端频谱滤波，实现带外饱和干扰抑制，但是它不能抑制带内干扰。同时如果射频前端器件如果已经进入饱和状态，那数字端的处理都将失效。

而最近得到刚刚起步并得到快速发展的模拟/射频干扰抑制技术，通过构建空间陷波滤波器电路，在阵列射频前端实现饱和干扰抑制。但是电路的运用减小了阵列的大小，不能做到N输入N输出。

而在本申请中，针对上述现有技术中的各种缺点，如图1所示，提供了一种基于环路移相加权结构的多通道干扰抑制电路，该射频干扰抑制电路包括多个依次耦合，且首尾连接，形成级联循环结构的干扰抑制单元，各干扰抑制单元设置在阵列天线的各接收阵元与对应射频通道前端之间，各干扰抑制单元均包括正交耦合器和幅相控制电路，在各幅相控制电路中，根据接收阵元接收到的干扰信号的相位以及同干扰抑制单元的正交耦合器分别对移相值和衰减值进行设置，使其在干扰信号的角度上形成零陷，以实现在各通道上抑制该角度上的干扰。这样可以使得进入阵列天线的干扰在任何一个射频通道输出时都恰好满足反相对消的相位条件和幅度条件，实现干扰抑制的目的。

在本实施例中，利用常见的射频微波器件在射频前端与对应的接收天线之间设计干扰抑制电路，在射频前端即可抑制干扰的同时，保证每个输出端口都具有干扰抑制效果，实现阵列天线通道的充分利用。而且，本申请中提出的射频干扰抑制电路应用于具有多个接收天线的系统中，并且可以消除各对应射频通道在接收回波信号时接收到的干扰信号，其系统的阵列天线空间位置图如图2所示。

具体的，射频前端包括发射通道和接收通道，而干扰抑制电路设置在接收通道中，其实也可以将干扰抑制电路看做是射频单元的一部分。其中，接收通道包括低噪声放大器(LNA)、滤波器等器件等，也就是说在一些实施例中，干扰抑制电路设置在天线与低噪声放大器之间。

进一步的，射频前端还可以指通讯系统中，天线和中频(或基带)电路之间的部分，在这一段信号以射频形式传输。而对于无线接收机来说，射频前端通常包括：放大器、滤波器、变频器以及一些射频连接的匹配电路。

具体的，射频干扰抑制电路包括多个干扰抑制单元，在每个接收阵元后均对应配置有一个干扰抑制单元，各干扰抑制单元的输入对应接收阵元的输出，而干扰抑制单元的输出对应射频通道的输入，而具体与什么器件连接取决于处于射频通道输入端的具体器件，例如与射频通道内低噪声放大器(LNA)连接等。各干扰抑制单元之间依次耦合连接，并且处在第一个和最后一个的干扰抑制单元之间也是耦合连接的以此形成一个循环结构。并且需要说明的是，各干扰抑制单元均是相同的，但各单元内部参数不同，只有连接顺序的先后。

进一步的，幅相控制电路采用幅相控制芯片，当接收到干扰源辐照时，幅相控制电路可以根据接收到干扰源辐照的相位设置各干扰抑制单元中幅相控制电路的的衰减量与相移量，使干扰信号在阵列各个输出端口处都达到反相对消条件，在干扰信号来波方向上形成零陷，以此抑制该方向干扰，避免后续射频通道内LNA等进入饱和状态。同时，其他方向上的有用信号可以正常进入射频通道，进行后续数字信号处理。

如图3所示，各正交耦合器包括与对应接收阵元连接的IN输入端口、与对应射频通道前端连接的THU输出端口，与本干扰抑制单元中幅相控制电路连接的ISO输入端口，以及与本干扰抑制单元耦合且处于下游的另一干扰抑制单元中幅相控制电路连接的CPL输出端口。而各幅相控制电路包括与本干扰抑制单元中正交耦合器ISO输入端口连接的第一输出端口，以及与本干扰抑制单元耦合且处于上游的另一干扰抑制单元中正交耦合器的CPL输出端口连接的第二输入端口。

其中，上游是指连接在其中一个干扰抑制单元之前且相邻的另一个干扰抑制单元。同样的，下游是指连接在其中一个干扰抑制单元之后且相邻的另一个干扰抑制单元。而处在顺序第一个干扰抑制单元的上游干扰抑制单元为处在顺序最末尾的干扰抑制单元，以此形成循环结构。

在本实施例中，射频干扰抑制电路应用于MIMO系统中，其中MIMO(指multiple-inmultiple-out)系统是指在发送端和接收端都使用多根天线，收发之间构成多个信道的天线系统。除此之外本申请中的射频干扰抑制电路还可应用于各具有多接收天线的系统中。

在本实施例中，射频干扰抑制电路中可包括有多个干扰抑制单元，其数量可根据具体应用的系统中接收阵元的个数进行确定。而在一些实施例中，射频干扰抑制电路包括四个分别与对应接收阵元与射频通道前端连接的干扰抑制单元，并将该射频干扰抑制电路作为四元均匀圆阵射频干扰抑制电路，其结构如图3所示。接下来以四元均匀圆阵射频干扰抑制电路为例，对幅相控制电路参数计算进行说明。

在本实施例中，在各幅相控制电路中，根据对应接收阵元接收到的干扰源辐照的相位以及同干扰抑制单元的正交耦合器分别对其移相值和衰减值进行设置包括：各幅相控制电路根据对应接收阵元以及处于下游的接收到的同一干扰信号在相邻两天线上被接收时表现出的不同相位以及正交耦合器的参数进行计算，得到相应的相位条件，幅相控制电路根据正交耦合器的参数决定相应的幅度条件，再分别根据相位条件以及幅度条件对移相值和衰减值进行设置。

具体的，幅相控制电路的相移量

是干扰来波角度(ψ_I,θ_I)的函数，其中ψ_I为空间方位角，θ_I为空间俯仰角，即

满足干扰抑制的条件称为相位条件Γ_P，而幅相控制电路的衰减量A_i与耦合器的功分量也就是正交耦合器参数即耦合器的功分量α，β相关，A_i满足干扰抑制的条件称为幅度条件Γ_A。当干扰抑制单元的幅相控制电路的衰减量与相移量分别满足相位条件Γ_P与幅度条件Γ_A时，干扰抑制电路有空间陷波滤波器的特性，在干扰来波方向上形成显著零陷，以此抑制该方向上的干扰。

其中各阵元入射信号的相位φ＝φ_i(ψ,θ)为空间角度(ψ,θ)的函数，与阵列模型相关。在远场条件下，阵列天线导向矢量为：

a(ψ,θ)＝[exp(jφ₁),exp(jφ₂),exp(jφ₃),exp(jφ₄)] (1)

在公式(1)中，φ₁、φ₂、φ₃、φ₄分别表示进入各干扰抑制单元的同一干扰信号的相位。

合理假设幅相控制电路与正交耦合器均为互易、匹配网络，其散射矩阵矩阵分别为：

在公式(2)和公式(3)中，S_ap为幅相控制电路的散射矩阵，S_quad为正交耦合器的散射矩阵。而配合图4所示的幅相控制电路端口示意图，以及图5所示的正交耦合器端口示意图，

为幅相控制电路的传输系数，S₁₂为正交耦合器1端口至三端口的传输系数，S₁₃为正交耦合器1端口至3端口的传输系数。

具体的，射频干扰抑制电路的工作原理如下：

第i个干扰抑制单元的输出由两部分输入合成，这两部分输入分别为该单元正交耦合器的端口“IN”和端口“ISO”的输入，端口“IN”的输入信号为该单元对应天线的输出，端口“ISO”的输入信号为所有天线的输出信号在经过多个干扰抑制单元在该端口的叠加干扰经由阵列天线达到第i个干扰抑制时，通过设置幅相控制电路的衰减量与相移量，使两路干扰信号在输出端口叠加处达到幅度条件与相位条件，在输出端口反相对消，达到干扰抑制目的。

现合理假定正交耦合的隔离端口具有良好的隔离度、移相衰减器输入输出端口处匹配良好。根据端口连接关系，输入信号经过射频干扰抑制电路后输出的数学模型如下式所示：

在公式(4)中，各个端口处的信号以电压表示，上标中数字为干扰抑制单元的序号，正负号表示输入输出，输入为正、输出为负，上标中数字表示该抑制单元中耦合器的端口序号。

进一步的，在公式(4)中，使四个干扰抑制单元的输出为0，可列关于

的四元方程组，近似解得满足条件的

值，相位值即为相位条件，幅度值即为幅度条件。

通过以上方法可较为精确地解出移相衰减器的衰减值与移相值。下面给出与数值计算结果较为近似的公式推导结果。

具体的，对于理想的正交耦合器而言，“CPL”端口与“THU”端口的输出相位差为90°，此时，幅相控制电路中

满足两路干扰信号在输出端口处反相对消的相位条件近似为：

在公式(5)中，Γ_P表示相位条件，下标i表示不同的干扰抑制单元，

表示干扰抑制单元的相移量，φ_i表示当前干扰抑制单元对应接收的干扰信号的相位，φ_i+1表示与当前干扰抑制单元耦合并处于下游的另一干扰抑制单元对应接收的干扰信号的相位。

具体的，对上述正交耦合器，令α＝abs(S₁₂)，β＝abs(S₁₃)，根据能量守恒定律α²+β²＝1。在满足相位条件的基础上，IN输入的干扰信号与ISO输入的干扰信号在THU端口输出时幅度相等，加上前面的相位条件使IN输入的干扰信号与ISO输入的干扰信号在THU端口输出时反相，，即可满足反相对消的条件。经计算推导，在满足相位条件情况下，幅度条件为：

在公式(6)中，Γ_A表示幅度条件，A_l，A_n是幅相控制电路的幅度控制部分即衰减值，S₁₂以及S₁₃是正交耦合器的散射矩阵中参数，α和β是S₁₂，S₁₃的模值即幅值，α＝abs(S₁₂)，β＝abs(S₁₃)，mode()为取余函数，int()为取整函数，k取有限值时可得近似解。

在其中一实施例中，对于3dB正交耦合器，衰减量A_i可取为

即3dB衰减。

为了证明本申请中提出的射频干扰抑制电路是有效的，在本文中还对该电路进行了仿真模拟，具体包括：

S参数仿真结果：仿真欲抑制的干扰信号假定在ψ＝45°，θ＝45°方向上，在单频点下设置阵列间距为半波长，仿真得到电路响应零陷效果如图6所示。仿真结果表明，在干扰来波方向上，干扰抑制电路的各个输出端口都有效地形成了零陷，零陷深度大于50dB，可以有效抑制该方向的干扰；同时，每个通道的输出在其他方向上幅度一致性较好，无大幅抖动，有效减小了对干扰抑制电路后的射频器件和信号处理的影响。

上述基于环路移相加权结构的多通道干扰抑制电路中，为实现干扰抑制的端口非选择性而采用的干扰抑制单元的级联循环结构，并且将干扰抑制单元的级联循环结构应用于均匀圆阵，以增干扰方向之外的其他方向信号的幅度一致性。

Claims (8)

1.基于环路移相加权结构的多通道干扰抑制电路，其特征在于，所述射频干扰抑制电路包括多个依次耦合，且首尾连接，形成级联循环结构的干扰抑制单元，各所述干扰抑制单元设置在阵列天线的各接收阵元与对应射频通道前端之间，各所述干扰抑制单元均包括正交耦合器和幅相控制电路，在各所述幅相控制电路中，根据接收阵元接收到的干扰信号的相位以及同干扰抑制单元的正交耦合器分别对移相值和衰减值进行设置，使其在所述干扰信号的角度上形成零陷，以实现在各通道上抑制该角度上的干扰。

2.根据权利要求1所述的多通道干扰抑制电路，其特征在于，

各所述正交耦合器包括与对应接收阵元连接的IN输入端口、与对应射频通道前端连接的THU输出端口，与本干扰抑制单元中幅相控制电路连接的ISO输入端口，以及与本干扰抑制单元耦合且处于下游的另一干扰抑制单元中幅相控制电路连接的CPL输出端口；

各所述幅相控制电路包括与本干扰抑制单元中正交耦合器ISO输入端口连接的第一输出端口，以及与本干扰抑制单元耦合且处于上游的另一干扰抑制单元中正交耦合器的CPL输出端口连接的第二输入端口。

3.根据权利要求1所述的多通道干扰抑制电路，其特征在于，所述幅相控制电路采用幅相控制芯片。

4.根据权利要求1所述的多通道干扰抑制电路，其特征在于，所述射频干扰抑制电路应用于MIMO系统中。

5.根据权利要求1所述的多通道干扰抑制电路，其特征在于，所述射频干扰抑制电路包括四个分别与对应接收阵元与射频通道前端连接的干扰抑制单元，并将该射频干扰抑制电路作为四元均匀圆阵射频干扰抑制电路。

6.根据权利要求5所述的多通道干扰抑制电路，其特征在于，所述在各所述幅相控制电路中，根据接收阵元接收到的干扰信号的相位以及同干扰抑制单元的正交耦合器分别对移相值和衰减值进行设置包括：

各所述幅相控制电路根据对应接收阵元以及处于下游的接收阵元接收到的同一干扰信号在相邻两天线上被接收时表现出的不同相位，以及正交耦合器的参数进行计算，得到相应的相位条件；

各所述幅相控制电路根据正交耦合器的参数决定相应的幅度条件；

分别根据所述相位条件以及幅度条件对移相值和衰减值进行设置。

7.根据权利要求6所述的多通道干扰抑制电路，其特征在于，根据所述干扰信号的相位进行计算得到所述相位条件，采用以下公式进行计算：

在上式中，Γ_P表示相位条件，下标i表示不同的干扰抑制单元，

表示干扰抑制单元的相移量，φ_i表示当前干扰抑制单元对应接收的干扰信号的相位，φ_i+1表示与当前干扰抑制单元耦合并处于下游的另一干扰抑制单元对应接收的干扰信号的相位。

8.根据权利要求6所述的多通道干扰抑制电路，其特征在于，根据所述正交耦合器的参数决定所述幅度条件，采用以下公式进行计算：

在上式中，Γ_A表示幅度条件，A_l，A_n是幅相控制电路的幅度控制部分即衰减值，S₁₂以及S₁₃是正交耦合器的散射矩阵中参数，α和β是S₁₂，S₁₃的模值即幅值；α＝abs(S₁₂)，β＝abs(S₁₃)，mode()为取余函数，int()为取整函数，k取有限值时可得近似解。

Images