CN114021392A - 一种快速的老化仿真分析方法 - Google Patents
一种快速的老化仿真分析方法 Download PDFInfo
- Publication number
- CN114021392A CN114021392A CN202111480765.6A CN202111480765A CN114021392A CN 114021392 A CN114021392 A CN 114021392A CN 202111480765 A CN202111480765 A CN 202111480765A CN 114021392 A CN114021392 A CN 114021392A
- Authority
- CN
- China
- Prior art keywords
- mosfet
- aging
- effect
- analysis method
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000032683 aging Effects 0.000 title claims abstract description 79
- 238000004088 simulation Methods 0.000 title claims abstract description 60
- 238000004458 analytical method Methods 0.000 title claims abstract description 34
- 230000000694 effects Effects 0.000 claims abstract description 66
- 230000015556 catabolic process Effects 0.000 claims abstract description 28
- 238000006731 degradation reaction Methods 0.000 claims abstract description 27
- 238000009825 accumulation Methods 0.000 claims abstract description 20
- 239000003990 capacitor Substances 0.000 claims abstract description 20
- 230000008859 change Effects 0.000 claims abstract description 10
- 235000013599 spices Nutrition 0.000 claims abstract 7
- 238000004590 computer program Methods 0.000 claims description 10
- 230000003679 aging effect Effects 0.000 abstract description 14
- 238000012795 verification Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 230000009467 reduction Effects 0.000 description 7
- 230000003321 amplification Effects 0.000 description 3
- 230000006399 behavior Effects 0.000 description 3
- 238000012512 characterization method Methods 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012942 design verification Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
一种快速的老化仿真分析方法，包括以下步骤：基于MOSFET建立宏模型；建立宏模型的SPICE网表，设置表征MOSFET特征参数受BTI效应和/或HCI效应的时间积累效果的节点参数；通过SPICE仿真得到时序电路随着老化时间推移的特征变化。该发明在不需要提供包含老化效应的SPICE模型的情况下，基于MOSFET建立宏模型，用电容的电荷积累效应，模拟MOSFET特征参数在BTI效应和HCI效应的影响下，随老化时间而退化的趋势，从而在单次仿真中观察到时序电路随着老化时间推移的特征变化，为包含老化分析的时序验证提供依据。
Description
技术领域
本发明涉及EDA设计领域，特别是涉及快速的老化仿真分析方法。
背景技术
随着半导体工艺尺寸的急剧缩小及芯片集成度的不断提高，电子电路在使用过程中的老化现象变得异常严重。老化效应会导致晶体管的性能下降，阈值电压升高，逻辑单元的翻转变慢，最终引起数字电路逻辑失效。老化效应与半导体的制造工艺相关，同时也受工作电压、温度、信号翻转率(Switch Activity,SA)及信号占空比(Signal Probability,SP)的影响。在老化的不同层次，数字电路会有不同的性能表现。老化是影响数字电路可靠性的主要因素之一。
导致数字电路老化有多种因素，一般为偏压温度不稳定性(Bias TemperatureInstability，BTI)、热载流子注入(Hot Carrier Injection，HCI)、经时介质击穿(TimeDependent Dielectric Breakdown，TDDB)及电迁移(Election Migration，EM)等效应。其中BTI效应主要出现在P型MOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor)的反型工作区，由栅极相对于源漏及衬底的负栅压引起，负栅压越高、持续时间越久，产生的退化就越严重；HCI效应是MOSFET在沟道开启时，电子运动的过程中受隧穿效应的影响，离开衬底进入了栅氧化层，从而改变了MOSFET的阈值电压；EM效应是金属线在电流和温度作用下产生的金属迁移现象，它可能使金属线断裂，从而影响芯片的正常工作；TDDB效应是MOSFET在持续的栅压下处于积累状态，经过一段时间后，氧化膜有可能击穿，引起器件失效。
以上四种效应中，BTI和HCI主要导致开关速度的缓慢降低，EM和TDDB主要导致随机的崩溃性失效。在采用SPICE(Simulation Program With Integrated CircuitEmphasis)仿真的方式对数字电路进行老化分析时，通常考虑BTI和HCI效应对MOSFET模型的影响。业界普遍的做法是，基于SPICE仿真器的类型，由晶圆厂或芯片设计厂商提供给定工艺节点下包含老化效应的SPICE晶体管模型(以下简称SPICE模型)，对时序电路进行SPICE仿真。在仿真过程中，基本流程可以分为两步：首先是在较小的仿真时间内进行应力(stress)仿真，当SPICE模型包含老化效应时，SPICE仿真器可以得到此时间段内各个MOSFET的参数特性；然后进行时序仿真，同时由仿真器对上一步得到的MOSFET参数按老化时间比例进行外推，调整MOSFET的SPICE模型参数来模拟老化以后的器件开关特性。
上述老化仿真方法有一些局限性，导致老化仿真在实际应用中存在较高门槛：
1.晶圆厂不一定提供给定工艺节点的老化模型；
2.老化模型是基于SPICE仿真器类型和SPICE基本模型版本开发的，一旦切换到其它仿真器或SPICE模型版本，就需要重新生成；
3.老化模型的算法需要在SPICE仿真器内部处理，或者以链接库等黑盒子的方式提供，调试或者修改起来比较困难；
4.单次老化分析需要至少两次仿真(stress仿真与时序仿真)，流程上比较复杂；
随着业界对芯片安全性的要求的不断提高，老化分析已成为芯片可靠性设计中必不可少的环节，而以上因素在实际应用中降低了老化仿真分析的效率，在一定程度上延长了芯片设计验证周期。
发明内容
为了解决现有技术存在的不足，本发明的目的在于提供一种快速的老化仿真分析方法。在不需要提供包含老化效应的SPICE模型的情况下，基于MOSFET建立宏模型，用电容的电荷积累效应，模拟MOSFET特征参数在BTI效应和HCI效应的影响下，随老化时间而退化的趋势，从而在单次仿真中观察到时序电路随着老化时间推移的特征变化，为包含老化分析的时序验证提供依据。
为实现上述目的，本发明提供的一种快速的老化仿真分析方法，包括以下步骤：
步骤1，基于MOSFET建立宏模型；
步骤2，建立宏模型的SPICE网表，设置表征MOSFET特征参数受BTI效应和/或HCI效应的时间积累效果的节点参数；
步骤3，通过SPICE仿真得到时序电路随着老化时间推移的特征变化。
进一步地，所述步骤2中还包括：设置MOSFET的退化率，所述MOSFET的退化率包括阈值电压、Idsat与Idlin的退化率。
进一步地，所述步骤2中还包括：如果无法获取节点参数，则在给定时钟频率下，对包含MOSFET的宏模型各自进行SPICE仿真，调整宏模型中各个受控源的增益，使得仿真M个周期后阈值电压的变化量，与老化N年后阈值电压的参考退化量相等；使得仿真M个周期后沟道电流的变化率，与老化N年后Idsat和/或Idlin的退化率相等，由此确定NMOS与PMOS宏模型中各个受控源的增益系数。
进一步地，所述步骤3中还包括：在时序电路的SPICE仿真中，把网表里的MOSFET替换为宏模型，使得时序路径中的各个单元，在实际的栅极偏压和沟道电流的大小和时间积累的影响下，不断调整基于宏模型的阈值电压与沟道电流，从而用工作M个周期后的时序特性，模拟时序电路退化N年后的时序特性。
进一步地，所述步骤3中还包括：在所述宏模型中，通过受控源采集MOSFET栅源负偏的大小和时间，将其转换为电流信号对电容充电。
进一步地，所述步骤3中还包括：在所述宏模型中，通过受控源采集MOSFET的漏电流，将其转换为电流信号对电容充电。
进一步地，所述步骤3中还包括：在所述宏模型中，将充电电容上的电压作为控制源，将受控电压源串联到MOSFET的栅极上。
进一步地，所述步骤3中还包括：在所述宏模型中，将充电电容上的电压作为控制源，将受控电流源与MOSFET宏模型的漏源端并联。
为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时执行如上文所述的快速的老化仿真分析方法步骤。
为实现上述目的，本发明还提供一种快速的老化仿真分析设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行如上文所述的快速的老化仿真分析方法步骤。
本发明的一种快速的老化仿真方法，是对电路中的MOSFET晶体管建立宏模型，在宏模型中利用电容的电荷积累效应，表征MOSFET特征参数受BTI效应和HCI效应在老化时间累积下退化的效果，从而通过SPICE仿真得到时序电路随着老化时间推移的特征变化，为时序电路的老化分析与验证提供依据。在实现过程中：
(1)不需要提供包含老化效应的SPICE模型，通过宏模型代入BTI效应及HCI效应对时序电路的影响。
(2)在宏模型中，通过受控源采集MOSFET栅源负偏的大小和时间，转换为电流信号对电容充电，以此表征BTI效应的时间累积效果。
(3)在宏模型中，通过受控源采集MOSFET的漏电流，转换为电流信号对电容充电，以此表征HCI效应的时间累积效果。
(4)在宏模型中，将充电电容上的电压作为控制源，将受控电压源串联到MOSFET的栅极上，以此模拟阈值电压的退化效果。
(5)在宏模型中，将充电电容上的电压作为控制源，将受控电流源与MOSFET宏模型的漏源端并联，以此模拟沟道电流的退化效果。
(6)以上老化仿真方法，不限于工艺节点与原始SPICE模型的类型与版本。
(7)以上老化仿真方法，不限于SPICE仿真所采用的仿真器名称及类型。
本发明解决了可靠性分析中，缺少包含老化效应的SPICE模型时无法进行SPICE老化仿真的问题。本发明提出了一种基于MOSFET的宏模型，将影响老化的物理变量转换为电流并对电容进行充电，通过电容的电荷积累效应来模拟老化时间对MOSFET特性的影响，使用户得以在单次SPICE仿真中，同时观察到老化前与老化后的时序特性。
在本发明中，用宏模型替换MOSFET的实现方式简单，与SPICE仿真器类型无关，针对不同工艺的可移植性强，用户可以很方便的调整宏模型参数来加强或者减弱MOSFET的老化效应，以此模拟SPICE时序仿真中的老化特性。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为根据本发明的PMOS宏模型的电路结构示意图；
图2为根据本发明的NMOS宏模型的电路结构示意图；
图3为根据本发明的快速的老化仿真分析方法流程图；
图4为根据本发明的时序电路的老化效果示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
图1为根据本发明的PMOS宏模型的电路结构示意图。图中的受控电压源αV(Cg)模拟BTI效应引起的阈值电压升高，受控电压源βV(Cd)模拟HCI效应引起的阈值电压降低，受控电流源μV(Cg)*V(Rd)模拟BTI效应引起的沟道电流减小，受控电流源κV(Cd)*V(Rd)模拟HCI效应引起的沟道电流减小。
实际应用中，可采用以上四种受控源中的一种或几种，根据PMOS的参考退化率设置相应的放大系数，模拟时序电路的老化行为。
图2为根据本发明的NMOS宏模型的电路结构示意图。图中的受控电压源θV(Cd)模拟HCI效应引起的阈值电压升高，受控电流源σV(Cd)*V(Rd)模拟HCI效应引起的沟道电流减小。
实际应用中，可单独采用一种受控源或两种同时采用，根据NMOS的参考退化率设置相应的放大系数，模拟时序电路的老化行为。
图3为根据本发明的快速的老化仿真分析方法流程图，下面将参考图3，对本发明的快速的老化仿真分析方法进行详细描述。
首先，在步骤101中，基于MOSFET建立宏模型。
其中，在步骤1011，基于P型MOSFET(PMOS)建立宏模型，宏模型的外部端口和参数列表与P型MOSFET相同。
在步骤1012，在PMOS宏模型中，外部源(source)端口与PMOS的source相连接，外部衬底(bulk)端口与PMOS的bulk相连接，外部漏(drain)端口与PMOS的drain通过零电压源Vdp相连接。
在步骤102中，建立宏模型的SPICE网表，设置表征MOSFET特征参数受BTI效应和/或HCI效应的时间积累效果的节点参数；
其中，在步骤1021，取PMOS栅极与源极之间的电压Vgs，通过电压控制电流源(VCCS)转成电流Igs，对电容Cg进行充电。电容Cg上的初始电压为0。由于Vgs为负电压，可以将VCCS的增益设为负值，从而得到正的Igs。当PMOS的栅源存在负偏压时，Igs对Cg充电，无压差时，不充电，以此模拟BTI效应的老化时间累积效果。也可以通过电压控制电压源(VCVS)将Vgs转换成另一个电压源，并接一个电阻得到电流Igs，两者的效果相同。
在步骤1022，取PMOS漏极与外部drain端口之间的电流Id，对Cd进行充电。电容Cd上的初始电压为0。当PMOS开启沟道导通时，Id对Cd充电，PMOS关闭时，不充电，以此模拟HCI效应的老化时间累积效果。
在步骤1023，取PMOS漏极与外部drain端口之间的电流Id，通过电流控制电压源(CCVS)转成电压Vph，以电压信号来表征PMOS的沟道电流Id。
在步骤1024，取Cg上的电压，通过电压控制电压源(VCVS)按一定比例转换成Vp_bti_delta_vth，将受控电压源Vp_bti_delta_vth接到PMOS的栅(gate)与外部gate端口之间，以此模拟BTI效应造成的PMOS阈值电压升高的现象。
取Cg上的电压V(Cg,0)，在PMOS源极与外部drain端口之间设置电压控制电流源Ip_bti_delta_ids，其受控源的电流为’-1.0*μ*V(Cg,0)*Vph’，μ为常数。由于Vph来源于沟道电流Id，受控电流源Ip_bti_delta_ids可以按比例抵消部分沟道电流；老化时间越长，Cg上的电压越高，抵消的电流就越多，以此模拟BTI效应造成PMOS沟道电流减小的现象。
取Cd上的电压，通过电压控制电压源(VCVS)按负的增益转换成Vp_hci_delta_vth，将受控电压源Vp_hci_delta_vth接到PMOS的栅(gate)与外部gate端口之间(当Vp_bti_delta_vth存在时，需要将Vp_hci_delta_vth与Vp_bti_delta_vth串联以后接到PMOS的gate与外部gate端口之间)，以此模拟HCI效应造成PMOS阈值电压降低的现象。
取Cd上的电压V(Cd,0)，在PMOS源极与外部drain端口之间设置电压控制电流源Ip_hci_delta_ids，其受控源的电流为’-1.0*κ*V(Cd,0)*Vph’，κ为常数。由于Vph来源于沟道电流Id，受控电流源Ip_hci_delta_ids可以按比例抵消部分沟道电流；老化时间越长，Cd上的电压越高，抵消的电流就越多，以此模拟HCI效应造成PMOS沟道电流减小的现象。
以上描述的4种模型，在实际应用中可单独采用其中的一种，或者组合采用多种，均可模拟老化效应对MOSFET特性的影响。
对于N型MOSFET(NMOS)，可采用类似的步骤建立宏模型，区别于PMOS宏模型的是：一，NMOS的BTI效应可以忽略不计，可以不用建立BTI效应对阈值电压与沟道电流的调制模型；二，在将Cd上的电压通过电压控制电压源转换成Vn_hci_delta_vth时，需要采用正的增益，以此模拟HCI效应造成NMOS阈值电压升高的现象。
在步骤103中，通过SPICE仿真得到时序电路随着老化时间推移的特征变化。
查询当前工艺下NMOS与PMOS的退化率，即N年后阈值电压、Idsat与Idlin的退化率。当这些参数无法获取时，可以根据经验设定最坏情形，比如10年后阈值电压退化5％。在给定时钟频率下，对包含NMOS与PMOS的宏模型各自进行SPICE仿真，调整宏模型中各个受控源的增益，使得仿真M个周期后阈值电压的变化量，与老化N年后阈值电压的参考退化量相等；使得仿真M个周期后沟道电流的变化率，与老化N年后Idsat/Idlin(可取其中一项，或者综合考虑)的退化率相等。由此确定NMOS与PMOS宏模型中各个受控源的增益系数。
在时序电路的SPICE仿真中，把网表里的NMOS与PMOS替换为相应的宏模型，使得时序路径中的各个单元，在实际的栅极偏压和沟道电流的大小和时间积累的影响下，不断调整基于宏模型的阈值电压与沟道电流，从而用工作M个周期后的时序特性，模拟时序电路退化N年后的时序特性。
对时序路径进行SPICE老化仿真前，将网表中的NMOS与PMOS替换为相应的宏模型。例如NMOS与PMOS的SPICE模型名分别为nch与pch，原始网表为：
MN1 M1:DRN M1:GATE M1:SRC M1:BULK nch ad＝0.0676p as＝0.052p...
MP3 M3:DRN M3:GATE M3:SRC M3:BULK pch ad＝0.0806p as＝0.062p...
...
基于MOSFET建立宏模型，采用同样的端口与参数列表，如下：
XMN1 M1:DRN M1:GATE M1:SRC M1:BULK MACRO_NMOS ad＝0.0676p as＝0.052p...
XMP3 M3:DRN M3:GATE M3:SRC M3:BULK MACRO_PMOS ad＝0.0806p as＝0.062p...
...
建立PMOS宏模型的SPICE网表：
.subckt MACRO_PMOS d g s b ad＝0.0806p as＝0.062p...
vd id d 0
vs is s 0
vb ib b 0
.ic g3＝0
*用节点g3(如图1所示)上的电压表征BTI效应随老化时间的积累
e0 g1 0 is ig 1
v0 g1 g2 0
r0 g2 0 1000
f0 0 g3 v0 1
c0 g3 0 1e-12
.ic g4＝0
*用节点g4(如图1所示)上的电压表征HCI效应随老化时间的积累
f1 0 g4 vd 1
c1 g4 0 1e-12
*对沟道电流进行采样，转换为节点h0(如图1所示)上的电压值
h0 h0 0 vd 10000
rh h0 0 1
*BTI效应引起的阈值电压增加
eg1 ig1 g g3 0'pch_bti_vth_mag'
*HCI效应引起的阈值电压降低
eg2 ig1 ig g4 0'pch_hci_vth_mag'
*BTI效应引起的沟道电流减小
g1 is d cur＝'-1.0*pch_bti_ids_mag*v(h0,0)*v(g3,0)'
*HCI效应引起的沟道电流减小
g2 is d cur＝'-1.0*pch_hci_ids_mag*v(h0,0)*v(g4,0)'
*宏模型内部的PMOS
M0 id ig is ib pch ad＝'ad'as＝'as'...
.ends MACRO_PMOS
同时建立NMOS宏模型的SPICE网表：
.subckt MACRO_NMOS d g s b ad＝0.0676p as＝0.052p...
vd d id 0
vs s is 0
vb b ib 0
.ic g4＝0
*用节点g4(如图2所示)上的电压表征HCI效应随老化时间的积累
f1 0 g4 vd 1
c1 g4 0 1e-12
*对沟道电流进行采样，转换为节点h0(如图2所示)上的电压值
h0 h0 0vd 10000
rh h0 0 1
*HCI效应引起的阈值电压增加
eg1 g ig g4 0'nch_hci_vth_mag'
*HCI效应引起的沟道电流减小
g1 d is cur＝'-1.0*nch_hci_ids_mag*v(h0,0)*v(g4,0)'
*宏模型内部的NMOS
M0 id ig is ib nch ad＝'ad'as＝'as'...
.ends MACRO_NMOS
根据需要考虑的老化效应，设定宏模型内各个受控源的放大系数。例如只考虑PMOS的BTI效应引起的阈值电压退化时，可采用如下设定：
.parameter nch_hci_vth_mag＝0
.parameter nch_hci_ids_mag＝0
.parameter pch_bti_vth_mag＝5.0e-3
.parameter pch_bti_ids_mag＝0
.parameter pch_hci_vth_mag＝0
.parameter pch_hci_ids_mag＝0
图4为根据本发明的时序电路的老化效果示意图。图中的曲线为标准单元的输入波形和输出波形，其中输入为理想的时钟信号，输出波形的延迟随着仿真周期的增加而变大，以此表征老化时间增加引起的时序特性退化。第一个时钟周期是没有老化效应时的时序特性，第M个周期可以看作是老化N年以后的时序特性。
本发明的一个实施例中，还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时执行如上文所述的快速的老化仿真分析方法的步骤。
本发明的一个实施例中，还提供一种快速的老化仿真分析设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行如上文所述的快速的老化仿真分析方法的步骤。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种快速的老化仿真分析方法，其特征在于，包括以下步骤：
步骤1，基于MOSFET建立宏模型；
步骤2，建立宏模型的SPICE网表，设置表征MOSFET特征参数受BTI效应和/或HCI效应的时间积累效果的节点参数；
步骤3，通过SPICE仿真得到时序电路随着老化时间推移的特征变化。
2.根据权利要求1所述的快速的老化仿真分析方法，其特征在于，所述步骤2中还包括：设置MOSFET的退化率，所述MOSFET的退化率包括阈值电压、Idsat与Idlin的退化率。
3.根据权利要求1所述的快速的老化仿真分析方法，其特征在于，所述步骤2中还包括：如果无法获取节点参数，则在给定时钟频率下，对包含MOSFET的宏模型各自进行SPICE仿真，调整宏模型中各个受控源的增益，使得仿真M个周期后阈值电压的变化量，与老化N年后阈值电压的参考退化量相等；使得仿真M个周期后沟道电流的变化率，与老化N年后Idsat和/或Idlin的退化率相等，由此确定NMOS与PMOS宏模型中各个受控源的增益系数。
4.根据权利要求1所述的快速的老化仿真分析方法，其特征在于，所述步骤3中还包括：在时序电路的SPICE仿真中，把网表里的MOSFET替换为宏模型，使得时序路径中的各个单元，在实际的栅极偏压和沟道电流的大小和时间积累的影响下，不断调整基于宏模型的阈值电压与沟道电流，从而用工作M个周期后的时序特性，模拟时序电路退化N年后的时序特性。
5.根据权利要求1所述的快速的老化仿真分析方法，其特征在于，所述步骤3中还包括：在所述宏模型中，通过受控源采集MOSFET栅源负偏的大小和时间，将其转换为电流信号对电容充电。
6.根据权利要求1所述的快速的老化仿真分析方法，其特征在于，所述步骤3中还包括：在所述宏模型中，通过受控源采集MOSFET的漏电流，将其转换为电流信号对电容充电。
7.根据权利要求1所述的快速的老化仿真分析方法，其特征在于，所述步骤3中还包括：在所述宏模型中，将充电电容上的电压作为控制源，将受控电压源串联到MOSFET的栅极上。
8.根据权利要求1所述的快速的老化仿真分析方法，其特征在于，所述步骤3中还包括：在所述宏模型中，将充电电容上的电压作为控制源，将受控电流源与MOSFET宏模型的漏源端并联。
9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序运行时执行权利要求1至8任一项所述的快速的老化仿真分析方法步骤。
10.一种快速的老化仿真分析设备，其特征在于，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行权利要求1至8任一项所述的快速的老化仿真分析方法步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111480765.6A CN114021392B (zh) | 2021-12-06 | 2021-12-06 | 一种快速的老化仿真分析方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111480765.6A CN114021392B (zh) | 2021-12-06 | 2021-12-06 | 一种快速的老化仿真分析方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114021392A true CN114021392A (zh) | 2022-02-08 |
| CN114021392B CN114021392B (zh) | 2024-07-02 |
Family
ID=80067938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111480765.6A Active CN114021392B (zh) | 2021-12-06 | 2021-12-06 | 一种快速的老化仿真分析方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114021392B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116861701A (zh) * | 2023-08-25 | 2023-10-10 | 北京华大九天科技股份有限公司 | 一种老化模型的可靠性仿真方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030055621A1 (en) * | 2000-09-29 | 2003-03-20 | Lifeng Wu | Hot carrier circuit reliability simulation |
| CN106295009A (zh) * | 2016-08-12 | 2017-01-04 | 江苏商贸职业学院 | 一种基于电荷俘获‑释放机制的电路pbti老化建模方法 |
| CN108875192A (zh) * | 2018-06-11 | 2018-11-23 | 北京航空航天大学 | 一种典型cmos器件极限低温特性仿真方法 |
| CN109753677A (zh) * | 2017-11-08 | 2019-05-14 | 三星电子株式会社 | 对劣化电路的输出进行仿真的电路仿真器、方法和系统 |
| CN112100158A (zh) * | 2020-09-21 | 2020-12-18 | 海光信息技术有限公司 | 一种标准单元库的建立方法、装置、电子设备及存储介质 |
-
2021
- 2021-12-06 CN CN202111480765.6A patent/CN114021392B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030055621A1 (en) * | 2000-09-29 | 2003-03-20 | Lifeng Wu | Hot carrier circuit reliability simulation |
| CN106295009A (zh) * | 2016-08-12 | 2017-01-04 | 江苏商贸职业学院 | 一种基于电荷俘获‑释放机制的电路pbti老化建模方法 |
| CN109753677A (zh) * | 2017-11-08 | 2019-05-14 | 三星电子株式会社 | 对劣化电路的输出进行仿真的电路仿真器、方法和系统 |
| CN108875192A (zh) * | 2018-06-11 | 2018-11-23 | 北京航空航天大学 | 一种典型cmos器件极限低温特性仿真方法 |
| CN112100158A (zh) * | 2020-09-21 | 2020-12-18 | 海光信息技术有限公司 | 一种标准单元库的建立方法、装置、电子设备及存储介质 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116861701A (zh) * | 2023-08-25 | 2023-10-10 | 北京华大九天科技股份有限公司 | 一种老化模型的可靠性仿真方法 |
| CN116861701B (zh) * | 2023-08-25 | 2024-07-02 | 北京华大九天科技股份有限公司 | 一种老化模型的可靠性仿真方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114021392B (zh) | 2024-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6047247A (en) | Method of estimating degradation with consideration of hot carrier effects | |
| Li et al. | Compact modeling of MOSFET wearout mechanisms for circuit-reliability simulation | |
| JP4214775B2 (ja) | 半導体装置特性シミュレーション方法及び半導体装置特性シミュレータ | |
| Weckx et al. | Implications of BTI-induced time-dependent statistics on yield estimation of digital circuits | |
| US20100211922A1 (en) | Method of Performing Statistical Timing Abstraction for Hierarchical Timing Analysis of VLSI circuits | |
| Kaczer et al. | The relevance of deeply-scaled FET threshold voltage shifts for operation lifetimes | |
| CN114021392B (zh) | 一种快速的老化仿真分析方法 | |
| US20140165017A1 (en) | Physics-based reliability model for large-scale cmos circuit design | |
| Giering et al. | Analog-circuit NBTI degradation and time-dependent NBTI variability: An efficient physics-based compact model | |
| Martin-Martinez et al. | Time-dependent variability related to BTI effects in MOSFETs: Impact on CMOS differential amplifiers | |
| Afacan et al. | A lifetime-aware analog circuit sizing tool | |
| Hillebrand et al. | Charge-based stochastic aging analysis of CMOS circuits | |
| Sangani et al. | The Role of Mobility Degradation in the BTI-Induced RO Aging in a 28-nm Bulk CMOS Technology:(Student paper) | |
| Afacan et al. | Semi-empirical aging model development via accelerated aging test | |
| Campos-Cruz et al. | Advances in BTI modeling for the design of reliable ICs | |
| US10216879B1 (en) | Method for establishing aging model of device and analyzing aging state of device with aging model | |
| Hu | Prediction of hot-carrier degradation in digital CMOS VLSI by timing simulation | |
| Gonzalez et al. | Toward consistent circuit-level aging simulations in different EDA environments | |
| CN105843974A (zh) | 电路老化仿真方法及装置 | |
| Habal et al. | Evaluating analog circuit performance in light of MOSFET aging at different time scales | |
| Singh et al. | A Machine Learning Based Reliability Analysis of Negative Bias Temperature Instability (NBTI) Compliant Design for Ultra Large Scale Digital Integrated Circuit | |
| Shim et al. | Aging-aware design verification methods under real product operating conditions | |
| CN114692542B (zh) | 基于动态步长的模拟电路可靠性仿真方法 | |
| CN116861701B (zh) | 一种老化模型的可靠性仿真方法 | |
| Santana-Andreo et al. | Impact of BTI and HCI on the Reliability of a Majority Voter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |