CN114004186A - 基于谱图稀疏化的芯片内超大规模供电网络并行仿真方法 - Google Patents
基于谱图稀疏化的芯片内超大规模供电网络并行仿真方法 Download PDFInfo
- Publication number
- CN114004186A CN114004186A CN202111251664.1A CN202111251664A CN114004186A CN 114004186 A CN114004186 A CN 114004186A CN 202111251664 A CN202111251664 A CN 202111251664A CN 114004186 A CN114004186 A CN 114004186A
- Authority
- CN
- China
- Prior art keywords
- matrix
- sub
- region
- power supply
- supply network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 77
- 238000004088 simulation Methods 0.000 title claims abstract description 52
- 239000011159 matrix material Substances 0.000 claims abstract description 175
- 238000000354 decomposition reaction Methods 0.000 claims abstract description 81
- 230000000295 complement effect Effects 0.000 claims abstract description 58
- 235000013599 spices Nutrition 0.000 claims abstract description 31
- 238000004422 calculation algorithm Methods 0.000 claims abstract description 18
- 238000002939 conjugate gradient method Methods 0.000 claims abstract description 9
- 238000004590 computer program Methods 0.000 claims description 6
- 230000011218 segmentation Effects 0.000 claims description 6
- 238000003491 array Methods 0.000 claims description 4
- 238000004364 calculation method Methods 0.000 claims description 3
- 230000001788 irregular Effects 0.000 abstract description 3
- 238000004891 communication Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000000802 evaporation-induced self-assembly Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
- G06F16/90—Details of database functions independent of the retrieved data types
- G06F16/901—Indexing; Data structures therefor; Storage structures
- G06F16/9024—Graphs; Linked lists
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Databases & Information Systems (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Physics (AREA)
- Evolutionary Computation (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Geometry (AREA)
- Pure & Applied Mathematics (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Algebra (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Abstract
本申请公开了一种基于谱图稀疏化的超大规模供电网络并行仿真方法及装置，其中，方法包括：读取供电网络的SPICE网表，建立SPICE网表对应的拉普拉斯矩阵和带权无向图，以及右端项；对带权无向图运行并行谱图稀疏化算法，得到稀疏子图以及稀疏子图对应的拉普拉斯矩阵；使用区域分解法对稀疏子图对应的拉普拉斯矩阵进行分解得到整体舒尔补矩阵；设定收敛阈值，基于整体舒尔补矩阵和收敛阈值运行预条件共轭梯度法求解SPICE网表对应的拉普拉斯矩阵为系数矩阵的供电网络线性方程组，得到节点电压等供电网络仿真结果。由此，解决了现有的谱图稀疏化算法都是串行实现的，尽管PCG迭代过程中的稀疏矩阵向量乘法和向量加法易于并行，但是稀疏、不规则的矩阵的Cholesky分解和前代、回代过程的并行效率低等问题。
Description
技术领域
本申请涉及集成电路物理验证与分析技术领域，特别涉及一种基于谱图稀疏化的芯片内超大规模供电网络并行仿真方法及装置。
背景技术
在集成电路后端设计过程中，为了验证设计的正确性，需要对电路进行仿真。对供电网络的仿真作为电路仿真的一种，是集成电路后端设计流程的重要一步。供电网络就是将外部电源连接到芯片上所有晶体管的互连网络。随着工艺节点进入7nm以下，芯片上晶体管的数目变得越来越多，供电网络也变得越来越复杂，供电网络仿真中所需要求解的矩阵的规模也变得越来越大。因此，在集成电路后端设计中，供电网络仿真所花费的时间占比越来越大，其对计算资源的需求也越来越大。这使得超大规模供电网络的仿真已成为EDA后端设计中的一个重要、且具有挑战性的研究课题。
如果把供电网络看做是一个图，把电阻的倒数看做是图的边权值，那么供电网络仿真就是求解该图对应的拉普拉斯矩阵(去掉接地点对应的那一行、列)。该矩阵是对称正定矩阵，可以使用预条件共轭梯度法(Preconditional Conjugate Gradiem，PCG)求解。谱图稀疏化意在从原图中找到一个稀疏子图，该稀疏子图能够尽可能地保留原图的谱性质。该稀疏子图的拉普拉斯矩阵可以作为预条件子来加速PCG的收敛。基于谱图稀疏化的迭代解法，在求解超大规模供电网络仿真问题中，显示出了较好的性能，如feGRASS算法，能快速构造出高质量的预条件子，缩短供电网络仿真的总时间。但是基于谱图稀疏化的迭代解法存在难以并行的问题。该方法通常包括三个步骤：执行谱图稀疏化算法从原图中得到稀疏子图；对稀疏子图的拉普拉斯矩阵做Cholesky分解；执行PCG算法。在上述过程中，首先，现有的谱图稀疏化算法都是串行实现的，其次，尽管PCG迭代过程中的稀疏矩阵向量乘法和向量加法易于并行，但是稀疏、不规则的矩阵的Cholesky分解和前代、回代过程的并行效率都很低。
发明内容
本申请提供一种基于谱图稀疏化的超大规模供电网络并行仿真方法及装置，以解决现有的谱图稀疏化算法都是串行实现的，尽管PCG迭代过程中的稀疏矩阵向量乘法和向量加法易于并行，但是稀疏、不规则的矩阵的Cholesky分解和前代、回代过程的并行效率低等问题。
本申请第一方面实施例提供一种基于谱图稀疏化的超大规模供电网络并行仿真方法，包括以下步骤：读取供电网络的SPICE网表，建立所述SPICE网表对应的拉普拉斯矩阵和带权无向图，以及右端项；对所述带权无向图运行并行谱图稀疏化算法，得到稀疏子图以及所述稀疏子图对应的拉普拉斯矩阵；使用区域分解法对所述稀疏子图对应的拉普拉斯矩阵进行分解得到整体舒尔补矩阵；设定收敛阈值，基于所述整体舒尔补矩阵和所述收敛阈值运行预条件共轭梯度法求解所述SPICE网表对应的拉普拉斯矩阵为系数矩阵的供电网络线性方程组，得到节点电压等供电网络仿真结果。
可选地，在本申请的一个实施例中，所述使用区域分解法对所述稀疏子图对应的拉普拉斯矩阵进行分解得到整体舒尔补矩阵，包括：
对所述稀疏子图进行图分割，划分为多个子区域，将每个子区域中的节点区分为内部节点和边界节点，对所述稀疏子图对应的拉普拉斯矩阵做重排序；根据所述稀疏子图的节点排序关系对所述SPICE网表对应的拉普拉斯矩阵进行重排序；对每个子区域的矩阵做Cholesky分解得到每个子区域的分解矩阵，并计算子区域舒尔补矩阵以及所述整体舒尔补矩阵。
可选地，在本申请的一个实施例中，所述对所述稀疏子图对应的拉普拉斯矩阵做重排序后的矩阵格式为：
其中，m为子区域个数，Ai对应第i个子区域的内部节点，Ci对应第i个子区域的边界节点，Ei代表第i个子区域中内部节点和边界节点的连接，Fi,j代表第i个子区域和第j个子区域边界节点间的连接，O代表零矩阵块。
可选地，在本申请的一个实施例中，所述对每个子区域i的矩阵做Cholesky分解得到每个子区域的分解矩阵，并计算子区域舒尔补矩阵以及所述整体舒尔补矩阵，包括：
对每个子区域i的矩阵做Cholesky分解得到所述分解矩阵：
其中，Pi为重排序方法对应的排列阵；
根据所述分解矩阵计算所述子区域舒尔补矩阵：
计算整体舒尔补矩阵S：
对所述整体舒尔补矩阵做Cholesky分解。
可选地，在本申请的一个实施例中，所述供电网络线性方程组为：
其中，xi为第i个子区域内部节点电压向量，yi为第i个子区域边界节点电压向量，fi为第i个子区域内部节点所连的电流源组成的向量，gi为第i个子区域边界节点所连的电流源组成的向量。
可选地，在本申请的一个实施例中，所述基于所述整体舒尔补矩阵和所述收敛阈值运行预条件共轭梯度法求解所述SPICE网表对应的拉普拉斯矩阵为系数矩阵的供电网络线性方程组，得到节点电压等供电网络仿真结果，包括：
对每个子区域i，利用矩阵Ai的Cholesky分解结果，计算
利用所述整体舒尔补矩阵S的Cholesky分解结果，求解整体舒尔补矩阵方程，得到边界节点对应的未知数的值y＝yi}，
Sy＝b
其中，b＝{bi}；
对每个子区域i，利用矩阵Ai的Cholesky分解结果，求解Aixi＝fi-Eiyi。
本申请第二方面实施例提供一种基于谱图稀疏化的超大规模供电网络并行仿真装置，包括：建立模块，用于读取供电网络的SPICE网表，建立所述SPICE网表对应的拉普拉斯矩阵和带权无向图，以及右端项；计算模块，用于对所述带权无向图运行并行谱图稀疏化算法，得到稀疏子图以及所述稀疏子图对应的拉普拉斯矩阵；分解模块，用于使用区域分解法对所述稀疏子图对应的拉普拉斯矩阵进行分解得到整体舒尔补矩阵；仿真模块，用于设定收敛阈值，基于所述整体舒尔补矩阵和所述收敛阈值运行预条件共轭梯度法求解所述SPICE网表对应的拉普拉斯矩阵为系数矩阵的供电网络线性方程组，得到节点电压等供电网络仿真结果。
可选地，在本申请的一个实施例中，所述分解模块，具体用于，对所述稀疏子图进行图分割，划分为多个子区域，将每个子区域中的节点区分为内部节点和边界节点，对所述稀疏子图对应的拉普拉斯矩阵做重排序；根据所述稀疏子图的节点排序关系对所述SPICE网表对应的拉普拉斯矩阵进行重排序；对每个子区域的矩阵做Cholesky分解得到每个子区域的分解矩阵，并计算子区域舒尔补矩阵以及所述整体舒尔补矩阵。
本申请第三方面实施例提供一种电子设备，包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述程序，以实现上述实施例所述的基于谱图稀疏化的超大规模供电网络并行仿真方法
本申请第四方面实施例提供一种计算机可读存储介质，该程序被处理器执行，以实现如上述实施例所述的基于谱图稀疏化的超大规模供电网络并行仿真方法。
本申请的基于谱图稀疏化的超大规模供电网络并行仿真方法及装置，提出一种用于芯片内大规模供电网络仿真的并行解法。基于谱图稀疏化方法，在得到预条件子矩阵以后，使用区域分解法对该矩阵做分解，并且在PCG迭代的每一步，使用区域分解法求解预条件子矩阵。由于预条件子矩阵极度稀疏，在使用区域分解法求解时，舒尔补矩阵的规模较小，因此区域分解法的效率较高。由此，可以得到一个基于图稀疏化的并行预条件子，该预条件子同时具有内存用量少、收敛速度快和并行效率高的优点。
本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
附图说明
本申请上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为根据本申请实施例提供的一种基于谱图稀疏化的超大规模供电网络并行仿真方法的流程图；
图2为根据本申请实施例的子区域划分及内部节点、边界节点的示意图；
图3为根据本申请实施例的基于谱图稀疏化的超大规模供电网络并行仿真装置的示例图；
图4为申请实施例提供的电子设备的结构示意图。
具体实施方式
下面详细描述本申请的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。
图1为根据本申请实施例提供的一种基于谱图稀疏化的超大规模供电网络并行仿真方法的流程图。
如图1所示，该基于谱图稀疏化的超大规模供电网络并行仿真方法包括以下步骤：
在步骤S101中，读取供电网络的SPICE网表，建立SPICE网表对应的拉普拉斯矩阵和带权无向图，以及右端项。
具体地，作为一种可能实现的方式，从磁盘上读取描述供电网络电路信息的SPICE网表，根据网表描述的电阻网络建立对应的带权无向图，图的节点为电路节点、边为电阻支路，边的权值为电阻的倒数(即电导)。由这个带权无向图生成它的拉普拉斯矩阵，矩阵的行/列对应图节点，(i,j)位置的矩阵元素值为节点i到j的边权值的相反数，(i,i)位置的矩阵对角元为节点i连接边的权值之和。右端项向量为SPICE网表中描述的电流源，即第i个元素为节点i连接的电流源的数值。上述方式仅作为一种示例进行说明，不作具体限定。
在步骤S102中，对带权无向图运行并行谱图稀疏化算法，得到稀疏子图以及稀疏子图对应的拉普拉斯矩阵。
可以理解的是，稀疏子图是在带权无向图的基础上删除了一些边的图。本申请实施例的并行谱图稀疏化算法，可以使用相关技术中的图稀疏化算法，不作具体限定。
在步骤S103中，使用区域分解法对稀疏子图对应的拉普拉斯矩阵进行分解得到整体舒尔补矩阵。
可选地，在本申请的实施例中，使用区域分解法对稀疏子图对应的拉普拉斯矩阵进行分解得到整体舒尔补矩阵，包括：
对稀疏子图P进行图分割，划分为m个子区域，将每个子区域中的节点区分为内部节点和边界节点，如图2所示，对稀疏子图对应的拉普拉斯矩阵LP做重排序；使LP呈现如下结构：
其中，m为子区域个数，Ai对应第i个子区域的内部节点，Ci对应第i个子区域的边界节点，Ei代表第i个子区域中内部节点和边界节点的连接，Fi,j代表第i个子区域和第j个子区域边界节点间的连接，O代表零矩阵块。
根据稀疏子图P的节点排序关系对SPICE网表对应的拉普拉斯矩阵LG进行重排序；
对每个子区域i的矩阵做Cholesky分解得到每个子区域的分解矩阵，并计算子区域舒尔补矩阵以及整体舒尔补矩阵。
其中，对每个子区域i的矩阵做Cholesky分解得到每个子区域的分解矩阵时，仅对内部节点做重排序(例如使用AMD算法)，得到如下结果：
其中，Pi为重排序方法对应的排列阵；
根据分解矩阵计算子区域舒尔补矩阵：
其中，由于子区域间相互独立，此步骤可以并行进行。
计算整体舒尔补矩阵S：
对整体舒尔补矩阵做Cholesky分解。
在步骤S104中，设定收敛阈值，基于整体舒尔补矩阵和收敛阈值运行预条件共轭梯度法求解SPICE网表对应的拉普拉斯矩阵为系数矩阵的供电网络线性方程组，得到节点电压等供电网络仿真结果。
其中，供电网络线性方程组为：
其中，xi为第i个子区域内部节点电压向量，yi为第i个子区域边界节点电压向量，fi为第i个子区域内部节点所连的电流源组成的向量，gi为第i个子区域边界节点所连的电流源组成的向量。
具体地，PCG每一步迭代中，按照如下步骤求解预条件子矩阵对应的方程：
对每个子区域i，利用矩阵Ai的Cholesky分解结果，即(2)中得到的
计算
由于子区域间相互独立，此步骤可以并行进行；
利用整体舒尔补矩阵S的Cholesky分解结果，求解如下整体舒尔补矩阵方程，得到边界节点对应的未知数的值y＝{yi}：
Sy＝b (4)
其中b＝{bi}；
对每个子区域i，利用矩阵Ai的Cholesky分解结果，求解Aixi＝fi-Eiyi。由于子区域间相互独立，此步骤可以并行进行。
本申请针对谱图稀疏化得到的预条件子矩阵极度稀疏的特点，采用区域分解法求解该预条件子矩阵，由此可以得到一个基于谱图稀疏化的并行预条件子。具体而言，预条件子矩阵的分解和PCG每一步迭代中的预条件子矩阵求解均使用区域分解法。
使用并行谱图稀疏化算法得到高质量的稀疏子图，并且在PCG迭代过程中使用并行稀疏矩阵向量乘法和其他并行向量操作，由此可以得到一个高效的并行迭代求解器pGRASS-Solver。
本申请虽然利用基于谱图稀疏化的迭代解法对供电网络进行仿真，但是使用了区域分解法来求解稀疏子图的拉普拉斯矩阵，同时还提出了一个并行的图稀疏化算法(pGRASS)，由此，得到了一个基于图稀疏化的并行预条件子，该预条件子的构造过程和使用过程都能较好地并行，并且完全保留了基于图稀疏化的预条件子的内存使用少、收敛速度快的优点。将由此得到的并行迭代求解器称为pGRASS-Solver。实验表明，在实际供电网络仿真问题上，pGRASS-Solver相比于基于feGRASS的串行PCG求解器，在16核机器上能达到平均5.5倍的加速比。
根据本申请实施例提出的基于谱图稀疏化的超大规模供电网络并行仿真方法，提出一种用于芯片内大规模供电网络仿真的并行解法。基于谱图稀疏化方法，在得到预条件子矩阵以后，使用区域分解法对该矩阵做分解，并且在PCG迭代的每一步，使用区域分解法求解预条件子矩阵。由于预条件子矩阵极度稀疏，在使用区域分解法求解时，舒尔补矩阵的规模较小，因此区域分解法的效率较高。由此，可以得到一个基于图稀疏化的并行预条件子，该预条件子同时具有内存用量少、收敛速度快和并行效率高的优点。
其次参照附图描述根据本申请实施例提出的基于谱图稀疏化的超大规模供电网络并行仿真装置。
图3为根据本申请实施例的基于谱图稀疏化的超大规模供电网络并行仿真装置的示例图。
如图3所示，该基于谱图稀疏化的超大规模供电网络并行仿真装置10包括：建立模块100、计算模块200、分解模块300和仿真模块400。
其中，建立模块100，用于读取供电网络的SPICE网表，建立SPICE网表对应的拉普拉斯矩阵和带权无向图，以及右端项。计算模块200，用于对带权无向图运行并行谱图稀疏化算法，得到稀疏子图以及稀疏子图对应的拉普拉斯矩阵。分解模块300，用于使用区域分解法对稀疏子图对应的拉普拉斯矩阵进行分解得到整体舒尔补矩阵。仿真模块400，用于设定收敛阈值，基于整体舒尔补矩阵和收敛阈值运行预条件共轭梯度法求解SPICE网表对应的拉普拉斯矩阵为系数矩阵的供电网络线性方程组，得到节点电压等供电网络仿真结果。
可选地，在本申请的一个实施例中，分解模块，具体用于，对稀疏子图进行图分割，划分为多个子区域，将每个子区域中的节点区分为内部节点和边界节点，对稀疏子图对应的拉普拉斯矩阵做重排序；根据稀疏子图的节点排序关系对SPICE网表对应的拉普拉斯矩阵进行重排序；对每个子区域的矩阵做Cholesky分解得到每个子区域的分解矩阵，并计算子区域舒尔补矩阵以及整体舒尔补矩阵。
可选地，在本申请的一个实施例中，对稀疏子图对应的拉普拉斯矩阵做重排序后的矩阵格式为：
其中，m为子区域个数，Ai对应第i个子区域的内部节点，Ci对应第i个子区域的边界节点，Ei代表第i个子区域中内部节点和边界节点的连接，Fi,j代表第i个子区域和第j个子区域边界节点间的连接，O代表零矩阵块。
可选地，在本申请的一个实施例中，分解模块，具体用于，
对每个子区域i的矩阵做Cholesky分解得到分解矩阵：
其中，Pi为重排序方法对应的排列阵；
根据分解矩阵计算子区域舒尔补矩阵：
计算整体舒尔补矩阵S：
对整体舒尔补矩阵做Cholesky分解。
可选地，在本申请的一个实施例中，供电网络线性方程组为：
其中，xi为第i个子区域内部节点电压向量，yi为第i个子区域边界节点电压向量，fi为第i个子区域内部节点所连的电流源组成的向量，gi为第i个子区域边界节点所连的电流源组成的向量。
可选地，在本申请的一个实施例中，仿真模块，具体用于，
对每个子区域i，利用矩阵Ai的Cholesky分解结果，计算
利用整体舒尔补矩阵S的Cholesky分解结果，求解整体舒尔补矩阵方程，得到边界节点对应的未知数的值y＝{yi}，
Sy＝b
其中，b＝{bi}；
对每个子区域i，利用矩阵Ai的Cholesky分解结果，求解Aixi＝fi-Eiyi。
需要说明的是，前述对基于谱图稀疏化的超大规模供电网络并行仿真方法实施例的解释说明也适用于该实施例的基于谱图稀疏化的超大规模供电网络并行仿真装置，此处不再赘述。
根据本申请实施例提出的基于谱图稀疏化的超大规模供电网络并行仿真装置，提出一种用于芯片内大规模供电网络仿真的并行解法。基于谱图稀疏化方法，在得到预条件子矩阵以后，使用区域分解法对该矩阵做分解，并且在PCG迭代的每一步，使用区域分解法求解预条件子矩阵。由于预条件子矩阵极度稀疏，在使用区域分解法求解时，舒尔补矩阵的规模较小，因此区域分解法的效率较高。由此，可以得到一个基于图稀疏化的并行预条件子，该预条件子同时具有内存用量少、收敛速度快和并行效率高的优点。
图4为本申请实施例提供的电子设备的结构示意图。该电子设备可以包括：
存储器401、处理器402及存储在存储器401上并可在处理器402上运行的计算机程序。
处理器402执行程序时实现上述实施例中提供的基于谱图稀疏化的超大规模供电网络并行仿真方法。
进一步地，电子设备还包括：
通信接口403，用于存储器401和处理器402之间的通信。
存储器401，用于存放可在处理器402上运行的计算机程序。
存储器401可能包含高速RAM存储器，也可能还包括非易失性存储器(non-volatile memory)，例如至少一个磁盘存储器。
如果存储器401、处理器402和通信接口403独立实现，则通信接口403、存储器401和处理器402可以通过总线相互连接并完成相互间的通信。总线可以是工业标准体系结构(Industry Standard Architecture，简称为ISA)总线、外部设备互连(PeripheralComponent Interconnection，简称为PCI)总线或扩展工业标准体系结构(ExtendedIndustry Standard Architecture，简称为EISA)总线等。总线可以分为地址总线、数据总线、控制总线等。为便于表示，图4中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
可选的，在具体实现上，如果存储器401、处理器402及通信接口403，集成在一块芯片上实现，则存储器401、处理器402及通信接口403可以通过内部接口完成相互间的通信。
处理器402可能是一个中央处理器(Central Processing Unit，简称为CPU)，或者是特定集成电路(Application Specific Integrated Circuit，简称为ASIC)，或者是被配置成实施本申请实施例的一个或多个集成电路。
本实施例还提供一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如上的基于谱图稀疏化的超大规模供电网络并行仿真方法。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或N个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“N个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一个或更N个用于实现定制逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部分，并且本申请的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被本申请的实施例所属技术领域的技术人员所理解。
应当理解，本申请的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，N个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。如，如果用硬件来实现和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程门阵列(FPGA)等。
本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该程序在执行时，包括方法实施例的步骤之一或其组合。
Claims (10)
1.一种基于谱图稀疏化的超大规模供电网络并行仿真方法，其特征在于，包括以下步骤：
读取供电网络的SPICE网表，建立所述SPICE网表对应的拉普拉斯矩阵和带权无向图，以及右端项；
对所述带权无向图运行并行谱图稀疏化算法，得到稀疏子图以及所述稀疏子图对应的拉普拉斯矩阵；
使用区域分解法对所述稀疏子图对应的拉普拉斯矩阵进行分解得到整体舒尔补矩阵；
设定收敛阈值，基于所述整体舒尔补矩阵和所述收敛阈值运行预条件共轭梯度法求解所述SPICE网表对应的拉普拉斯矩阵为系数矩阵的供电网络线性方程组，得到节点电压等供电网络仿真结果。
2.根据权利要求1所述的方法，其特征在于，所述使用区域分解法对所述稀疏子图对应的拉普拉斯矩阵进行分解得到整体舒尔补矩阵，包括：
对所述稀疏子图进行图分割，划分为多个子区域，将每个子区域中的节点区分为内部节点和边界节点，对所述稀疏子图对应的拉普拉斯矩阵做重排序；
根据所述稀疏子图的节点排序关系对所述SPICE网表对应的拉普拉斯矩阵进行重排序；
对每个子区域的矩阵做Cholesky分解得到每个子区域的分解矩阵，并计算子区域舒尔补矩阵以及所述整体舒尔补矩阵。
3.根据权利要求1所述的方法，其特征在于，所述对所述稀疏子图对应的拉普拉斯矩阵做重排序后的矩阵格式为：
其中，m为子区域个数，Ai对应第i个子区域的内部节点，Ci对应第i个子区域的边界节点，Ei代表第i个子区域中内部节点和边界节点的连接，Fi，j代表第i个子区域和第j个子区域边界节点间的连接，O代表零矩阵块。
4.根据权利要求3所述的方法，其特征在于，所述对每个子区域的矩阵做Cholesky分解得到每个子区域的分解矩阵，并计算子区域舒尔补矩阵以及所述整体舒尔补矩阵，包括：
对每个子区域i的矩阵做Cholesky分解得到所述分解矩阵：
其中，Pi为重排序方法对应的排列阵；
根据所述分解矩阵计算所述子区域舒尔补矩阵：
计算整体舒尔补矩阵S：
对所述整体舒尔补矩阵做Cholesky分解。
5.根据权利要求4所述的方法，其特征在于，所述供电网络线性方程组为：
其中，xi为第i个子区域内部节点电压向量，yi为第i个子区域边界节点电压向量，fi为第i个子区域内部节点所连的电流源组成的向量，gi为第i个子区域边界节点所连的电流源组成的向量。
6.根据权利要求5所述的方法，其特征在于，所述基于所述整体舒尔补矩阵和所述收敛阈值运行预条件共轭梯度法求解所述SPICE网表对应的拉普拉斯矩阵为系数矩阵的供电网络线性方程组，得到节点电压等供电网络仿真结果，包括：
对每个子区域i，利用矩阵Ai的Cholesky分解结果，计算
利用所述整体舒尔补矩阵S的Cholesky分解结果，求解整体舒尔补矩阵方程，得到边界节点对应的未知数的值y＝{yi}，
Sy＝b
其中，b＝{bi}；
对每个子区域i，利用矩阵Ai的Cholesky分解结果，求解Aixi＝fi-Eiyi。
7.一种基于谱图稀疏化的超大规模供电网络并行仿真装置，其特征在于，包括：
建立模块，用于读取供电网络的SPICE网表，建立所述SPICE网表对应的拉普拉斯矩阵和带权无向图，以及右端项；
计算模块，用于对所述带权无向图运行并行谱图稀疏化算法，得到稀疏子图P以及所述稀疏子图对应的拉普拉斯矩阵；
分解模块，用于使用区域分解法对所述稀疏子图对应的拉普拉斯矩阵进行分解得到整体舒尔补矩阵；
仿真模块，用于设定收敛阈值，基于所述整体舒尔补矩阵和所述收敛阈值运行预条件共轭梯度法求解所述SPICE网表对应的拉普拉斯矩阵为系数矩阵的供电网络线性方程组，得到节点电压等供电网络仿真结果。
8.根据权利要求7所述的装置，其特征在于，所述分解模块，具体用于，
对所述稀疏子图进行图分割，划分为多个子区域，将每个子区域中的节点区分为内部节点和边界节点，对所述稀疏子图对应的拉普拉斯矩阵做重排序；
根据所述稀疏子图的节点排序关系对所述SPICE网表对应的拉普拉斯矩阵进行重排序；
对每个子区域的矩阵做Cholesky分解得到每个子区域的分解矩阵，并计算子区域舒尔补矩阵以及所述整体舒尔补矩阵。
9.一种电子设备，其特征在于，包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述程序，以实现如权利要求1-6任一项所述的基于谱图稀疏化的超大规模供电网络并行仿真方法。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行，以用于实现如权利要求1-6任一项所述的基于谱图稀疏化的超大规模供电网络并行仿真方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111251664.1A CN114004186A (zh) | 2021-10-26 | 2021-10-26 | 基于谱图稀疏化的芯片内超大规模供电网络并行仿真方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111251664.1A CN114004186A (zh) | 2021-10-26 | 2021-10-26 | 基于谱图稀疏化的芯片内超大规模供电网络并行仿真方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114004186A true CN114004186A (zh) | 2022-02-01 |
Family
ID=79924337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111251664.1A Pending CN114004186A (zh) | 2021-10-26 | 2021-10-26 | 基于谱图稀疏化的芯片内超大规模供电网络并行仿真方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114004186A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115049707A (zh) * | 2022-08-17 | 2022-09-13 | 南京砺算科技有限公司 | 梯度强度等级的确定方法、装置、电子设备及存储介质 |
| CN115600441A (zh) * | 2022-12-14 | 2023-01-13 | 深圳鸿芯微纳技术有限公司（Cn） | 芯片电路的数据处理方法、装置、设备及存储介质 |
-
2021
- 2021-10-26 CN CN202111251664.1A patent/CN114004186A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115049707A (zh) * | 2022-08-17 | 2022-09-13 | 南京砺算科技有限公司 | 梯度强度等级的确定方法、装置、电子设备及存储介质 |
| CN115600441A (zh) * | 2022-12-14 | 2023-01-13 | 深圳鸿芯微纳技术有限公司（Cn） | 芯片电路的数据处理方法、装置、设备及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Tappenden et al. | Inexact coordinate descent: complexity and preconditioning | |
| JP2956800B2 (ja) | 連立一次方程式に関する計算装置 | |
| CN114004186A (zh) | 基于谱图稀疏化的芯片内超大规模供电网络并行仿真方法 | |
| Sidén et al. | Fast Bayesian whole-brain fMRI analysis with spatial 3D priors | |
| US11663383B2 (en) | Method and system for hierarchical circuit simulation using parallel processing | |
| EP0774139A1 (en) | System and method for simulating discrete functions using ordered decision arrays | |
| Zhao et al. | Power grid analysis with hierarchical support graphs | |
| US20060095218A1 (en) | Analysis apparatus, analysis program product and computer readable recording medium having analysis program recorded thereon | |
| CN112257321A (zh) | 基于无监督学习的卫星组件温度场确定方法 | |
| Liu et al. | Parallel power grid analysis using preconditioned GMRES solver on CPU-GPU platforms | |
| Pan et al. | Accelerate non-unit stride convolutions with Winograd algorithms | |
| US20080208553A1 (en) | Parallel circuit simulation techniques | |
| Nobile et al. | Non-intrusive double-greedy parametric model reduction by interpolation of frequency-domain rational surrogates | |
| CN113111619A (zh) | 基于谱图稀疏化的供电网络仿真方法及系统 | |
| WO2006132639A1 (en) | Circuit splitting in analysis of circuits at transistor level | |
| US7844438B1 (en) | Method to analyze and correct dynamic power grid variations in ICs | |
| US11074385B2 (en) | Method and system for hierarchical circuit simulation using parallel processing | |
| Pan et al. | CUR Low Rank Approximation at Sub-linear Cost | |
| Avci et al. | Early P/G grid voltage integrity verification | |
| US8775496B1 (en) | Circuits and methods for calculating a cholesky decomposition of a matrix | |
| Klinger | DiPaCS: a new concept for parallel circuit simulation | |
| CN115938477A (zh) | 多性状育种值的测定方法、装置、设备及存储介质 | |
| CN115130415A (zh) | 供电网络瞬态仿真方法、装置、设备和介质 | |
| CN109241620B (zh) | 基于有限元区域分解的改进ssorpcg并行求解边坡应力场的方法 | |
| US20150142399A1 (en) | Exact parameter space reduction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |