CN114003549B - 一种基于异构soc的5g射频单元测试方法及装置 - Google Patents

Abstract

本发明提出了一种基于异构SOC的5G射频单元测试方法及装置，涉及5G射频单元信号测试的技术领域。包括进行预设启动配置；通过光纤向多个射频单元发送报文；与上位机连接，查看SFP光模块连接状态，设置测试数据发送时间提前量及触发方式类型；通过上位机导入数据到处理系统中，并将测试数据进行存储；由上位机向处理系统传送数据发送指令；触发可编程逻辑系统从存储器中读出数据，对读取的数据源进行解析，产生脉冲信号；利用射频单元接收到数据通过天线进行发送；使用信号分析仪对射频单元发送的链路数据进行测试。其能够在降低成本的同时，对多个5G射频单元进行C/U/S面的链路测试，极大的提高射频单元测试的灵活性。

Description

一种基于异构SOC的5G射频单元测试方法及装置

技术领域

本发明涉及5G射频单元信号测试的技术领域，具体而言，涉及一种基于异构SOC的5G射频单元测试方法及装置。

背景技术

第五代移动通信技术(5TH GENERATION MOBILE NETWORKS，5G)中的RAN无线接入网架构都是基于集中单元(CENTRALIZED UNIT，CU)，分布单元(DISTRIBUTED UNIT，DU)和射频单元(RADIO UNIT，RU)设计的。其中，集中单元设备主要包括非实时的无线高层协议栈功能，同时也支持部分核心网功能下沉和边缘应用业务的部署，而分布单元设备主要处理物理层功能和实时性需求的层2功能。射频单元则负责部分物理层和RF、天线部分的功能。目前业界主流的射频单元测试方法通常是通过分布单元将相应的CUS面信号发送至射频单元，然后测试射频单元的功能和性能。而这种做法需要昂贵的分布单元，并且配置十分的繁琐。

发明内容

本发明的目的在于提供一种基于异构SOC的5G射频单元测试方法，其能够在降低成本的同时，对多个5G射频单元进行CUS面的链路测试，极大的提高射频单元测试的灵活性。

本发明的实施例是这样实现的：

第一方面，本申请实施例提供一种基于异构SOC的5G射频单元测试方法，进行MAC地址配置；进行网络测量和控制系统的精密时钟同步协议客户端程序启动配置；通过光纤接口向多个射频单元发送带时间戳信息的报文；并通过网络接口与上位机客户端连接，查看SFP光模块接口连接状态，设置测试数据发送时间提前量及触发方式类型；通过上位机客户端导入用于测试的C/U面数据到多核异构SOC处理系统中，多核异构SOC处理系统将测试数据写入到存储器中进行存储；通过上位机客户端向多核异构SOC传送数据发送指令；多核异构SOC处理系统接收到数据发送指令后，触发可编程逻辑系统通过DMA模块从存储器中读出C/U面数据，并对读出来的IQ数据源进行解析，然后根据网络测控系统精确时钟同步协议产生的预设频率的脉冲信号；并以第一预设时间为一个周期，循环发送；利用射频单元接收到C/U面数据并转换链路数据通过天线端口进行发送；使用信号分析仪对射频单元发送的链路数据进行测试。

在本发明的一些实施例中，连接上位机客户端，查看SFP光模块接口连接状态，设置测试数据发送时间提前量及触发方式类型后的步骤还包括：设置信号发生器向射频单元发送链路数据。

在本发明的一些实施例中，利用射频单元接收到C/U面数据并转换链路数据通过天线端口进行发送；使用信号分析仪对射频单元发送的链路数据进行测试后的步骤还包括：通过上位机客户端选取捕获通道，发送捕获数据指令至多核异构SOC处理系统，多核异构SOC处理系统收到指令后将第二预设时间的数据保存至存储器中；多核异构SOC处理系统将存储器中的数据导出并通过网络端口传输到上位机并保存为供进一步测试分析使用的文本。

在本发明的一些实施例中，第一预设时间和第二预设时间均为10MS。

在本发明的一些实施例中，通过光纤接口向多个射频单元发送带时间戳信息的报文的步骤还包括：光纤接口为四路光纤接口，任一路光纤接口均可作为网络测量和控制系统的精密时钟同步协议端客户端接口。

在本发明的一些实施例中，预设频率为1次/秒。

第二方面，本申请实施例提供一种基于异构SOC的5G射频单元测试装置，其特征在于，包括上位机、信号分析仪、信号发生器以及用于运行一种基于异构SOC的5G射频单元测试方法的多核异构SOC处理系统；多核异构SOC处理系统的输入端与上位机的输出端连接，信号分析仪的输入端、信号发生器的输入端分别与多核异构SOC处理系统的输出端连接。

在本发明的一些实施例中，多核异构SOC处理系统上的还设有基于FPGA架构的可编程逻辑系统。

第三方面，本申请实施例提供一种基于异构SOC的5G射频单元测试系统，其特征在于，包括配置模块，用于进行MAC地址配置；进行网络测量和控制系统的精密时钟同步协议端口启动配置；接收模块，用于通过光纤接口向多个射频单元发送带时间戳信息的报文；并通过光纤接口与上位机客户端连接，查看SFP光模块接口连接状态，设置测试数据发送时间提前量及触发方式类型；指令发送模块，用于通过上位机客户端导入用于测试的C/U面数据到多核异构SOC处理系统中，多核异构SOC处理系统将测试数据写入到存储器中进行存储；通过上位机客户端向多核异构SOC处理系统传送数据以及发送指令；指令执行模块，用于多核异构SOC处理系统接收到数据发送指令后，触发可编程逻辑系统通过DMA模块从存储器中读出C/U面数据，并对读出来的IQ数据源进行解析，然后根据网络测控系统精确时钟同步协议产生的预设频率的脉冲信号；并以第一预设时间为一个周期，循环发送；发送模块，用于利用射频单元接收到C/U面数据并转换链路数据通过天线端口进行发送；使用信号分析仪对射频单元发送的链路数据进行测试。

第四方面，本申请实施例提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现一种基于异构SOC的5G射频单元测试方法。

相对于现有技术，本发明的实施例至少具有如下优点或有益效果：

针对现有技术的射频单元4测试方法采用通过分布单元将相应的CUS面信号发送至射频单元4，然后测试射频单元4的功能和性能。导致这种做法需要昂贵的分布单元，并且配置十分的繁琐的问题。本设计采用上位机1主要完成数据源导入，捕获数据导出，由处理器多核异构SOC处理系统2控制命令下发，显示以太网当前的连接状态等。并由多核异构SOC处理系统2中的ARM模块完成与上位机1的交互，存储器读写控制，运行1588(网络测量和控制系统的精密时钟同步协议)协议栈。再由FPGA模块完成万兆网通信，PTP报文打戳，产生本地时间信息，数据流仲裁，提供配置管理通道、状态信息，ECPRI数据流构造解析、发送等，在降低成本的同时，能够同时对多个5G射频单元进行CUS面的链路测试，极大地提高射频单元测试的灵活性。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本发明中一种基于异构SOC的5G射频单元测试方法的流程图；

图2为本发明中一种基于异构SOC的5G射频单元测试方法的结构示意图；

图3为本发明中一种基于异构SOC的5G射频单元测试系统的流程图。

图标：1、上位机；2、多核异构SOC处理系统；3、可编程逻辑系统；4、射频单元；5、配置模块；6、接收模块；7、指令发送模块；8、指令执行模块；9、发送模块。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

在本申请的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的各个实施例及实施例中的各个特征可以相互组合。

实施例1

请参阅图1，为本申请实施例提供的一种基于异构SOC的5G射频单元测试方法，针对现有技术的射频单元4测试方法采用通过分布单元将相应的CUS面信号发送至射频单元4，然后测试射频单元4的功能和性能。导致这种做法需要昂贵的分布单元，并且配置十分的繁琐的问题。本设计采用上位机1主要完成数据源导入，捕获数据导出，由处理器多核异构SOC处理系统2控制命令下发，显示以太网当前的连接状态等。并由多核异构SOC处理系统2中的ARM模块完成与上位机1的交互，存储器读写控制，运行1588(网络测量和控制系统的精密时钟同步协议)协议栈。再由FPGA模块完成万兆网通信，PTP报文打戳，产生本地时间信息，数据流仲裁，提供配置管理通道、状态信息，ECPRI数据流构造解析、发送等，在降低成本的同时，能够同时对多个5G射频单元4进行CUS面的链路测试，极大地提高射频单元4测试的灵活性。利用其具体实施方式如下：

S101：进行MAC地址配置；

MAC地址是固化在网卡上串行EEPROM中的物理地址，对MAC地址进行配置目的是为了方便进行测试。

S102：进行网络测量和控制系统的精密时钟同步协议客户端程序启动配置；

以5G下行链路测试为例，先进行系统初始化，并自动完成MAC地址配置和IEEE1588PTP MASTER端(网络测量和控制系统的精密时钟同步协议端口)启动配置；

S103：通过光纤接口向多个射频单元4发送带时间戳信息的报文；

利用光纤接口配对多个射频单元4，从而达到可同时连接多台RU进行测试，提升了测试效率以及测试的灵活性。

S104：并通过网络接口与上位机1客户端连接，查看SFP光模块接口连接状态，设置测试数据发送时间提前量及触发方式类型；

为了确保SFP光模块是实现光电转换的过程中能够稳定运行，故而在进行测试时需要对SFP光模块接口连接状态进行查看，检测其是否连接正常，并设置下行C/U面测试数据发送时间提前量及触发方式类型。

S105：如图2所示，通过上位机1客户端导入用于测试的C/U面数据到多核异构SOC处理系统2中，多核异构SOC处理系统2将测试数据写入到存储器中进行存储；

利用多核异构SOC处理系统2作为桥梁对上位机的数据进行处理接收，并进而控制可编程逻辑系统3，同时为了方便后续DMA模块对测试数据的读取，故而将测试数据写入到存储器中进行存储。

S106：通过上位机客户端向多核异构SOC传送数据发送指令；

由于测试人员进行控制时，为了方便操控，利用上位机发出命令可以更为直观的进行操作提高了便捷性。

S107：多核异构SOC处理系统2接收到数据发送指令后，触发可编程逻辑系统3通过DMA模块从存储器中读出C/U面数据，并对读出来的IQ数据源进行解析，然后根据网络测控系统精确时钟同步协议产生的预设频率的脉冲信号；并以第一预设时间为一个周期，循环发送；

其中作为以5G下行链路测试，发送的C/U面数据里面，包含C平面，U平面的消息，以10MS为一个周期，循环发送为测试提供多组样本，以保证测试的准确性。

S108：利用射频单元4接收到C/U面数据并转换链路数据通过天线端口进行发送；使用信号分析仪对射频单元4发送的链路数据进行测试。

在本发明的一些实施例中，连接上位机1客户端，查看SFP光模块接口连接状态，设置测试数据发送时间提前量及触发方式类型后的步骤还包括：设置信号发生器向射频单元4发送链路数据。

在本发明的一些实施例中，5G链路数据测试中，除了下行链路测试外，还需要进行上行链路测试，由此在设置测试数据发送时间提前量及触发方式类型后的步骤中设置信号发生器向射频单元4发送上行链路U面数据，从而进行上行和下行链路分开发送，保证准确性。

在本发明的一些实施例中，利用射频单元4接收到C/U面数据并转换链路数据通过天线端口进行发送；使用信号分析仪对射频单元4发送的链路数据进行测试后的步骤还包括：

通过上位机1客户端选取捕获通道，发送捕获数据指令以及状态信息至多核异构SOC处理系统2，多核异构SOC处理系统2收到指令后将第二预设时间的数据保存至存储器中；多核异构SOC处理系统2将存储器中的数据导出并通过网络端口传输到上位机1并保存为供进一步测试分析使用的文本。

在本发明的一些实施例中，而在进行下行链路测试中，在上述增加信号发生器向射频单元4发送链路数据的基础上，利用捕获通道对上行数据进行捕获，并根据需要将第二预设时间内的数据保存至存储器中，并重新返回上位机1方便进行进一步分析与测试。

在本发明的一些实施例中，第一预设时间和第二预设时间均为10MS。

在本发明的一些实施例中，通过光纤接口向多个射频单元4发送带时间戳信息的报文的步骤还包括：

光纤接口为四路光纤接口，任一路光纤接口均可作为网络测量和控制系统的精密时钟同步协议端客户端接口。

在本发明的一些实施例中，光纤接口为四路光纤接口的设置，旨在方便其他数据的传输，提高了适配性。而作为网络测量和控制系统的精密时钟同步协议端客户端接口可以利用驱动进行选择，由此更为方便测试人员直接使用，无需对接口进行寻找，提高了便捷性。其中除了发送时间戳信息还可发送报文。

在本发明的一些实施例中，预设频率为1次/秒。

实施例2

为本发明的提供的一种基于异构SOC的5G射频单元测试装置，其特征在于，包括上位机1、信号分析仪、信号发生器以及用于运行一种基于异构SOC的5G射频单元测试方法的多核异构SOC处理系统2；多核异构SOC处理系统2的输入端与上位机1的输出端连接，信号分析仪的输入端、信号发生器的输入端分别与多核异构SOC处理系统2的输出端连接。

在本发明的一些实施例中，上位机1的作用在对多核异构SOC处理系统2发出指令对多核异构SOC处理系统2根据测试需要进行控制，信号分析仪主要用于下行链路测试，测试下行链路信号质量，信号发生器用于产生上行链路测试信号，而多核异构SOC处理系统2则作为处理系统完成整个测试的运算。其中多核异构SOC处理系统2的处理器采用XILINX公司的ZYNQ ULTRASCALE+MPSOC芯片。

在本发明的一些实施例中，多核异构SOC处理系统2上的还设有基于FPGA架构的可编程逻辑系统3。

在本发明的一些实施例中，FPGA架构由逻辑单元、RAM、乘法器等硬件资源组成，通过将这些硬件资源合理组织，可实现乘法器、寄存器、地址发生器等硬件电路；同时还可无限地重新编程，加载一个新的设计方案只需几百毫秒，利用重配置可以减少硬件的开销，节约了成本。

实施例3

请参阅图3，为本发明提供的一种基于异构SOC的5G射频单元测试系统，包括：

配置模块5，用于进行MAC地址配置；进行网络测量和控制系统的精密时钟同步协议端口启动配置；

接收模块6，用于通过光纤接口向多个射频单元4发送带时间戳信息的报文；并通过光纤接口与上位机1客户端连接，查看SFP光模块接口连接状态，设置测试数据发送时间提前量及触发方式类型；

指令发送模块7，用于通过上位机1客户端导入用于测试的C/U面数据到多核异构SOC处理系统2中，多核异构SOC处理系统2将测试数据写入到存储器中进行存储；通过上位机1客户端向多核异构SOC处理系统2传送数据以及发送指令；

指令执行模块8，用于多核异构SOC处理系统2接收到数据发送指令后，触发可编程逻辑系统3通过DMA模块从存储器中读出C/U面数据，并对读出来的IQ数据源进行解析，然后根据网络测控系统精确时钟同步协议产生的预设频率的脉冲信号；并以第一预设时间为一个周期，循环发送；

发送模块9，用于利用射频单元4接收到C/U面数据并转换链路数据通过天线端口进行发送；使用信号分析仪对射频单元4发送的链路数据进行测试。

实施例4

为本发明提供的一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时实现一种基于异构SOC的5G射频单元测试方法。例如实现：

进行MAC地址配置；进行网络测量和控制系统的精密时钟同步协议端口启动配置；通过光纤接口向多个射频单元4发送带时间戳信息的报文；并通过光纤接口与上位机1客户端连接，查看SFP光模块接口连接状态，设置测试数据发送时间提前量及触发方式类型；通过上位机1客户端导入用于测试的C/U面数据到多核异构SOC处理系统2中，多核异构SOC处理系统2将测试数据写入到存储器中进行存储；通过上位机1客户端向多核异构SOC处理系统2传送数据以及发送指令；多核异构SOC处理系统2接收到数据发送指令后，触发可编程逻辑系统3通过DMA模块从存储器中读出C/U面数据，并对读出来的IQ数据源进行解析，然后根据网络测控系统精确时钟同步协议产生的预设频率的脉冲信号；并以第一预设时间为一个周期，循环发送；利用射频单元4接收到C/U面数据并转换链路数据通过天线端口进行发送；使用信号分析仪对射频单元4发送的链路数据进行测试。

其中，存储器可以是但不限于，随机存取存储器(RANDOM ACCESS MEMORY，RAM)，只读存储器(READ ONLY MEMORY，ROM)，可编程只读存储器(PROGRAMMABLE READ-ONLYMEMORY，PROM)，可擦除只读存储器(ERASABLE PROGRAMMABLE READ-ONLY MEMORY，EPROM)，电可擦除只读存储器(ELECTRIC ERASABLE PROGRAMMABLE READ-ONLY MEMORY，EEPROM)等。

处理器102可以是一种集成电路芯片，具有信号处理能力。该处理器102可以是通用处理器，包括中央处理器(CENTRAL PROCESSING UNIT，CPU)、网络处理器(NETWORKPROCESSOR，NP)等；还可以是数字信号处理器(DIGITAL SIGNAL PROCESSING，DSP)、专用集成电路(APPLICATION SPECIFIC INTEGRATED CIRCUIT，ASIC)、现场可编程门阵列(FIELD－PROGRAMMABLE GATE ARRAY，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。

在本申请所提供的实施例中，应该理解到，所揭露的装置和方法，也可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，附图中的流程图和框图显示了根据本申请的多个实施例的装置、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

另外，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，READ-ONLY MEMORY)、随机存取存储器(RAM，RANDOM ACCESS MEMORY)、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

Claims (9)

1.一种基于异构SOC的5G射频单元测试方法，其特征在于，包括

进行MAC地址配置；

进行网络测量和控制系统的精密时钟同步协议客户端程序启动配置；

通过光纤接口向多个射频单元发送带时间戳信息的报文；

并通过网络接口与上位机客户端连接，查看SFP光模块接口连接状态，设置测试数据发送时间提前量及触发方式类型；

通过上位机客户端导入用于测试的C/U面数据到多核异构SOC处理系统中，多核异构SOC处理系统将测试数据写入到存储器中进行存储；

通过上位机客户端向多核异构SOC传送数据发送指令；

多核异构SOC处理系统接收到数据发送指令后，触发可编程逻辑系统通过DMA模块从所述存储器中读出C/U面数据，并对读出来的IQ数据源进行解析，然后根据网络测控系统精确时钟同步协议产生的预设频率的脉冲信号；并以第一预设时间为一个周期，循环发送；

利用射频单元接收到C/U面数据并转换链路数据通过天线端口进行发送，使用信号分析仪对所述射频单元发送的所述链路数据进行测试；

所述利用射频单元接收到C/U面数据并转换链路数据通过天线端口进行发送，使用信号分析仪对所述射频单元发送的所述链路数据进行测试的步骤还包括：

通过上位机客户端选取捕获通道，发送捕获数据指令至所述多核异构SOC处理系统，所述多核异构SOC处理系统收到指令后将第二预设时间的数据保存至存储器中；所述多核异构SOC处理系统将存储器中的数据导出并通过网络端口传输到上位机并保存为供进一步测试分析使用的文本。

2.如权利要求1所述的一种基于异构SOC的5G射频单元测试方法，其特征在于，连接上位机客户端，查看SFP光模块接口连接状态，设置测试数据发送时间提前量及触发方式类型后的步骤还包括：设置信号发生器向射频单元发送链路数据。

3.如权利要求2所述的一种基于异构SOC的5G射频单元测试方法，其特征在于，所述第一预设时间和所述第二预设时间均为10MS。

4.如权利要求1所述的一种基于异构SOC的5G射频单元测试方法，其特征在于，通过光纤接口向多个射频单元发送带时间戳信息的报文的步骤还包括：

所述光纤接口为四路光纤接口，任一路所述光纤接口均可作为网络测量和控制系统的精密时钟同步协议端客户端接口。

5.如权利要求2所述的一种基于异构SOC的5G射频单元测试方法，其特征在于，所述预设频率为1次/秒。

6.一种基于异构SOC的5G射频单元测试装置，其特征在于，包括上位机、信号分析仪、信号发生器以及用于运行如权利要求1-5任一项所述的一种基于异构SOC的5G射频单元测试方法的多核异构SOC处理系统；所述多核异构SOC处理系统的输入端与所述上位机的输出端连接，所述信号分析仪的输入端、所述信号发生器的输入端分别与所述多核异构SOC处理系统的输出端连接。

7.如权利要求6所述的一种基于异构SOC的5G射频单元测试装置，其特征在于，所述多核异构SOC处理系统上的还设有基于FPGA架构的可编程逻辑系统。

8.一种基于异构SOC的5G射频单元测试系统，其特征在于，包括

配置模块，用于进行MAC地址配置；进行网络测量和控制系统的精密时钟同步协议客户端程序启动配置；

接收模块，用于通过光纤接口向多个射频单元发送带时间戳信息的报文；并通过网络接口与上位机客户端连接，查看SFP光模块接口连接状态，设置测试数据发送时间提前量及触发方式类型

指令发送模块，用于通过上位机客户端导入用于测试的C/U面数据到多核异构SOC处理系统中，多核异构SOC处理系统将测试数据写入到存储器中进行存储；通过上位机客户端向多核异构SOC传送数据发送指令；

指令执行模块，用于多核异构SOC处理系统接收到数据发送指令后，触发可编程逻辑系统通过DMA模块从所述存储器中读出C/U面数据，并对读出来的IQ数据源进行解析，然后根据网络测控系统精确时钟同步协议产生的预设频率的脉冲信号；并以第一预设时间为一个周期，循环发送；

发送模块，用于利用射频单元接收到C/U面数据并转换链路数据通过天线端口进行发送；使用信号分析仪对所述射频单元发送的所述链路数据进行测试；通过上位机客户端选取捕获通道，发送捕获数据指令至所述多核异构SOC处理系统，所述多核异构SOC处理系统收到指令后将第二预设时间的数据保存至存储器中；所述多核异构SOC处理系统将存储器中的数据导出并通过网络端口传输到上位机并保存为供进一步测试分析使用的文本。

9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该计算机程序被处理器执行时实现如权利要求1-5中任一项所述的方法。