CN113991425B - 一种大功率超高效率的半导体器件及其制备方法 - Google Patents

一种大功率超高效率的半导体器件及其制备方法 Download PDF

Info

Publication number
CN113991425B
CN113991425B CN202111626003.2A CN202111626003A CN113991425B CN 113991425 B CN113991425 B CN 113991425B CN 202111626003 A CN202111626003 A CN 202111626003A CN 113991425 B CN113991425 B CN 113991425B
Authority
CN
China
Prior art keywords
layer
type
doping
ions
source gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111626003.2A
Other languages
English (en)
Other versions
CN113991425A (zh
Inventor
周立
王俊
苟于单
程洋
肖啸
闵大勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Everbright Photonics Co Ltd
Suzhou Everbright Semiconductor Laser Innovation Research Institute Co Ltd
Original Assignee
Suzhou Everbright Photonics Co Ltd
Suzhou Everbright Semiconductor Laser Innovation Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Everbright Photonics Co Ltd, Suzhou Everbright Semiconductor Laser Innovation Research Institute Co Ltd filed Critical Suzhou Everbright Photonics Co Ltd
Priority to CN202111626003.2A priority Critical patent/CN113991425B/zh
Publication of CN113991425A publication Critical patent/CN113991425A/zh
Application granted granted Critical
Publication of CN113991425B publication Critical patent/CN113991425B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3086—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure doping of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明提供一种大功率超高效率的半导体器件及其制备方法，半导体器件包括：位于半导体衬底层上的N型限制层；位于N型限制层背离半导体衬底层一侧的有源层；位于有源层背离N型限制层一侧的P型限制层，P型限制层包括P型限制体掺杂层；位于N型限制层和有源层之间的N型波导层，N型波导层包括N型波导体掺杂层；位于P型限制层和有源层之间的P型波导层；N型波导层还包括：位于N型波导体掺杂层朝向N型限制层一侧表面且与N型限制层接触的第一N型突变面掺杂界面层；和/或，P型限制层还包括：位于P型限制体掺杂层朝向P型波导层一侧表面且与P型波导层接触的第一P型突变面掺杂界面层。大功率超高效率的半导体器件的发光效率提高。

Description

一种大功率超高效率的半导体器件及其制备方法
技术领域
本发明涉及半导体技术领域，具体涉及一种大功率超高效率的半导体器件及其制备方法。
背景技术
发光半导体器件是以一定的半导体材料作为工作物质而产生受激发射作用的器件，其工作原理是：通过一定的激励方式，在半导体材料的能带（导带与价带）之间，或者半导体材料的能带与杂质（受主或施主）能级之间，实现非平衡载流子的粒子数反转，当处于粒子数反转状态的大量电子与空穴复合时，便产生受激发射作用，因发光半导体器件体积小、电光转换效率高被广泛的使用。
电光效率是衡量发光半导体器件性能的一项关键指标。常温高功率发光半导体器件，例如激光阵列的效率水平已经达到60%以上，但无法突破75%的限制。而低温应用条件下，发光半导体器件能打破物理限制，电光效率可进一步提高。发光半导体器件一般需要液氮进行低温制冷，故有条件对发光半导体器件进行低温制冷。
然而，对于应用在低温下的发光半导体器件，还希望进一步的提高发光半导体器件的发光效率。
发明内容
因此，本发明提供一种大功率超高效率的半导体器件，以提升发光效率。
本发明提供一种大功率超高效率的半导体器件，包括：半导体衬底层；位于所述半导体衬底层上的N型限制层；位于所述N型限制层背离所述半导体衬底层一侧的有源层；位于所述有源层背离所述N型限制层一侧的P型限制层，所述P型限制层包括P型限制体掺杂层；位于所述N型限制层和所述有源层之间的N型波导层，所述N型波导层包括N型波导体掺杂层；位于所述P型限制层和所述有源层之间的P型波导层；所述N型波导层还包括：位于所述N型波导体掺杂层朝向所述N型限制层一侧表面且与所述N型限制层接触的第一N型突变面掺杂界面层；和/或，所述P型限制层还包括：位于所述P型限制体掺杂层朝向所述P型波导层一侧表面且与所述P型波导层接触的第一P型突变面掺杂界面层。
可选的，所述第一N型突变面掺杂界面层的掺杂离子为硅离子、硒离子、碲离子、硫离子和锡离子中任意一种或者多种的组合。
可选的，所述第一N型突变面掺杂界面层的面掺杂浓度为0.5E13atom/cm2~5E13atom/cm2；所述N型波导体掺杂层中N型导电离子的体掺杂浓度为0.5E17atom/cm3-1E18atom/cm3。
可选的，所述第一N型突变面掺杂界面层的厚度为0.1nm~1nm。
可选的，所述第一P型突变面掺杂界面层的掺杂离子为镁离子、碳离子、锌离子、铍离子和镉离子中任意一种或者多种的组合。
可选的，所述第一P型突变面掺杂界面层的面掺杂浓度为0.5E13atom/cm2~5E13atom/cm2；所述P型限制体掺杂层中的P型导电离子的体掺杂浓度为0.5E18atom/cm3~1E19atom/cm3。
可选的，第一P型突变面掺杂界面层的厚度为0.1nm~1nm。
可选的，还包括：位于所述N型限制层和所述半导体衬底层之间的缓冲层，所述N型限制层包括：位于所述缓冲层背离所述半导体衬底层的一侧且与所述缓冲层接触的第二N型突变面掺杂界面层；位于所述第二N型突变面掺杂界面层背离所述缓冲层一侧表面的N型限制体掺杂层。
可选的，所述第二N型突变面掺杂界面层的掺杂离子为硅离子、硒离子、碲离子、硫离子和锡离子中任意一种或者多种的组合。
可选的，所述第二N型突变面掺杂界面层的面掺杂浓度为0.5E13atom/cm2~5E13atom/cm2；所述N型限制体掺杂层中的N型导电离子的体掺杂浓度为0.5E18atom/cm3~1E19atom/cm3。
可选的，还包括：位于所述P型限制层背向所述P型波导层一侧的P型欧姆接触半导体层；所述P型欧姆接触半导体层包括：位于所述P型限制层背离所述P型波导层一侧表面且与所述P型限制层接触的第二P型突变面掺杂界面层；位于所述第二P型突变面掺杂界面层背离所述P型波导层一侧表面的P型欧姆接触体掺杂层。
可选的，所述第二P型突变面掺杂界面层的掺杂离子为镁离子、碳离子、锌离子、铍离子和镉离子中任意一种或者多种的组合。
可选的，所述第二P型突变面掺杂界面层的面掺杂浓度为0.5E13atom/cm2~5E13atom/cm2。
本发明还提供一种大功率超高效率的半导体器件的制备方法，包括：提供半导体衬底层；在所述半导体衬底层上形成N型限制层；在所述N型限制层背离所述半导体衬底层的一侧形成N型波导层；在所述N型波导层背离所述半导体衬底层一侧形成有源层；在所述有源层背离所述N型波导层的一侧形成P型波导层；在所述P型波导层背离所述有源层的一侧形成P型限制层；形成所述N型波导层的步骤包括：在所述N型限制层背向半导体衬底层的一侧形成与所述N型限制层接触的第一N型突变面掺杂界面层；在所述第一N型突变面掺杂界面层背离所述N型限制层的一侧表面形成N型波导体掺杂层；和/或，形成所述P型限制层的步骤包括：在所述P型波导层背离所述有源层的一侧形成与所述P型波导层接触的第一P型突变面掺杂界面层；在所述第一P型突变面掺杂界面层背离所述P型波导层的一侧表面形成P型波导体掺杂层。
可选的，在所述N型限制层背向半导体衬底层的一侧表面采用第一面掺杂工艺形成第一N型突变面掺杂界面层，所述第一N型突变面掺杂界面层采用第一掺杂源气体，第一掺杂源气体为硅源气体、硒源气体、碲源气体、硫源气体和锡源气体中任意一种或者多种的组合。
可选的，所述N型限制层的材料为掺杂有N型导电离子的Alx1Ga1-x1As；所述N型波导层的材料为掺杂有N型导电离子的Alx2Ga1-x2As；所述第一面掺杂工艺的步骤包括：形成所述N型限制层之后，采用砷源气体对所述N型限制层的表面进行第一吹扫；第一吹扫之后，在腔室中通入第一掺杂源气体以形成所述第一N型突变面掺杂界面层；在腔室中通入第一掺杂源气体之后，采用砷源气体对所述第一N型突变面掺杂界面层的表面进行第二吹扫。
可选的，在所述P型波导层背离所述有源层的一侧表面采用第二面掺杂工艺形成第一P型突变面掺杂界面层；第二面掺杂工艺采用第二掺杂源气体，第二掺杂源气体为镁源气体、碳源气体、锌源气体、铍源气体和镉源气体中任意一种或者多种的组合。
可选的，所述P型波导层的材料为掺杂有P型导电离子的Alx3Ga1-x3As；所述P型限制层的材料为掺杂有P型导电离子的Alx4Ga1-x4As；第二面掺杂工艺包括：形成所述P型波导层之后，采用砷源气体对所述P型波导层的表面进行第三吹扫；第三吹扫之后，在腔室中通入第二掺杂源气体以形成所述第一P型突变面掺杂界面层；在腔室中通入第二掺杂源气体之后，采用砷源气体对所述第一P型突变面掺杂界面层的表面进行第四吹扫。
可选的，还包括：在形成所述N型限制层之前，在所述半导体衬底层上形成缓冲层;形成所述N型限制层的方法包括：在所述缓冲层背离所述半导体衬底层的一侧形成与所述缓冲层接触的第二N型突变面掺杂界面层；在所述第二N型突变面掺杂界面层背离所述缓冲层的一侧表面形成N型限制体掺杂层。
可选的，在所述缓冲层背离所述半导体衬底层的一侧表面采用第三面掺杂工艺形成第二N型突变面掺杂界面层，所述第二N型突变面掺杂界面层采用第三掺杂源气体，第三掺杂源气体为硅源气体、硒源气体、碲源气体、硫源气体和锡源气体中任意一种或者多种的组合。
可选的，还包括：在所述P型限制层背向所述P型波导层的一侧表面形成P型欧姆接触半导体层；形成所述P型欧姆接触半导体层的步骤包括：在所述P型限制层背离所述P型波导层的一侧表面形成与所述P型限制层接触的第二P型突变面掺杂界面层；在所述第二P型突变面掺杂界面层背离所述P型波导层的一侧表面形成P型欧姆接触体掺杂层。
可选的，在所述P型限制层背离所述P型波导层的一侧表面采用第四面掺杂工艺形成第二P型突变面掺杂界面层，所述第二P型突变面掺杂界面层采用第四掺杂源气体，第四掺杂源气体为镁源气体、碳源气体、锌源气体、铍源气体和镉源气体中任意一种或者多种的组合。
本发明的技术方案具有以下有益效果：
本发明技术方案提供的大功率超高效率的半导体器件中，所述N型波导层包括第一N型突变面掺杂界面层和N型波导体掺杂层；和/或，所述P型限制层包括第一P型突变面掺杂界面层和P型限制体掺杂层。当所述N型波导层包括第一N型突变面掺杂界面层和N型波导体掺杂层时，第一N型突变面掺杂界面层中的N型导电离子的单位面积掺杂含量远远大于N型波导体掺杂层的单位面积掺杂含量，第一N型突变面掺杂界面层的厚度远小于所述N型波导体掺杂层的厚度，这样使得N型限制层和N型波导层之间的界面处的导带尖峰减小甚至被拉平，界面电阻降低。当P型限制层包括第一P型突变面掺杂界面层和P型限制体掺杂层时，第一P型突变面掺杂界面层中的P型导电离子的单位面积掺杂含量远远大于P型限制体掺杂层的单位面积掺杂含量，第一P型突变面掺杂界面层的厚度远小于所述P型限制体掺杂层的厚度，这样使得P型限制层和P型波导层之间的界面处的价带尖峰减小甚至被拉平，界面电阻降低。其次，随着第一N型突变面掺杂界面层的面掺杂浓度的提高，N型限制层和N型波导层之间的界面处的价带出现向下凸起尖峰，N型限制层和N型波导层之间的界面处具有向下凸起尖峰的价带对空穴起阻挡作用，将抑制N面空穴泄露，提高内量子效率。随着第一P型突变面掺杂界面层的面掺杂浓度提高，P型限制层和P型波导层之间的界面处的导带出现向上凸起尖峰，P型限制层和P型波导层之间的界面处具有向上凸起尖峰的导带对电子起阻挡作用，将抑制P面电子泄露，提高内量子效率。综上，提高大功率超高效率的半导体器件的发光效率。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明一实施例提供的大功率超高效率的半导体器件的示意图；
图2为对比例的半导体结构的能带图；
图3为本实施例的大功率超高效率的半导体器件的一种能带图；
图4为本实施例的大功率超高效率的半导体器件的另一种能带图；
图5为对比例的半导体结构和本发明实施例的大功率超高效率的半导体器件的发光效率的对比图。
具体实施方式
对于发光半导体器件的结构设计，针对低温与针对常温的结构设计不同。以下为发光半导体器件的电光转换效率公式：
Figure 259152DEST_PATH_IMAGE001
决定发光半导体器件的电光转换效率主要分为四项，第一项为内量子效率
Figure 807945DEST_PATH_IMAGE002
；第 二项为发光半导体器件的谐振腔的损耗
Figure 177877DEST_PATH_IMAGE003
；第三项为亏损电压
Figure 303965DEST_PATH_IMAGE004
，亏 损电压与发光半导体器件的层间异质结界面电阻及串联电阻相关；最后一项为发光半导体 器件发工作电流偏离阈值电流的程度
Figure 971707DEST_PATH_IMAGE005
。
在更低的工作温度下，优化提高发光半导体器件的电光效率，需要考虑如下因素：
1）发光半导体器件的量子阱层中的载流子泄露减小：由于载流子随能量的统计分布和异质结有限的势垒引起的热载流子泄漏，在低温条件下将减小，由此发光半导体器件的内量子效率得到提高，同时激射阈值降低，即第一项和最后一项将得到优化。
2）发光半导体器件的波导层内载流子浓度降低：低温下由于掺杂原子的活化率降低，载流子浓度减小，由此波导层吸收损耗将降低，即第二项将得到优化。
3）发光半导体器件的异质结带隙增加，界面电阻/电压将增加，且同样因为掺杂原子活化率降低导致的载流子浓度减小，串联电阻也将受到影响，即第三项将劣化。
发光半导体器件的电光效率亏损因素与温度之间具有一定的关系，低温下第三项的影响占比将增加，所以为了使低温工作的发光半导体器件的电光效率最优化，需要优先考虑电光效率影响因素中的电阻/电压，发光半导体器件的外延结构设计需侧重电阻/电压的优化。
一种方法是：在发光半导体器件中限制层和波导层之间插入组分渐变层。然而，一方面，组分渐变层会使能带连续，对少数载流子限制作用减弱。这样导致发光效率降低。
在此基础上，本发明提供一种大功率超高效率的半导体器件，包括：半导体衬底层；位于所述半导体衬底层上的N型限制层；位于所述N型限制层背离所述半导体衬底层一侧的有源层；位于所述有源层背离所述N型限制层一侧的P型限制层，所述P型限制层包括P型限制体掺杂层；位于所述N型限制层和所述有源层之间的N型波导层，所述N型波导层包括N型波导体掺杂层；位于所述P型限制层和所述有源层之间的P型波导层；所述N型波导层还包括：位于所述N型波导体掺杂层朝向所述N型限制层一侧表面且与所述N型限制层接触的第一N型突变面掺杂界面层；和/或，所述P型限制层还包括：位于所述P型限制体掺杂层朝向所述P型波导层一侧表面且与所述P型波导层接触的第一P型突变面掺杂界面层。所述大功率超高效率的半导体器件提高了发光效率。
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本发明一实施例提供一种大功率超高效率的半导体器件，结合参考图1，所述大功率超高效率的半导体器件包括：
半导体衬底层100；
位于所述半导体衬底层上的N型限制层120；
位于所述N型限制层120背离所述半导体衬底层100一侧的有源层140；
位于所述有源层140背离所述N型限制层120一侧的P型限制层160，所述P型限制层包括P型限制体掺杂层1602；
位于所述N型限制层120和所述有源层140之间的N型波导层130，所述N型波导层130包括N型波导体掺杂层1302；
位于所述P型限制层160和所述有源层140之间的P型波导层150；
所述N型波导层130还包括：位于所述N型波导体掺杂层1302朝向所述N型限制层120一侧表面且与所述N型限制层120接触的第一N型突变面掺杂界面层1301；和/或，所述P型限制层160还包括：位于所述P型限制体掺杂层1602朝向所述P型波导层150一侧表面且与所述P型波导层150接触的第一P型突变面掺杂界面层1601。
当所述N型波导层130包括第一N型突变面掺杂界面层1301和N型波导体掺杂层1302时，第一N型突变面掺杂界面层1301中的N型导电离子的单位面积掺杂含量远远大于N型波导体掺杂层1302的单位面积掺杂含量，第一N型突变面掺杂界面层1301的厚度远小于所述N型波导体掺杂层1302的厚度，这样使得N型限制层120和N型波导层130之间的界面处的导带尖峰减小甚至被拉平，界面电阻降低。当P型限制层160包括第一P型突变面掺杂界面层1601和P型限制体掺杂层1602时，第一P型突变面掺杂界面层1601中的P型导电离子的单位面积掺杂含量远远大于P型限制体掺杂层1602的单位面积掺杂含量，第一P型突变面掺杂界面层1601的厚度远小于所述P型限制体掺杂层1602的厚度，这样使得P型限制层160和P型波导层150之间的界面处的价带尖峰减小甚至被拉平，界面电阻降低。其次，随着第一N型突变面掺杂界面层1301的面掺杂浓度的提高，N型限制层120和N型波导层130之间的界面处的价带出现向下凸起尖峰，N型限制层120和N型波导层130之间的界面处具有向下凸起尖峰的价带对空穴起阻挡作用，将抑制N面空穴泄露，提高内量子效率。随着第一P型突变面掺杂界面层1601的面掺杂浓度提高，P型限制层160和P型波导层150之间的界面处的导带出现向上凸起尖峰，P型限制层160和P型波导层150之间的界面处具有向上凸起尖峰的导带对电子起阻挡作用，将抑制P面电子泄露，提高内量子效率。综上，提高大功率超高效率的半导体器件的发光效率。
本实施例中，以大功率超高效率的半导体器件为边发射半导体激光器为示例进行说明。在一个实施例中，边发射半导体激光器发射的光波长为700纳米~1100纳米，例如940纳米。
本实施例中，所述半导体衬底层100为砷化镓衬底层。需要说明的是，在其他实施例中，所述半导体衬底层还可以为其他材料的衬底层。
在一个实施例中，P型波导层150的材料为掺杂有P型导电离子的Alx3Ga1-x3As，x3为0-0.4。P型波导层150中的P型导电离子的体掺杂浓度为0.5E17atom/cm3-1E18atom/cm3。
在一个实施例中，P型波导层150的厚度为0.2微米~1.2微米。
在一个实施例中，所述有源层140包括：位于所述N型波导层130背离所述半导体衬底层100一侧的第一势垒层；位于所述第一势垒层背离所述半导体衬底层100一侧表面的量子阱层；在量子阱层背离所述第一势垒层一侧表面的第二势垒层。
在一个实施例中，所述第一势垒层包括GaAs或AlqGa1-qAs,AlqGa1-qAs中的q为0-0.2。
在一个实施例中，所述第一势垒层的厚度为5nm-20nm。
所述第一势垒层无掺杂。
在一个实施例中，所述量子阱层的材料包括InGaAs，所述量子阱层的厚度为5nm-10nm；所述量子阱层无掺杂。
在一个实施例中，所述第二势垒层的材料包括GaAs或AlqGa1-qAs,AlqGa1-qAs中的q为0-0.2；所述第二势垒层的厚度为5nm-20nm。
所述第二势垒层无掺杂。
在一个实施例中，所述P型波导层150的厚度小于所述N型波导层130的厚度。所述N型波导层130的厚度相对P型波导层150的厚度较大，也就是半导体器件采用非对称的波导。光场分布的峰值位于N型波导层中，较多的光在N型波导层130中传播。而光在N型波导层130中相对于在P型波导层150中的损耗少，因此当光场分布峰值位于N型波导层130中时，减少了光传播的损耗，能够获得足够多的模式增益达到激射条件。
本实施例中，所述N型波导层130包括第一N型突变面掺杂界面层1301和N型波导体掺杂层1302，且所述P型限制层160包括第一P型突变面掺杂界面层1601和P型限制体掺杂层1602。在其他实施例中，所述N型波导层包括第一N型突变面掺杂界面层和N型波导体掺杂层，或，所述P型限制层包括第一P型突变面掺杂界面层和P型限制体掺杂层。
在一个实施例中，N型波导层130的材料为掺杂有N型导电离子的Alx2Ga1-x2As，x2为0-0.4。第一N型突变面掺杂界面层1301的材料为Alx2Ga1-x2As，N型波导体掺杂层1302的材料为Alx2Ga1-x2As。第一N型突变面掺杂界面层1301的材料Alx2Ga1-x2As与所述N型波导体掺杂层1302的材料Alx2Ga1-x2As中的组分含量一致。Alx2Ga1-x2As在N型波导体掺杂层1302和第一N型突变面掺杂界面层1301中没有组分渐变。需要说明的是，当N型波导层的材料为掺杂有N型导电离子的其他半导体主材料时，N型波导体掺杂层和第一N型突变面掺杂界面层的半导体主材料没有组分渐变。
第一N型突变面掺杂界面层1301与N型波导体掺杂层1302的区别包括：第一N型突变面掺杂界面层1301中的N型导电离子的单位面积掺杂含量远远大于N型波导体掺杂层1302中的N型导电离子的单位面积掺杂含量；第一N型突变面掺杂界面层1301的厚度远小于所述N型波导体掺杂层1302的厚度。
在一个实施例中，第一N型突变面掺杂界面层1301的掺杂离子为硅离子、硒离子、碲离子、硫离子和锡离子中任意一种或者多种的组合。
当第一N型突变面掺杂界面层1301中采用多种离子共掺，能极大的提高第一N型突变面掺杂界面层1301的面掺杂浓度，其次，可以有效的提高低温下第一N型突变面掺杂界面层1301的电离程度，提高第一N型突变面掺杂界面层对电子的传输能力，再次，可以实现第一N型突变面掺杂界面层1301自身的低电阻。
在一个具体的实施例中，第一N型突变面掺杂界面层1301的掺杂离子为硅离子和碲离子的组合。
在一个实施例中，所述第一N型突变面掺杂界面层1301的面掺杂浓度为0.5E13atom/cm2~5E13atom/cm2；所述N型波导体掺杂层1302中N型导电离子的体掺杂浓度为0.5E17atom/cm3-1E18atom/cm3。
在一个实施例中，第一N型突变面掺杂界面层1301的厚度为0.1nm~1nm。N型波导层130的厚度为0.5微米-1.5微米。
本实施例中，第一N型突变面掺杂界面层1301分别与P型限制层160和N型波导体掺杂层1302接触。
在一个实施例中，P型限制层160的材料为掺杂有P型导电离子的Alx4Ga1-x4As，x4为0.5-0.9。第一P型突变面掺杂界面层1601的材料为掺杂有P型导电离子的Alx4Ga1-x4As，P型限制体掺杂层1602的材料为掺杂有P型导电离子的Alx4Ga1-x4As。第一P型突变面掺杂界面层1601的材料Alx4Ga1-x4As与所述P型限制体掺杂层1602的材料Alx4Ga1-x4As中的组分含量一致。Alx4Ga1-x4As在P型限制体掺杂层1602和第一P型突变面掺杂界面层1601中没有组分渐变。需要说明的是，当P型限制层的材料为掺杂有P型导电离子的其他半导体主材料时，P型限制体掺杂层和第一P型突变面掺杂界面层的半导体主材料没有组分渐变。
第一P型突变面掺杂界面层1601与P型限制体掺杂层1602的区别包括：第一P型突变面掺杂界面层1601中的P型导电离子的单位面积掺杂含量远远大于P型限制体掺杂层1602中的P型导电离子的单位面积掺杂含量；第一P型突变面掺杂界面层1601的厚度远小于所述P型限制体掺杂层1602的厚度。
在一个实施例中，所述第一P型突变面掺杂界面层1601的掺杂离子为镁离子、碳离子、锌离子、铍离子和镉离子中任意一种或者多种的组合。
第一P型突变面掺杂界面层1601中采用多种离子共掺能极大的提高第一P型突变面掺杂界面层1601的面掺杂浓度，其次，可以有效的提高低温下第一P型突变面掺杂界面层1601的电离程度，提高第一P型突变面掺杂界面层1601对空穴的传输能力，再次，可以实现第一P型突变面掺杂界面层1601自身的低电阻。
在一个具体的实施例中，第一P型突变面掺杂界面层1601的掺杂离子为镁离子和锌离子的组合。
在一个实施例中，所述第一P型突变面掺杂界面层1601的面掺杂浓度为0.5E13atom/cm2~5E13atom/cm2。P型限制体掺杂层1602中的P型导电离子的体掺杂浓度为0.5E18atom/cm3~1E19atom/cm3。
在一个实施例中，第一P型突变面掺杂界面层1601的厚度为0.1nm~1nm。P型限制层160的厚度为0.5微米-1.5微米。
本实施例中，第一P型突变面掺杂界面层1601分别与P型限制体掺杂层1602和P型波导层150接触。
本实施例中，所述大功率超高效率的半导体器件还包括：位于所述N型限制层120和所述半导体衬底层100之间的缓冲层110，所述N型限制层120包括：位于所述缓冲层110背离所述半导体衬底层100的一侧且与所述缓冲层110接触的第二N型突变面掺杂界面层1201；位于所述第二N型突变面掺杂界面层1201背离所述缓冲层110一侧表面的N型限制体掺杂层1202。
第二N型突变面掺杂界面层1201分别与N型限制体掺杂层1202和缓冲层110接触。
在一个实施例中，缓冲层110的材料为掺杂有N型导电离子的GaAs。缓冲层110中的N型导电离子的体掺杂浓度为1E18atom/cm3-1E19atom/cm3。
在一个具体的实施例中，缓冲层110的厚度为0.1微米~2微米。
在一个实施例中，N型限制层120的材料为掺杂有N型导电离子的Alx1Ga1-x1As，x1为0.5-0.9。第二N型突变面掺杂界面层1201的材料为Alx1Ga1-x1As，N型限制体掺杂层1202的材料为Alx1Ga1-x1As。第二N型突变面掺杂界面层1201的材料Alx1Ga1-x1As与所述N型限制体掺杂层1202的材料Alx1Ga1-x1As中的组分含量一致。Alx1Ga1-x1As在N型限制体掺杂层1202和第二N型突变面掺杂界面层1201中没有组分渐变。需要说明的是，当N型限制层120的材料为掺杂有N型导电离子的其他半导体主材料时，N型限制体掺杂层和第二N型突变面掺杂界面层的半导体主材料没有组分渐变。
第二N型突变面掺杂界面层1201与N型限制体掺杂层1202的区别包括：第二N型突变面掺杂界面层1201中的N型导电离子的单位面积掺杂含量远远大于N型限制体掺杂层1202中的N型导电离子的单位面积掺杂含量；第二N型突变面掺杂界面层1201的厚度远小于所述N型限制体掺杂层1202的厚度。
在一个实施例中，所述第二N型突变面掺杂界面层1201的掺杂离子为硅离子、硒离子、碲离子、硫离子和锡离子中任意一种或者多种的组合。第二N型突变面掺杂界面层1201中采用多种离子共掺能极大的提高第二N型突变面掺杂界面层1201的面掺杂浓度。其次，可以有效的提高低温下第二N型突变面掺杂界面层1201的电离程度，提高第二N型突变面掺杂界面层1201对电子的传输能力，再次，可以实现第二N型突变面掺杂界面层1201自身的低电阻。
在一个具体的实施例中，第二N型突变面掺杂界面层1201的掺杂离子为硅离子和碲离子的组合。
在一个实施例中，所述第二N型突变面掺杂界面层1201的面掺杂浓度为0.5E13atom/cm2~5E13atom/cm2。N型限制体掺杂层1202中N型导电离子的体掺杂浓度为0.5E18atom/cm3-1E19atom/cm3。
在一个实施例中，N型限制层120的厚度为0.5微米-2微米。第二N型突变面掺杂界面层1201的厚度为0.1nm~1nm。
需要说明的是，在其他实施例中，N型限制层仅包括N型限制体掺杂层。
本实施例中，还包括：位于所述P型限制层160背向所述P型波导层150一侧的P型欧姆接触半导体层170；所述P型欧姆接触半导体层170包括：位于所述P型限制层160背离所述P型波导层150一侧表面且与所述P型限制层160接触的第二P型突变面掺杂界面层1701；位于所述第二P型突变面掺杂界面层1701背离所述P型波导层150一侧表面的P型欧姆接触体掺杂层1702。
在一个实施例中，P型欧姆接触半导体层170的材料为掺杂有P型导电离子的GaAs。第二P型突变面掺杂界面层1701的材料为掺杂有P型导电离子的GaAs。P型欧姆接触体掺杂层1702的材料为掺杂有P型导电离子的GaAs。第二P型突变面掺杂界面层1701的材料GaAs与所述P型欧姆接触体掺杂层1702的材料GaAs中的组分含量一致，GaAs在P型欧姆接触体掺杂层1702和第二P型突变面掺杂界面层1701中没有组分渐变。需要说明的是，当P型欧姆接触半导体层170的材料为掺杂有P型导电离子的其他半导体主材料时，P型欧姆接触体掺杂层和第二P型突变面掺杂界面层的半导体主材料没有组分渐变。
第二P型突变面掺杂界面层1701与P型欧姆接触体掺杂层1702的区别包括：第二P型突变面掺杂界面层1701中的P型导电离子的单位面积掺杂含量远远大于P型欧姆接触体掺杂层1702中的P型导电离子的单位面积掺杂含量；第二P型突变面掺杂界面层1701的厚度远小于所述P型欧姆接触体掺杂层1702的厚度。
在一个实施例中，所述第二P型突变面掺杂界面层1701的掺杂离子为硅离子、硒离子、碲离子、硫离子和锡离子中任意一种或者多种的组合。第二P型突变面掺杂界面层1701中采用多种离子共掺能极大的提高第二P型突变面掺杂界面层1701的面掺杂浓度。其次，可以有效的提高低温下第二P型突变面掺杂界面层1701的电离程度，提高第二P型突变面掺杂界面层1701对空穴的传输能力，再次，可以实现第二P型突变面掺杂界面层1701自身的低电阻。
在一个实施例中，所述第二P型突变面掺杂界面层1701的掺杂离子为镁离子、碳离子、锌离子、铍离子和镉离子中任意一种或者多种的组合。第二P型突变面掺杂界面层1701中采用多种离子共掺能极大的提高第二P型突变面掺杂界面层1701的面掺杂浓度。在一个具体的实施例中，第二P型突变面掺杂界面层1701中的掺杂离子为镁离子和锌离子的组合。
在一个实施例中，所述第二P型突变面掺杂界面层1701的面掺杂浓度为0.5E13atom/cm2~5E13atom/cm2。P型欧姆接触体掺杂层1702中的P型导电离子的掺杂浓度为1E19atom/cm3~4E19atom/cm3。
在一个实施例中，第二P型突变面掺杂界面层1701的厚度为0.1nm~1nm。P型欧姆接触半导体层170的厚度为0.2微米-0.6微米。
需要说明的是，在其他实施例中，P型欧姆接触半导体层仅包括P型欧姆接触体掺杂层。
需要说明的是，对比例的半导体结构包括：半导体衬底层；位于所述半导体衬底层上的缓冲层110’；位于所述缓冲层110’上且与缓冲层110’接触的N型限制层120’；位于N型限制层120’上且与N型限制层120’接触的N型波导层130’；位于N型波导层130’上的有源层140’；位于有源层140’上的P型波导层150’；位于P型波导层150’上且与P型波导层150’接触的P型限制层160’；位于P型限制层160’上的欧姆接触半导体层170’。
参考图2，对比例的半导体结构中，缓冲层110’和N型限制层120’之间存在导电能带差，N型限制层120’和N型波导层130’之间存在导电能带差，尤其是，缓冲层110’和N型限制层120’的界面处的导带存在向上的凸起尖峰，N型限制层120’和N型波导层130’的界面处的导带存在向上的凸起尖峰，阻挡了电子运输，增加了界面电阻；对比例的半导体结构中，P型波导层150’和P型限制层160’之间存在价带能带差，P型限制层160’和欧姆接触半导体层170’之间存在价带能带差，尤其是，P型波导层150’和P型限制层160’的界面处的价带存在向下的凸起尖峰，P型限制层160’和欧姆接触半导体层170’的界面处的价带存在向下的凸起尖峰，阻挡了空穴运输，增加了界面电阻。
需要说明的是，图2中的横轴为外延厚度方向的位置，横轴从左至右依次为缓冲层110’、N型限制层120’、N型波导层130’、有源层140’、P型波导层150’、P型限制层160’和欧姆接触半导体层170’。
而本实施例中，所述N型波导层130包括N型波导体掺杂层1302和第一N型突变面掺杂界面层1301；所述P型限制层160包括P型限制体掺杂层1602和第一P型突变面掺杂界面层1601。随着第一N型突变面掺杂界面层1301的面掺杂浓度不断提高至1E11atom/cm2，N型限制层120和N型波导层130之间的界面处的导带尖峰减小（参考图3），随着第一P型突变面掺杂界面层1601的面掺杂浓度不断提高至1E11atom/cm2，P型限制层160和P型波导层150之间的界面处的价带尖峰减小（参考图3）。界面电阻降低。随着第一N型突变面掺杂界面层1301的面掺杂浓度继续提高至1E12atom/cm2时，N型限制层120和N型波导层130之间的界面处的导带尖峰被拉平（参考图4），随着第一P型突变面掺杂界面层1601的面掺杂浓度继续提高至1E12atom/cm2时，P型限制层160和P型波导层150之间的界面处的价带尖峰被拉平（参考图4），界面电阻大幅降低。其次，随着第一N型突变面掺杂界面层的面掺杂浓度继续提高至1E12atom/cm2时，N型限制层和N型波导层之间的界面处的价带出现向下凸起尖峰，N型限制层和N型波导层之间的界面处具有向下凸起尖峰的价带对空穴起阻挡作用，将抑制N面空穴泄露，提高内量子效率。随着第一P型突变面掺杂界面层的面掺杂浓度继续提高至1E12atom/cm2时，P型限制层和P型波导层之间的界面处的导带出现向上凸起尖峰，P型限制层和P型波导层之间的界面处具有向上凸起尖峰的导带对电子起阻挡作用，将抑制P面电子泄露，提高内量子效率。
需要说明的是，图3中的横轴为外延厚度方向的位置，横轴从左至右依次为缓冲层110、N型限制层120、N型波导层130、有源层140、P型波导层150、P型限制层160和欧姆接触半导体层170。
需要说明的是，图4中的横轴为外延厚度方向的位置，横轴从左至右依次为缓冲层110、N型限制层120、N型波导层130、有源层140、P型波导层150、P型限制层160和欧姆接触半导体层170。
参考图5，图5为对比例的半导体结构的发光效率和本实施例的半导体器件的发光效率之间的对比曲线，实线曲线为对比例的半导体结构的发光效率随脉冲电流变化的曲线示意图，虚线曲线为本实施例的半导体器件的发光效率随脉冲电流变化的曲线示意图。由图5可知，脉冲电流增大至200A以上时，虚线曲线的发光效率和实线曲线的发光效率之间的差值变大，实线曲线的发光效率小于虚线曲线的发光效率。
需要说明的是，在一个实施例中，半导体器件为半导体激光阵列芯片，半导体激光阵列芯片的发光点周期为150μm-500μm，发光点发光条宽为100μm-300μm，条宽为慢轴方向上的尺寸，填充因子为70%-80%，半导体激光阵列芯片腔长采用2mm-4mm。半导体激光阵列芯片为以上高填充因子，长腔长结构，可在高电流（500A-1000A）工作条件下获得更高的电光效率。
需要说明的是，采用热沉作为封装基板，纯铜热沉的热阻很低，导热性好，热沉例如为纯铜；在准连续测试条件下，测试电流＞500A，热沉温度-45℃~-75℃。在热沉温度为-65℃下，准连续工作电流600A下，对比例的半导体结构的峰值功率731W，电压为1.587V，发光效率为76.7%，本实施例中的半导体器件的峰值功率为725W，电压1.550V，发光效率为77.9%。由于本实施例半导体器件采用界面高掺杂，电阻大幅降低，工作电压显著下降，整体电光效率提高1.2%。
表1
Figure 984793DEST_PATH_IMAGE006
表2
Figure 446999DEST_PATH_IMAGE007
本发明另一实施例提供一种大功率超高效率的半导体器件，包括以下步骤：
S1:提供半导体衬底层；
S2:在所述半导体衬底层上形成N型限制层；
S3：在所述N型限制层背离所述半导体衬底层的一侧形成N型波导层；
S4：在所述N型波导层背离所述半导体衬底层一侧形成有源层；
S5：在所述有源层背离所述N型波导层的一侧形成P型波导层；
S6：在所述P型波导层背离所述有源层的一侧形成P型限制层。
本实施例中，形成所述N型波导层的步骤包括：在所述N型限制层背向半导体衬底层的一侧形成与所述N型限制层接触的第一N型突变面掺杂界面层；在所述第一N型突变面掺杂界面层背离所述N型限制层的一侧表面形成N型波导体掺杂层；和，形成所述P型限制层的步骤包括：在所述P型波导层背离所述有源层的一侧形成与所述P型波导层接触的第一P型突变面掺杂界面层；在所述第一P型突变面掺杂界面层背离所述P型波导层的一侧表面形成P型波导体掺杂层。
在其他实施例中，形成所述N型波导层的步骤包括：在所述N型限制层背向半导体衬底层的一侧形成与所述N型限制层接触的第一N型突变面掺杂界面层；在所述第一N型突变面掺杂界面层背离所述N型限制层的一侧表面形成N型波导体掺杂层；和，形成所述P型限制层的步骤包括：在所述P型波导层背离所述有源层的一侧形成与所述P型波导层接触的第一P型突变面掺杂界面层；在所述第一P型突变面掺杂界面层背离所述P型波导层的一侧表面形成P型波导体掺杂层。
本实施例中，在所述N型限制层背向半导体衬底层的一侧表面采用第一面掺杂工艺形成第一N型突变面掺杂界面层，所述第一N型突变面掺杂界面层采用第一掺杂源气体，第一掺杂源气体为硅源气体、硒源气体、碲源气体、硫源气体和锡源气体中任意一种或者多种的组合。
在一个具体的实施例中，所述N型限制层的材料为掺杂有N型导电离子的Alx1Ga1- x1As；所述N型波导层的材料为掺杂有N型导电离子的Alx2Ga1-x2As。所述第一面掺杂工艺的步骤包括：形成所述N型限制体掺杂层之后，关断镓源气体和铝源气体，采用砷源气体对所述N型限制层的表面进行第一吹扫；第一吹扫之后，在腔室中通入第一掺杂源气体以形成所述第一N型突变面掺杂界面层；在腔室中通入第一掺杂源气体之后，采用砷源气体对所述第一N型突变面掺杂界面层的表面进行第二吹扫。砷源气体包括AsH3。
本实施例中，第一吹扫之后，第二吹扫之前，在腔室中仅通入第一掺杂源气体，镓源气体和铝源气体是处于关断状态的。
第一吹扫和第二吹扫的作用包括：增强第一掺杂源气体的掺杂程度，并增加N型波导体掺杂层和第一N型突变面掺杂界面层的陡峭度。
在一个实施例中，形成所述N型波导体掺杂层的工艺温度、形成N型限制层的工艺温度和第一面掺杂工艺过程的工艺温度一致。
在一个实施例中，第一吹扫的时间为0.1s~5s,第二吹扫的时间为0.1s~5s。在腔室中通入第一掺杂源气体的时间为0.1s~5s。
本实施例中，采用第一面掺杂工艺形成第一N型突变面掺杂界面层，这样能提高第一N型突变面掺杂界面层的面掺杂浓度；其次，当采用硅源气体、硒源气体、碲源气体、硫源气体和锡源气体中的任意多种共掺时，能提高第一N型突变面掺杂界面层的面掺杂浓度。
第一N型突变面掺杂界面层采用多掺杂气体共掺能达到较高的掺杂浓度，是因为采用单原子层生长工艺，突破了第一掺杂源气体的溶解度限制；多掺杂气体单原子层的生长抑制了单掺杂气体的两性特征；不同掺杂气体的原子半径不同，原子半径小的掺杂气体可以填充原子半径大的掺杂气体的原子间隙中，因此多掺杂气体饱和掺杂浓度高于单掺杂气体的饱和掺杂浓度，可以进一步提高第一N型突变面掺杂界面层的面掺杂浓度。
当第一N型突变面掺杂界面层单掺杂硅离子时，硅离子的面掺杂浓度仅为1E11atom/cm2，在硅离子重掺杂情况下，硅离子呈现处两性特征，即部分硅离子的导电类型从N型变成P型，并发生自补偿效应，另外，在硅离子重掺杂情况下仅有部分掺杂原子发生电离。
而当第一N型突变面掺杂界面层采用多掺杂气体共掺时，能提高第一掺杂源气体的原子在第一N型突变面掺杂界面层中的电离程度，进而提高第一N型突变面掺杂界面层的导电能力，降低了第一N型突变面掺杂界面层的电阻。尤其是在低温应用中，温度降低第一掺杂源气体（如硅源气体）的原子的电离程度，而多掺杂气体（如碲源气体或锡源气体）的原子的引入能抑制电离程度降低，因此降低了第一N型突变面掺杂界面层的电阻。
在一个具体的实施例中，采用硅源气体和碲源气体共掺以形成第一N型突变面掺杂界面层。由于碲离子的饱和掺杂浓度大于所述硅离子的饱和掺杂浓度，因此碲离子可以有效的实现更高的掺杂浓度，且由于碲离子的半径大于硅离子的半径，碲离子相对于硅离子更不容易扩散，碲离子可以作为表面活性剂促进硅离子的并入，降低硅离子的自补偿和饱和现象，使得硅离子的掺杂浓度较高，进而使得硅离子和碲离子的总掺杂浓度较高。硅离子的存在可以加快碲离子的掺杂效率，碲离子的存在可以加快硅离子的掺杂效率，硅离子和碲电离子的总的掺杂效率得到提高，提高了硅离子和碲离子的总的掺杂效率。
本实施例中，当第一N型突变面掺杂界面层采用多掺杂气体共掺时，第一掺杂源气体中至少采用大离子半径的气体，例如碲源气体或者锡源气体，这样减少第一掺杂源气体的扩散程度，有利于实现面掺杂。
在其他实施例中，形成N型波导层的方法仅包括：形成N型波导体掺杂层。
本实施例中，在所述P型波导层背离所述有源层的一侧表面采用第二面掺杂工艺形成第一P型突变面掺杂界面层；第二面掺杂工艺采用第二掺杂源气体，第二掺杂源气体为镁源气体、碳源气体、锌源气体、铍源气体和镉源气体中任意一种或者多种的组合。
在一个具体的实施例中，所述P型波导层的材料为掺杂有P型导电离子的Alx3Ga1- x3As；所述P型限制层的材料为掺杂有P型导电离子的Alx4Ga1-x4As；第二面掺杂工艺包括：形成所述P型波导层之后，关断镓源气体和铝源气体，采用砷源气体对所述P型波导层的表面进行第三吹扫；第三吹扫之后，在腔室中通入第二掺杂源气体以形成所述第一P型突变面掺杂界面层；在腔室中通入第二掺杂源气体之后，采用砷源气体对所述第一P型突变面掺杂界面层的表面进行第四吹扫。砷源气体包括AsH3。
第三吹扫和第四吹扫的作用包括：增强第二掺杂源气体的掺杂程度，并增加P型限制体掺杂层和第一P型突变面掺杂界面层的陡峭度。
本实施例中，第三吹扫之后，第四吹扫之前，在腔室中仅通入第二掺杂源气体，镓源气体和铝源气体是处于关断状态的。
在一个实施例中，形成所述P型波导层的工艺温度、第二面掺杂工艺过程的工艺温度和P型限制体掺杂层的工艺温度一致。
在一个实施例中，第三吹扫的时间为0.1s~5s,第四吹扫的时间为0.1s~5s。在腔室中通入第二掺杂源气体的时间为0.1s~5s。
本实施例中，采用第二面掺杂工艺形成第二P型突变面掺杂界面层，这样能提高第二P型突变面掺杂界面层的面掺杂浓度；其次，当采用镁源气体、碳源气体、锌源气体、铍源气体和镉源气体中任意多种共掺时，能提高第二P型突变面掺杂界面层的面掺杂浓度。
第二P型突变面掺杂界面层采用多掺杂气体共掺能达到较高的掺杂浓度，是因为采用单原子层生长工艺，突破了第二掺杂源气体的溶解度限制；不同掺杂气体的原子半径不同，原子半径小的掺杂气体可以填充原子半径大的掺杂气体的原子间隙中，因此多掺杂气体饱和掺杂浓度高于单掺杂气体的饱和掺杂浓度，可以进一步提高第二P型突变面掺杂界面层的面掺杂浓度。
而当第二P型突变面掺杂界面层采用多掺杂气体共掺时，能提高第二掺杂源气体的原子在第二P型突变面掺杂界面层中的电离程度，进而提高第二P型突变面掺杂界面层的导电能力，降低了第二P型突变面掺杂界面层的电阻。尤其是在低温应用中，温度降低第二掺杂源气体（如碳源气体）的原子的电离程度，而多掺杂气体（如锌源气体或铍源气体）的原子的引入能抑制电离程度降低，因此降低了第二P型突变面掺杂界面层的电阻。
在一个具体的实施例中，采用锌源气体和镁源气体共掺以形成第二P型突变面掺杂界面层。
在其他实施例中，形成P型限制层的方法仅包括：形成P型限制体掺杂层。
本实施例中，还包括：在形成所述N型限制层之前，在所述半导体衬底层上形成缓冲层;形成所述N型限制层的方法包括：在所述缓冲层背离所述半导体衬底层的一侧形成与所述缓冲层接触的第二N型突变面掺杂界面层；在所述第二N型突变面掺杂界面层背离所述缓冲层的一侧表面形成N型限制体掺杂层。
在所述缓冲层背离所述半导体衬底层的一侧表面采用第三面掺杂工艺形成第二N型突变面掺杂界面层，所述第二N型突变面掺杂界面层采用第三掺杂源气体，第三掺杂源气体为硅源气体、硒源气体、碲源气体、硫源气体和锡源气体中任意一种或者多种的组合。
在一个具体的实施例中，所述缓冲层的材料为掺杂有N型导电离子的GaAs，N型限制层的材料为掺杂有N型导电离子的Alx1Ga1-x1As；第三面掺杂工艺包括：形成所述缓冲层之后，关断铝源气体，采用砷源气体对所述缓冲层的表面进行第五吹扫；第五吹扫之后，在腔室中通入第三掺杂源气体以形成第二N型突变面掺杂界面层；在腔室中通入第三掺杂源气体之后，采用砷源气体对所述第二N型突变面掺杂界面层的表面进行第六吹扫。砷源气体包括AsH3。
第五吹扫和第六吹扫的作用包括：增强第三掺杂源气体的掺杂程度，并增加N型限制体掺杂层和第二N型突变面掺杂界面层的陡峭度。
本实施例中，第五吹扫之后，第六吹扫之前，在腔室中仅通入第三掺杂源气体，铝源气体是处于关断状态的。
在一个实施例中，形成所述缓冲层的工艺温度、第三面掺杂工艺过程的工艺温度和N型限制体掺杂层的温度一致。
在一个实施例中，第五吹扫的时间为0.1s~5s,第六吹扫的时间为0.1s~5s。在腔室中通入第三掺杂源气体的时间为0.1s~5s。
需要说明的是，在其他实施例中，形成N型限制层的方法仅包括形成N型限制体掺杂层。
本实施例中，还包括：在所述P型限制层背向所述P型波导层的一侧表面形成P型欧姆接触半导体层；形成所述P型欧姆接触半导体层的步骤包括：在所述P型限制层背离所述P型波导层的一侧表面形成与所述P型限制层接触的第二P型突变面掺杂界面层；在所述第二P型突变面掺杂界面层背离所述P型波导层的一侧表面形成P型欧姆接触体掺杂层。
在所述P型限制层背离所述P型波导层的一侧表面采用第四面掺杂工艺形成第二P型突变面掺杂界面层，所述第二P型突变面掺杂界面层采用第四掺杂源气体，第四掺杂源气体为镁源气体、碳源气体、锌源气体、铍源气体和镉源气体中任意一种或者多种的组合。
在一个具体的实施例中，P型限制层的材料为掺杂有P型导电离子的Alx4Ga1-x4As，P型欧姆接触体掺杂层的材料为掺杂有P型导电离子的GaAs；第四面掺杂工艺包括：形成所述P型限制层之后，关断镓源气体和铝源气体，采用砷源气体对所述P型限制层的表面进行第七吹扫；第七吹扫之后，在腔室中通入第四掺杂源气体以形成第二P型突变面掺杂界面层；在腔室中通入第四掺杂源气体之后，采用砷源气体对所述第二P型突变面掺杂界面层的表面进行第八吹扫。砷源气体包括AsH3。
第七吹扫和第八吹扫的作用包括：增强第四掺杂源气体的掺杂程度，并增加P型欧姆接触体掺杂层和第二P型突变面掺杂界面层的陡峭度。
本实施例中，第七吹扫之后，第八吹扫之前，在腔室中仅通入第四掺杂源气体，镓源气体和铝源气体是处于关断状态的。
在一个实施例中，形成所述P型限制层的工艺温度、第四面掺杂工艺过程的工艺温度和形成P型欧姆接触体掺杂层的工艺温度一致。
在一个实施例中，第七吹扫的时间为0.1s~5s,第八吹扫的时间为0.1s~5s。在腔室中通入第四掺杂源气体的时间为0.1s~5s。
在其他实施例中，形成P型欧姆接触半导体层的方法仅包括：形成P型欧姆接触体掺杂层。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (22)

1.一种大功率超高效率的半导体器件，其特征在于，包括：
半导体衬底层；
位于所述半导体衬底层上的N型限制层；
位于所述N型限制层背离所述半导体衬底层一侧的有源层；
位于所述有源层背离所述N型限制层一侧的P型限制层，所述P型限制层包括P型限制体掺杂层；
位于所述N型限制层和所述有源层之间的N型波导层，所述N型波导层包括N型波导体掺杂层；
位于所述P型限制层和所述有源层之间的P型波导层；
所述N型波导层还包括：位于所述N型波导体掺杂层朝向所述N型限制层一侧表面且与所述N型限制层接触的第一N型突变面掺杂界面层，第一N型突变面掺杂界面层中的N型导电离子的单位面积掺杂含量远大于N型波导体掺杂层中的N型导电离子的单位面积掺杂含量，第一N型突变面掺杂界面层的厚度远小于所述N型波导体掺杂层的厚度；和/或，所述P型限制层还包括：位于所述P型限制体掺杂层朝向所述P型波导层一侧表面且与所述P型波导层接触的第一P型突变面掺杂界面层，第一P型突变面掺杂界面层中的P型导电离子的单位面积掺杂含量远大于P型限制体掺杂层中的P型导电离子的单位面积掺杂含量，第一P型突变面掺杂界面层的厚度远小于所述P型限制体掺杂层的厚度。
2.根据权利要求1所述的大功率超高效率的半导体器件，其特征在于，所述第一N型突变面掺杂界面层的掺杂离子为硅离子、硒离子、碲离子、硫离子和锡离子中任意一种或者多种的组合。
3.根据权利要求1所述的大功率超高效率的半导体器件，其特征在于，所述第一N型突变面掺杂界面层的面掺杂浓度为0.5E13atom/cm2~5E13atom/cm2；所述N型波导体掺杂层中N型导电离子的体掺杂浓度为0.5E17atom/cm3-1E18atom/cm3。
4.根据权利要求1所述的大功率超高效率的半导体器件，其特征在于，所述第一N型突变面掺杂界面层的厚度为0.1nm~1nm。
5.根据权利要求1所述的大功率超高效率的半导体器件，其特征在于，所述第一P型突变面掺杂界面层的掺杂离子为镁离子、碳离子、锌离子、铍离子和镉离子中任意一种或者多种的组合。
6.根据权利要求1所述的大功率超高效率的半导体器件，其特征在于，所述第一P型突变面掺杂界面层的面掺杂浓度为0.5E13atom/cm2~5E13atom/cm2；所述P型限制体掺杂层中的P型导电离子的体掺杂浓度为0.5E18atom/cm3~1E19atom/cm3。
7.根据权利要求1所述的大功率超高效率的半导体器件，其特征在于，第一P型突变面掺杂界面层的厚度为0.1nm~1nm。
8.根据权利要求1所述的大功率超高效率的半导体器件，其特征在于，还包括：位于所述N型限制层和所述半导体衬底层之间的缓冲层，所述N型限制层包括：位于所述缓冲层背离所述半导体衬底层的一侧且与所述缓冲层接触的第二N型突变面掺杂界面层；位于所述第二N型突变面掺杂界面层背离所述缓冲层一侧表面的N型限制体掺杂层；第二N型突变面掺杂界面层中的N型导电离子的单位面积掺杂含量远大于N型限制体掺杂层中的N型导电离子的单位面积掺杂含量；第二N型突变面掺杂界面层的厚度远小于所述N型限制体掺杂层的厚度。
9.根据权利要求8所述的大功率超高效率的半导体器件，其特征在于，所述第二N型突变面掺杂界面层的掺杂离子为硅离子、硒离子、碲离子、硫离子和锡离子中任意一种或者多种的组合。
10.根据权利要求8所述的大功率超高效率的半导体器件，其特征在于，所述第二N型突变面掺杂界面层的面掺杂浓度为0.5E13atom/cm2~5E13atom/cm2；所述N型限制体掺杂层中的N型导电离子的体掺杂浓度为0.5E18atom/cm3~1E19atom/cm3；第二N型突变面掺杂界面层的厚度为0.1nm~1nm。
11.根据权利要求1所述的大功率超高效率的半导体器件，其特征在于，还包括：位于所述P型限制层背向所述P型波导层一侧的P型欧姆接触半导体层；所述P型欧姆接触半导体层包括：位于所述P型限制层背离所述P型波导层一侧表面且与所述P型限制层接触的第二P型突变面掺杂界面层；位于所述第二P型突变面掺杂界面层背离所述P型波导层一侧表面的P型欧姆接触体掺杂层；第二P型突变面掺杂界面层中的P型导电离子的单位面积掺杂含量远大于P型欧姆接触体掺杂层中的P型导电离子的单位面积掺杂含量；第二P型突变面掺杂界面层的厚度远小于所述P型欧姆接触体掺杂层的厚度。
12.根据权利要求11所述的大功率超高效率的半导体器件，其特征在于，所述第二P型突变面掺杂界面层的掺杂离子为镁离子、碳离子、锌离子、铍离子和镉离子中任意一种或者多种的组合。
13.根据权利要求11所述的大功率超高效率的半导体器件，其特征在于，所述第二P型突变面掺杂界面层的面掺杂浓度为0.5E13atom/cm2~5E13atom/cm2；第二P型突变面掺杂界面层的厚度为0.1nm~1nm。
14.一种如权利要求1至13任意一项所述的大功率超高效率的半导体器件的制备方法，其特征在于，包括：
提供半导体衬底层；
在所述半导体衬底层上形成N型限制层；
在所述N型限制层背离所述半导体衬底层的一侧形成N型波导层；
在所述N型波导层背离所述半导体衬底层一侧形成有源层；
在所述有源层背离所述N型波导层的一侧形成P型波导层；
在所述P型波导层背离所述有源层的一侧形成P型限制层；
形成所述N型波导层的步骤包括：在所述N型限制层背向半导体衬底层的一侧形成与所述N型限制层接触的第一N型突变面掺杂界面层；在所述第一N型突变面掺杂界面层背离所述N型限制层的一侧表面形成N型波导体掺杂层，第一N型突变面掺杂界面层中的N型导电离子的单位面积掺杂含量远大于N型波导体掺杂层中的N型导电离子的单位面积掺杂含量，第一N型突变面掺杂界面层的厚度远小于所述N型波导体掺杂层的厚度；和/或，形成所述P型限制层的步骤包括：在所述P型波导层背离所述有源层的一侧形成与所述P型波导层接触的第一P型突变面掺杂界面层；在所述第一P型突变面掺杂界面层背离所述P型波导层的一侧表面形成P型波导体掺杂层，第一P型突变面掺杂界面层中的P型导电离子的单位面积掺杂含量远大于P型限制体掺杂层中的P型导电离子的单位面积掺杂含量，第一P型突变面掺杂界面层的厚度远小于所述P型限制体掺杂层的厚度。
15.根据权利要求14所述的大功率超高效率的半导体器件的制备方法，其特征在于，在所述N型限制层背向半导体衬底层的一侧表面采用第一面掺杂工艺形成第一N型突变面掺杂界面层，所述第一N型突变面掺杂界面层采用第一掺杂源气体，第一掺杂源气体为硅源气体、硒源气体、碲源气体、硫源气体和锡源气体中任意一种或者多种的组合。
16.根据权利要求15所述的大功率超高效率的半导体器件的制备方法，其特征在于，所述N型限制层的材料为掺杂有N型导电离子的Alx1Ga1-x1As；所述N型波导层的材料为掺杂有N型导电离子的Alx2Ga1-x2As；
所述第一面掺杂工艺的步骤包括：形成所述N型限制层之后，采用砷源气体对所述N型限制层的表面进行第一吹扫；第一吹扫之后，在腔室中通入第一掺杂源气体以形成所述第一N型突变面掺杂界面层；在腔室中通入第一掺杂源气体之后，采用砷源气体对所述第一N型突变面掺杂界面层的表面进行第二吹扫。
17.根据权利要求14所述的大功率超高效率的半导体器件的制备方法，其特征在于，在所述P型波导层背离所述有源层的一侧表面采用第二面掺杂工艺形成第一P型突变面掺杂界面层；第二面掺杂工艺采用第二掺杂源气体，第二掺杂源气体为镁源气体、碳源气体、锌源气体、铍源气体和镉源气体中任意一种或者多种的组合。
18.根据权利要求17所述的大功率超高效率的半导体器件的制备方法，其特征在于，所述P型波导层的材料为掺杂有P型导电离子的Alx3Ga1-x3As；所述P型限制层的材料为掺杂有P型导电离子的Alx4Ga1-x4As；
第二面掺杂工艺包括：形成所述P型波导层之后，采用砷源气体对所述P型波导层的表面进行第三吹扫；第三吹扫之后，在腔室中通入第二掺杂源气体以形成所述第一P型突变面掺杂界面层；在腔室中通入第二掺杂源气体之后，采用砷源气体对所述第一P型突变面掺杂界面层的表面进行第四吹扫。
19.根据权利要求14所述的大功率超高效率的半导体器件的制备方法，其特征在于，还包括：在形成所述N型限制层之前，在所述半导体衬底层上形成缓冲层;形成所述N型限制层的方法包括：在所述缓冲层背离所述半导体衬底层的一侧形成与所述缓冲层接触的第二N型突变面掺杂界面层；在所述第二N型突变面掺杂界面层背离所述缓冲层的一侧表面形成N型限制体掺杂层；第二N型突变面掺杂界面层中的N型导电离子的单位面积掺杂含量远大于N型限制体掺杂层中的N型导电离子的单位面积掺杂含量；第二N型突变面掺杂界面层的厚度远小于所述N型限制体掺杂层的厚度。
20.根据权利要求19所述的大功率超高效率的半导体器件的制备方法，其特征在于，在所述缓冲层背离所述半导体衬底层的一侧表面采用第三面掺杂工艺形成第二N型突变面掺杂界面层，所述第二N型突变面掺杂界面层采用第三掺杂源气体，第三掺杂源气体为硅源气体、硒源气体、碲源气体、硫源气体和锡源气体中任意一种或者多种的组合。
21.根据权利要求14所述的大功率超高效率的半导体器件的制备方法，其特征在于，还包括：在所述P型限制层背向所述P型波导层的一侧表面形成P型欧姆接触半导体层；
形成所述P型欧姆接触半导体层的步骤包括：在所述P型限制层背离所述P型波导层的一侧表面形成与所述P型限制层接触的第二P型突变面掺杂界面层；在所述第二P型突变面掺杂界面层背离所述P型波导层的一侧表面形成P型欧姆接触体掺杂层；第二P型突变面掺杂界面层中的P型导电离子的单位面积掺杂含量远大于P型欧姆接触体掺杂层中的P型导电离子的单位面积掺杂含量；第二P型突变面掺杂界面层的厚度远小于所述P型欧姆接触体掺杂层的厚度。
22.根据权利要求21所述的大功率超高效率的半导体器件的制备方法，其特征在于，在所述P型限制层背离所述P型波导层的一侧表面采用第四面掺杂工艺形成第二P型突变面掺杂界面层，所述第二P型突变面掺杂界面层采用第四掺杂源气体，第四掺杂源气体为镁源气体、碳源气体、锌源气体、铍源气体和镉源气体中任意一种或者多种的组合。
CN202111626003.2A 2021-12-29 2021-12-29 一种大功率超高效率的半导体器件及其制备方法 Active CN113991425B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111626003.2A CN113991425B (zh) 2021-12-29 2021-12-29 一种大功率超高效率的半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111626003.2A CN113991425B (zh) 2021-12-29 2021-12-29 一种大功率超高效率的半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN113991425A CN113991425A (zh) 2022-01-28
CN113991425B true CN113991425B (zh) 2022-03-18

Family

ID=79734804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111626003.2A Active CN113991425B (zh) 2021-12-29 2021-12-29 一种大功率超高效率的半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113991425B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101820136A (zh) * 2010-04-21 2010-09-01 中国科学院半导体研究所 高功率非对称宽波导980nm半导体激光器结构
CN103367594A (zh) * 2013-07-26 2013-10-23 东南大学 一种发光二极管及其制备方法
CN104242057A (zh) * 2014-09-22 2014-12-24 山东华光光电子有限公司 具有低工作电压及高功率转换效率的半导体激光器
JP2015053451A (ja) * 2013-09-09 2015-03-19 日本電信電話株式会社 長波長帯半導体レーザ
CN113659438A (zh) * 2021-07-30 2021-11-16 西安理工大学 一种具有低n面串联接触电阻的半导体激光器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101820136A (zh) * 2010-04-21 2010-09-01 中国科学院半导体研究所 高功率非对称宽波导980nm半导体激光器结构
CN103367594A (zh) * 2013-07-26 2013-10-23 东南大学 一种发光二极管及其制备方法
JP2015053451A (ja) * 2013-09-09 2015-03-19 日本電信電話株式会社 長波長帯半導体レーザ
CN104242057A (zh) * 2014-09-22 2014-12-24 山东华光光电子有限公司 具有低工作电压及高功率转换效率的半导体激光器
CN113659438A (zh) * 2021-07-30 2021-11-16 西安理工大学 一种具有低n面串联接触电阻的半导体激光器

Also Published As

Publication number Publication date
CN113991425A (zh) 2022-01-28

Similar Documents

Publication Publication Date Title
US8039830B2 (en) Semiconductor light emitting device and wafer
US8741686B2 (en) Semiconductor device
EP1328050A2 (en) Semiconductor laser structure
US6580736B1 (en) Semiconductor light emitting device
CN108346972B (zh) 一种具有超晶格限制层的AlGaInP半导体激光器
JP2000196143A (ja) 半導体発光素子
JP2024063088A (ja) 半導体発光素子
CN113991425B (zh) 一种大功率超高效率的半导体器件及其制备方法
US20080175293A1 (en) Semiconductor laser device
CN114006268B (zh) 一种多有源区半导体结构及其制备方法
CN113948967B (zh) 一种半导体结构及其制备方法
US10340662B2 (en) Quantum cascade laser
JP2011205148A (ja) 半導体装置
JPWO2016024609A1 (ja) 半導体素子
CN117175347B (zh) 一种半导体激光器
US20220149229A1 (en) Mixed strain multi-quantum well superluminescent light emitting diode
JPH1140892A (ja) Ｉｉｉ 族窒化物半導体素子およびその製造方法
CN116632657A (zh) 一种具有一维电荷密度波层的半导体激光元件
Ji et al. Systematical investigations into the impact of lattice matched AlInN/GaN bottom DBR on GaN-based vertical-cavity-surface-emitting laser diodes
CN117394142A (zh) 一种GaN基半导体激光芯片
CN116683286A (zh) 一种半导体激光器
JP2878709B2 (ja) 半導体レーザ装置
CN115021080A (zh) 一种GaN基激光器非吸收腔面结构的制备方法
JP2007250878A (ja) 半導体光デバイス
CN116914563A (zh) 一种具有抑制光吸收损耗上波导层的半导体激光器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant