CN113991269B - 基于介质集成悬置线的小型化高谐波抑制双通带滤波器 - Google Patents

Abstract

本发明公开一种基于介质集成悬置线的小型化高谐波抑制双通带滤波器，包括由双面覆铜的多层印刷电路板PCB通过铆合组成的介质集成悬置线传输结构，所述介质集成悬置线传输结构中第三层电路板上设置有滤波器，该滤波器从源到负载分为两条路径，每条路径上各有两个谐振器，每条路径上两个谐振器各自通过磁耦合或电耦合的方式相耦合，分别形成低频和高频两个通带，该两个通带的带宽和中心频率都独立可调；本发明所设计的馈电结构激励谐振器的同时自身在高频谐振产生传输零点，使电路具有非常好的带外抑制特性；本发明实现了非常紧凑的电路面积，同时采用低成本介质基板，并通过打孔和切除介质提升性能，提升了电路的性价比。

Description

基于介质集成悬置线的小型化高谐波抑制双通带滤波器

技术领域

本发明涉及微波滤波器技术领域，特别是涉及一种基于介质集成悬置线的 小型化高谐波抑制双通带滤波器。

背景技术

通信系统已经迈入5G时代，为了解决通信频谱日益拥挤的问题，工信部颁 发的5G协议在高频开辟了多个工作频段。随着系统集成度越来越高，一个收发 前端的工作频率往往需要同时兼容多个不同的频段，这就需要系统集成许多工 作在不同频段的滤波器，但使用多个滤波器会增加整个系统的体积和成本，降 低系统的性价比。为此人们提出很多解决方案，如中心频带可调的滤波器，或 多个带通滤波器的级联。但无论是级联还是通带可调，都会降低系统可靠性， 一定程度上增大滤波器的插损。对此，多通带滤波器是一个非常好的解决方案。

多通带滤波器的实现方式有很多种，例如阶梯阻抗谐振器通过利用高次谐 波实现双通带，或者电路通过并联两个中心工作频带形成双通带，以及多模谐 振器通过使电路谐振在不同模式形成不同通带，此外还有其它实现方式。

但这几种设计方式不仅增加了电路的复杂度和电路面积，还面临着高次谐 波抑制不够的情况。

发明内容

本发明的目的是针对现有技术中存在的技术缺陷，而提供一种基于介质集 成悬置线的小型化高谐波抑制双通带滤波器。

为实现本发明的目的所采用的技术方案是：

一种基于介质集成悬置线的小型化高谐波抑制双通带滤波器，包括由双面 覆铜的多层印刷电路板PCB通过铆合组成的介质集成悬置线传输结构，所述介 质集成悬置线传输结构中第三层电路板上设置有滤波器，该滤波器从源到负载 分为两条路径，每条路径上各有两个谐振器，每条路径上两个谐振器各自通过 磁耦合或电耦合的方式相耦合，分别形成低频和高频两个通带，该两个通带的 带宽和中心频点都独立可调。

其中，两条路径包括第一路径与第二路径；所述谐振器包括两个第一路径 谐振器以及两个第二路径谐振器；

其中，第一路径上的两个第一路径谐振器共享一个第一短路枝节，与该两 个第一路径谐振器直接相连，为两个第一路径谐振器的一段共用接地线，用于 调整两个第一路径谐振器间的耦合强度；

第二路径上的两个第二路径谐振器之间布置有一个第二短路枝节，为一段 终端短路的金属短截线，用于在不改变两个第二路径谐振器物理距离的条件下， 调整两个第二路径谐振器的耦合强度。

其中，两个第一路径谐振器各自置于两个开路枝节与源或负载形成的窄槽 中，通过窄槽为两个第一路径谐振器进行电耦合馈电；四个开路枝节能在谐振 器的带外产生一个传输零点；

两个第二路径谐振器各自直接连接一个用于激励第二路径谐振器的抽头馈 电结构，该抽头馈电结构呈L形且连接于两个第二路径谐振器与源或负载之间。

其中，所述谐振器采用四分之一波长阶梯阻抗谐振器。

其中，所述第一短路枝节是一个共用电感，第一路径的两个第一路径谐振 器通过该共用电感连接在一起，产生强磁耦合，以形成第一个通带；调整共用 电感的长度和宽度会影响电感的感值，进而影响两个第一路径谐振器的耦合强 度，耦合强度越强，带宽越宽。

其中，两个所述第一路径谐振器的短路端接地、开路端拉远形成第一U形 状结构，两个所述第二路径谐振器的开路端折叠靠近形成电耦合，自所述第一U 形状结构的开口处插入两个所述第一路径谐振器形成的第一U形状结构中间， 以最大程度减小电路面积。

其中，在设置所述滤波器的第三层电路板的板材双面绘制同样的电路，并 通过打孔实现双面电路的连接；连接后将多余的介质切除，减小了电路损耗。

其中，所述的源、负载为阻值相同的50欧姆阻抗线。

本发明能实现非常紧凑的电路面积，同时对双层金属进行打孔连接并切除 介质提升性能，具有非常高的性价比；馈电结构自身谐振产生传输零点，使电 路具有非常好的带外抑制特性；并联拓扑实现独立可控的中心频点和带宽。

附图说明

图1是本发明实施例的小型化高谐波抑制双通带滤波器结构示意图。

图2为本发明实施例的SISL结构的G5和G6层金属上的双通带滤波器版图 示意图。

图3为本发明实施例的一种电路实现方式

图4为本发明实施例的S参数响应曲线。

具体实施方式

以下结合附图和具体实施例对本发明作进一步详细说明。应当理解，此处 所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

如图1-图4所示，本发明实施例的基于介质集成悬置线的小型化高谐波抑 制双通带滤波器，采用介质集成悬置线(Substrate Integrate Suspended Line， SISL)技术，将双面覆铜的多层印刷电路板PCB(Printed Circuit Board)通 过铆合组成一个传输结构，该结构可以是五层，自上而下分别第一层、第二层、 第三层、第四层、第五层，第一层与第五层用于封装屏蔽，第二层和第四层中 间挖空后与第一层、第五层共同形成空腔，第三层PCB用于承载核心电路，如 图3所示，它处于第二层基板、第四层基板形成的空腔中间；图1中，五层基 板分别由sub1-sub5表示，G1-G10表示五层PCB板上的双面覆铜。

本发明实施例中，小型化高谐波抑制双通带滤波器采用并联拓扑结构，电 路分为从源到负载的两条路径，每条路径上各有两个谐振器，它们通过不同的 方式耦合。实际电路中，由于滤波器是无源器件，源和负载是可互易的。

图3为本发明实施例的一种滤波器电路的实现方式，具体的，包括有体现 为匹配阻抗线的源9和体现为阻抗线的负载10，都为50欧姆阻抗线。电路拓扑 由两条路径组成，第一条路径上有对称布置的第一谐振器1，第二谐振器2，形 成第一路径谐振器，它们之间磁耦合；第二路径上有对称布置的第三谐振器3 和第四谐振器4，形成第二路径谐振器，它们之间电耦合。

其中，第一谐振器1，第二谐振器2共享一个短路枝节6，此短路枝节是这 两个谐振器的一部分，相当于两个谐振器共用一段接地线，其与第一谐振器1， 第二谐振器2在物理上是直接相连的，用于调整谐振器之间的耦合强度。

上述的共享的一个短路枝节6可以是一个共用电感，调整共用电感长度和 宽度会影响电感的感值，进而影响两个谐振器的耦合强度，耦合强度越强，带 宽越宽。

其中，在第三谐振器3和第四谐振器4之间有相似短路枝节6的结构，如 图3中所示的一段终端短路的短截线5，其作用是在不改变第三谐振器3和第四 谐振器4物理距离的条件下，调整第三谐振器3和第四谐振器4的耦合强度。

本发明实施例，由于采用并联电路结构，两条谐振器路径独立可控。

第一谐振器1，第二谐振器2通过共用一段接地的路线进行耦合，这个短截 线可以看作一段共用电感，调整其长度和宽度会影响电感的感值，进而影响两 个谐振器的耦合强度，耦合强度越强，带宽越宽，反之亦然。

另外，第三谐振器3和第四谐振器4之间通过开路端电耦合实现能量传输， 两个四分之一波长谐振器的开路端在谐振点有比较高的电势，聚集了比较多的 电荷，这部分电荷在电场的作用下形成位移电流，实现能量传输。

而这种耦合强度需要可控才能实现在设计中想要的带宽。为了调控耦合强 度，通常采用调整谐振器距离的方式来控制。但这种方法有比较大的局限性： 当需要的带宽比较窄，谐振器之间的耦合比较弱时，这种方法会导致两个谐振 器的物理距离非常大，进而增大了电路的整体面积。

这时，本发明通过在两个开路段中间加入一段短路枝节线来减弱谐振器之 间的耦合。这段短路线，是一端接地的金属短截线。因为谐振器的开路端的一 部分能量会耦合到接地段路线上并且流到地端，这很大程度上降低两个谐振器 之间的耦合强度，同时又不需要拉大两个谐振器之间的距离，实现可控带宽的 同时保持了紧凑的电路面积。而这种耦合强度的调控可以通过调整这一短截线 的长度和宽度实现。具体的，可以通过选择一组参数使其实现特定的耦合强度，

本发明中第三谐振器3和第四谐振器4结构成U形以及第一谐振器1和第 二谐振器2连接成U形，实现通过折叠减小电路面积。如图4的谐振器排列方 式能最大程度上减小电路面积。在考虑其布局的时候，先将第一谐振器1和第 二谐振器2的开路端拉远，这两能避免这两个谐振器产生额外的端耦合。第三 谐振器3和第四谐振器4弯折之后将开路的两端靠近放在第一谐振器1和第二 谐振器2中间，电路面积更紧凑。

本发明的实施例的谐振器均采用阶梯阻抗谐振器，谐振器在短路端和开路 端分别有不同的阻抗。其的特点是——阻抗不是一定的，而在某一个节点有突 变。(线的阻抗主要通过金属宽度来体现)，定义谐振器这两个不同宽度的阻抗 线，通过选取不同的阻抗比尽量拉大基波和三次谐波的相对位置。

如图4中所述电路包括为两组谐振器的不同馈电结构，包括四个开路枝节7， 通过窄槽为第一谐振器1和第二谐振器2进行电耦合馈电，以及直接连接第三 谐振器3和第四谐振器4的抽头馈电结构8，用于激励第三谐振器3和第四谐振 器4；四个开路枝节7能在谐振器的带外产生一个传输零点。

图4中所示的相同的开路枝节7，其与第一谐振器1，第二谐振器2之间形 成窄槽，相当于耦合电容，为谐振器开路端耦合能量。由于开路枝节7自身谐 振能在通带外形成零点，抑制谐振器的寄生模式，从而实现了更好的带外特性， 使馈电结构有谐波抑制的作用。

综上，本发明改进了传统的馈电结构，使其在激励谐振器的同时，自身谐 振引入传输零点，提升了本发明的带外抑制特性。

本发明实施例中，双通滤波器电路是以图4中所表示的形状分布在悬置线 的第三层介质基板上。第三层基板上有两层金属，将两层金属绘制相同的图形， 并把它们通过打孔连接以增大金属的横截面积。最后，通过切除多余介质，降 低了电路的损耗。这种损耗降低的方法，使得用便宜板材做出的电路，其性能 可以与损耗更低的高频板相比拟，提升了电路的性价比。

本发明实施例的基于介质集成悬置线的小型化高谐波抑制双通带滤波器， 设计形成步骤如下：

第一步，基于SISL结构选取特定电长度的谐振器。

本发明实施例,选取四分之一波长谐振器。它相比于二分之一波长谐振器， 更有利于滤波器的小型化。谐振器的形式选取并不唯一，本发明实施例选取阶 梯阻抗谐振器——即谐振器的阻抗不是一致，而在某一个节点有突变。

阶梯阻抗谐振器的作用是通过阻抗比控制基波位置。阻抗主要通过金属线 宽决定，定义谐振器这两个不同宽度阻抗线的阻抗比值为r。通过调整r可调整 谐振器基波和三次谐波的相对位置，更便于控制中心频带，同时也有利于减小 电路面积。

第二步设计电路拓扑结构和耦合方式，并通过折叠对其进行小型化。

首先，选取并联拓扑结构，从源到负载形成两条传输路径，每条路径上有 两个谐振器，这样便于对两个通带进行更灵活和独立的调控。SISL电路的空腔 四周通过打孔形成屏蔽墙，意味着悬置线结构的接地端分布在电路的四周，因 此基于该特点对谐振器进行折叠和排布：将第一谐振器、第二谐振器的短路端 接地、开路端拉远，将第三谐振器、第四谐振器的开路端折叠靠近形成电耦合， 插入第一谐振器、第二谐振器中间，最大程度减小电路面积。

其次，设计电路的耦合方式。四分之一波长谐振器之间有两种耦合方式： 开路端的电耦合和短路端的磁耦合。本发明让第一谐振器，第二谐振器通过共 用电感实现磁耦合，让第三谐振器、第四谐振器通过靠近开路端实现电耦合， 分别形成低频和高频两个通带，这两个通带的带宽和中心频点都独立可调。

本发明实施例的电路结构可以灵活地调控两组谐振器之间的耦合：用于形 成第一个通带的两个谐振器通过共用电感连接在一起，产生强磁耦合，以形成 通带。调整共用电感长度和宽度会影响电感的感值，进而影响两个谐振器的耦 合强度，耦合强度越强，带宽越宽。

另外，第三谐振器、第四谐振器之间通过开路端电耦合实现能量传输，可 以通过在两个开路端中间加入一段短路枝节(即图4的一段终端短路的短截线5) 来减弱谐振器之间的耦合。这段短路枝节线是一端接地的金属短截线。因为第 三谐振器、第四谐振器的一部分能量会耦合到接地端短路线上。这在很大程度 上降低两个谐振器之间的耦合强度，同时又不需要拉大两个谐振器之间的距离， 实现可控带宽的同时保持了紧凑的电路面积。

第三步，加馈电结构，优化谐波抑制特性。

馈电结构的作用是激励谐振器在特定频点形成谐振，本发明实施例，采用 的馈电结构具有双重作用——馈入能量的同时提升带外抑制特性。图4中的给 谐振器进行电耦合的馈电用的开路枝节7，能工作在8GHz形成一个传输零点， 使之可以将-20dB的带外抑制实现到15GHz，提升滤波器的高频特性。

第四步，结合SISL结构特点进行双层打孔和介质切除，优化滤波器性能。

介质集成悬置线具有低损耗，低成本，自屏蔽，自封装的特点，非常利于 高性能电路的小型化。如图1所示，本发明基于新型的SISL结构完成设计，电 路版图分布在SISL的第三层电路上，并充分利用了SISL结构的优势进行电路 性能的优化。

SISL结构第三层PCB结构的板材双面都可绘制电路，如本发明在图1中所 示G5和G6层金属上绘制了如图4所示的双通带滤波器版图，并通过将两层金 属打孔连接，等效增大了金属的横截面积，减小了导体损耗。

本发明所实现电路的有益特点是：

1.独立可调的带宽和中心频率

本发明实施例提供的如图4的，两个短路枝节5，6，能在几乎不改变电路 面积的情况下，实现可调控的通带带宽。通过采用阶梯阻抗谐振器可以灵活调 整中心频带位置，同时由于采用并联拓扑结构，两条路径的调控几乎不会互相 影响。

2.紧凑的电路面积

而本发明实施例提供的如图4的谐振器排列方式能最大程度上减小电路面 积。通过合理折叠谐振器，并利用介质集成悬置线边缘接地的特点，本发明充 分利用了空间。

另外，介质集成悬置线具有非常好的自封装特性，直接铆合形成空腔，并 在空腔周围打孔形成屏蔽，不再需要额外的金属屏蔽盒，此方式同样减小了电 路体积。

3.高谐波抑制

本发明实施例改进了传统的馈电结构。传统的馈电结构仅具有馈入能量的 功能，但本发明中的馈电结构在激励谐振器的同时，自身在谐振器的三次谐波 处引入传输零点，提升了谐振器的带外抑制特性。最终本发明实现如图4的响 应，将滤波器的-20dB谐波抑制提升到15.2GHz，带外特性得到优化，抑制效果 明显，同时保持了非常小的电路面积。

4.提升电路的性价比

本发明实施例提供了一种基于介质集成悬置线技术的，提升低成本电路性 能的设计方法：首先将电路绘制在损耗较大的介质基板上，随后通过打孔连接 金属和切除介质降低损耗，使得便宜板材做出的电路具有更好的性能，提升了 电路的性价比。

以上所述仅是本发明的优选实施方式，应当指出的是，对于本技术领域的 普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润 饰，这些改进和润饰也应视为本发明的保护范围。

Claims (7)

1.基于介质集成悬置线的小型化高谐波抑制双通带滤波器，其特征在于，包括由双面覆铜的多层印刷电路板PCB通过铆合组成的介质集成悬置线传输结构，所述介质集成悬置线传输结构中第三层电路板上设置有滤波器，该滤波器从源到负载分为两条路径，每条路径上各有两个谐振器，每条路径上两个谐振器各自通过磁耦合或电耦合的方式相耦合，分别形成低频和高频两个通带，该两个通带的带宽和中心频点都独立可调；

两条路径包括第一路径与第二路径；所述谐振器包括两个第一路径谐振器以及两个第二路径谐振器；

其中，第一路径上的两个第一路径谐振器共享一个第一短路枝节，与该两个第一路径谐振器直接相连，为两个第一路径谐振器的一段共用接地线，用于调整两个第一路径谐振器间的耦合强度；

第二路径上的两个第二路径谐振器之间布置有一个第二短路枝节，为一段终端短路的金属短截线，用于在不改变两个第二路径谐振器物理距离的条件下，调整两个第二路径谐振器的耦合强度。

2.根据权利要求1所述基于介质集成悬置线的小型化高谐波抑制双通带滤波器，其特征在于，两个第一路径谐振器各自置于两个开路枝节与源或负载形成的窄槽中，通过窄槽为两个第一路径谐振器进行电耦合馈电；四个开路枝节能在谐振器的带外产生一个传输零点；

两个第二路径谐振器各自直接连接一个用于激励第二路径谐振器的抽头馈电结构，该抽头馈电结构呈L形且连接于两个第二路径谐振器与源或负载之间。

3.根据权利要求1或2所述基于介质集成悬置线的小型化高谐波抑制双通带滤波器，其特征在于，所述谐振器采用四分之一波长阶梯阻抗谐振器。

4.根据权利要求1所述基于介质集成悬置线的小型化高谐波抑制双通带滤波器，其特征在于，所述第一短路枝节是一个共用电感，第一路径上的两个第一路径谐振器通过该共用电感连接在一起，产生强磁耦合，以形成第一个通带；调整共用电感的长度和宽度会影响电感的感值，进而影响两个第一路径谐振器的耦合强度，耦合强度越强，带宽越宽。

5.根据权利要求4所述基于介质集成悬置线的小型化高谐波抑制双通带滤波器，其特征在于，两个所述第一路径谐振器的短路端接地、开路端拉远形成第一U形状结构，两个所述第二路径谐振器的开路端折叠靠近形成电耦合，自所述第一U形状结构的开口处插入两个第一路径谐振器形成的第一U形状结构中间，以最大程度减小电路面积。

6.根据权利要求1所述基于介质集成悬置线的小型化高谐波抑制双通带滤波器，其特征在于，在设置所述滤波器的第三层电路板的板材双面绘制同样的电路，并通过打孔实现双面电路的连接；连接后将多余的介质切除，减小了电路损耗。

7.根据权利要求1或6所述基于介质集成悬置线的小型化高谐波抑制双通带滤波器，其特征在于，所述的源、负载为阻值相同的50欧姆阻抗线。

Images