CN117913486B - 一种低插损低成本多零点的小型化微带滤波器 - Google Patents

Abstract

本发明涉及一种低插损低成本多零点的小型化微带滤波器，属于射频微波领域，它包括介质基板和垂直折叠阶梯阻抗谐振器；所述垂直折叠阶梯阻抗谐振器位于介质基板的中间，在介质基板的下表面的两侧均设置有与垂直折叠阶梯阻抗谐振器连接的共面波导传输端口；垂直折叠阶梯阻抗谐振器包括被折叠的低阻抗线和高阻抗线，所述低阻抗线设置在介质基板上表面，所述高阻抗线设置在介质基板下表面，且二者通过金属化过孔连接，形成小尺寸的垂直折叠阶梯阻抗谐振器。本发明将谐振器的高阻和低阻部分折叠在同一层基板的上下两层并通过金属通孔连接，得到垂直折叠阶梯阻抗谐振器，减小了谐振器尺寸并使谐振器电场和磁场的耦合能够得以独立控制。

Description

一种低插损低成本多零点的小型化微带滤波器

技术领域

本发明涉及射频微波领域，尤其涉及一种低插损低成本多零点的小型化微带滤波器。

背景技术

随着频谱资源划分越来越细，无线系统中对于滤波器的使用数量越来越多，对其性能要求也越来越高，损耗低、抑制深、低成本、高集成度的滤波器越来越受到欢迎；微带滤波器作为一种应用广泛的滤波器，具有低成本、易于平面集成和设计灵活等优点。

现有的获得小尺寸滤波器的技术主要包括1）对谐振器在同一平面进行弯折处理；2）多层结构，采用垂直耦合方式对多个谐振器进行多层堆叠,如介质基片集成悬置微带线技术；3）采用高介电常数介质基板的加工技术，如低温共烧陶瓷技术等；4）采用多模谐振器，在不增加谐振器个数的情况下获得多个谐振器的响应效果。而这些获得小型化优点的同时，也造成了如成本、设计简易度以及纵向尺寸等指标的恶化。并且，除了在滤波器本身结构进行改变以获得小尺寸以外，工作于多频系统中的多通带滤波器通过扩展工作频段的方式也减少了滤波器使用的个数。在滤波器设计中，除了要保证通带性能外，还要尽量获得较高的带外抑制度，通常在带外制造传输零点或增加滤波器阶数来对其进行改善。传统滤波器设计当中，产生零点的个数较少，一般不超过滤波器的阶数减二，而增加滤波器的阶数又将带来更大的损耗，因此往往带外的零点个数不够，导致阻带范围不够宽，抑制程度不够深。除此之外，还可以通过错开每个谐振器的高次模进行阻带拓宽，但是这种方法的设计灵活度将会随着阶数的升高而逐渐下降。

在进行小型化高性能滤波器设计时，多层介质基板堆叠的方式是牺牲了垂直方向上的平面化要求进行水平方向上尺寸的缩小，并且基板数目的增加也将带来制造成本的增加，在多层印刷电路板当中，对于多层基板的安装往往是通过销钉进行固定，这将使其垂直方向上相对位置精度降低，从而影响滤波器性能。其次，将谐振器在同一层进行弯折对于尺寸的缩小程度是有限的，并且将加大调整谐振器间耦合强弱的难度。另外，采用多模谐振器时，由于谐振器中存在多个模式相互影响耦合，其调节灵活度将下降。而其他新型加工技术，如低温共烧陶瓷技术，由于不如印刷电路板技术成熟，其加工成本较为昂贵，尤其是在多层设计当中成本问题更为明显。

传统利用增加滤波器阶数来增大带外抑制程度的方式，由于信号传输的路径更长，将导致通带内损耗的增加，并且阶数的增加使设计更为复杂，使滤波器尺寸更大。此外，通过错开高次模谐振频率的方式来获得较宽的阻带也存在一定的弊端，当滤波器阶数要求更高时，错开高次模使高次通带不产生的难度更高，并且调整高次模频率的方法一般是改变谐振器的形状，这也会对谐振器基波频率及谐振器之间耦合位置的耦合强弱造成干扰，使整体调节起来更为不便。

发明内容

本发明的目的在于克服现有技术的缺点，提供了一种低插损低成本多零点的小型化微带滤波器，解决了现有技术存在的问题。

本发明的目的通过以下技术方案来实现：一种低插损低成本多零点的小型化微带滤波器，它包括介质基板和垂直折叠阶梯阻抗谐振器；所述垂直折叠阶梯阻抗谐振器位于介质基板的中间，在介质基板的下表面的两侧均设置有与垂直折叠阶梯阻抗谐振器连接的共面波导传输端口；

所述垂直折叠阶梯阻抗谐振器包括被折叠的低阻抗线和高阻抗线，所述低阻抗线设置在介质基板上表面，所述高阻抗线设置在介质基板下表面，且二者通过金属化过孔连接，形成小尺寸的垂直折叠阶梯阻抗谐振器，通过低阻抗线和高阻抗线将垂直折叠阶梯阻抗谐振器中电场分布最强的位置与磁场分布最强的位置隔离在不同层，实现电耦合和磁耦合的独立控制。

在介质基板的上表面的两侧和下表面均设置有金属地，在上表面两侧的金属地各设置有一列金属化过孔将垂直折叠阶梯阻抗谐振器包围，通过金属化过孔与下表面的金属地连接。

在介质基板上表面设置有四个低阻抗线，四个低阻抗线呈方形排布，，在介质基板下表面设置有两个高阻抗线，两个高阻抗线通过金属化过孔与四个低阻抗线连接形成两个并列排布的半波长的垂直折叠阶梯阻抗谐振器，设置在介质基板下表面两侧的所述共面波导传输端口分别与其中一个高阻抗线连接。

上下两个半波长的垂直折叠阶梯阻抗谐振器中的两个低阻抗线的面积不同，其产生两个传输零点，将两个半波长垂的直折叠阶梯阻抗谐振器进行混合耦合形成通带，由于形成的两对混合耦合器强度不同，因此产生另两个传输零点。

在介质基板上表面设置有四个低阻抗线，在介质基板的下表面设置有两个高阻抗线，四个低阻抗线通过金属化过孔与两个高阻抗线连接，且每个高阻抗线通过接地枝节与金属地连接，形成四个呈方形排布的四分之一波长的垂直折叠阶梯阻抗谐振器，设置在介质基板下表面两侧的所述共面波导传输端口分别与其中一个高阻抗线连接。

每一对四分之一波长的垂直折叠阶梯阻抗谐振器分别构成一条通带路径，每对垂直折叠阶梯阻抗谐振器中的低阻抗线之间形成电耦合，通过调节两个低阻抗线之间的缝隙大小调节耦合强度。

两条通带路径之间存在混合耦合，通过低阻抗线控制调节电耦合，通过接地枝节控制调节磁耦合，进而两条通带之间产生两个传输零点，两个接地枝节之间相互靠近，形成源负载耦合，引入更多的传输零点。

本发明具有以下优点：一种低插损低成本多零点的小型化微带滤波器，将谐振器的高阻和低阻部分折叠在同一层基板的上下两层并通过金属通孔连接，得到垂直折叠阶梯阻抗谐振器，减小了谐振器尺寸并使谐振器电场和磁场的耦合能够得以独立控制；将半波长垂直折叠阶梯阻抗谐振器作非对称设计，使其本身产生的两个并联到地的串联谐振回路谐振频率不相同，由此产生两个零点，改善阻带特性，同时利用混合耦合产生两个零点，因此实现滤波器在二阶的低阶数响应下产生了四个传输零点，获得良好的阻带性能；在非对称半波长谐振器中加入接地枝节形成四分之一波长谐振器，利用与单通带滤波器相似的结构形成双通带响应，并且能够灵活调节两个通带的频率与带宽。

附图说明

图1为本发明中单通带带通滤波器俯视图；

图2为本发明中单通带带通滤波器仰视图；

图3为本发明中单通带带通滤波器正视图；

图4为本发明中双通带带通滤波器俯视图；

图5为本发明中双通带带通滤波器仰视图；

图6为本发明中双通带带通滤波器正视图；

图中：1-共面波导传输端口，2-垂直折叠阶梯阻抗谐振器，3-金属地，4-金属化过孔，5-接地枝节，6-低阻抗线，7-高阻抗线，8-介质基板。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下结合附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的保护范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。下面结合附图对本发明做进一步的描述。

如图1-图3所示，本发明其中一种实施方式涉及一种低插损低成本多零点的小型化单通带带通滤波器，它包括介质基板8和垂直折叠阶梯阻抗谐振器2；所述垂直折叠阶梯阻抗谐振器2位于介质基板8的中间，在介质基板8的下表面的两侧均设置有与垂直折叠阶梯阻抗谐振器2连接的共面波导传输端口1，位于介质基板8左侧的共面波导传输端口1作为输入端口，另一侧的共面波导传输端口1作为输出端口。

在介质基板8的上表面的两侧和下表面均设置有金属地3，在上表面两侧的金属地3各设置有一列金属化过孔4将垂直折叠阶梯阻抗谐振器2包围，通过金属化过孔4与下表面的金属地3连接。

其中，金属化过孔4的直径为0.12mm，过孔间距分别为0.5mm与0.2mm；介质基板8采用Rogers5880基板，厚度为0.508mm，介电常数为2.2，损耗角正切为0.0009。

进一步地，在介质基板8上表面设置有四个低阻抗线6，四个低阻抗线6呈方形排布，，在介质基板8下表面设置有两个高阻抗线7，两个高阻抗线7通过金属化过孔4与四个低阻抗线6连接形成两个并列排布的半波长的垂直折叠阶梯阻抗谐振器2，设置在介质基板8下表面两侧的所述共面波导传输端口分别与其中一个高阻抗线7连接。

本实施例以高阻抗线7和低阻抗线6为分界线对阶梯阻抗谐振器进行垂直折叠，使其两部分分别分布在同一层介质基板8的上下两层，然后通过金属化过孔4连接，由此方法实现小型化的同时也将谐振器中电场分布最强的位置与磁场分布最强的位置分离在不同层，因此谐振器之间的电耦合和磁耦合能够实现独立控制，从而使得设计更加灵活。除此之外，该滤波器中使用的为半波长的垂直折叠阶梯阻抗谐振器2，其可以等效为两个并联到地的串联LC电路，因此谐振器本身可以产生传输零点，再对单个谐振器进行非对称处理，使得谐振器的两个低阻抗线6面积不相同，从而获得两个零点。以上述的谐振器原理为基础，将两个谐振器进行混合耦合形成通带，馈电结构使用共面波导传输端口1与高阻抗线7直接连接，这样可使金属地3与高阻抗线7位于同一金属层来保持滤波器单层基板的特性。由于形成的两对混合耦合强度不相同，因此也可形成两个零点。基于上述设计原理可得到一个多零点小型化的滤波器设计，又因为引入零点的同时未增加滤波器的阶数，所以低插损优势得以同时实现。

本实施例的工作原理过程为：50欧姆的共面波导馈线连接至垂直折叠阶梯阻抗谐振器2的高阻抗线7部分将其激励起来，两个垂直折叠阶梯阻抗谐振器2通过低阻抗线6和平行耦合的下层高阻抗线7形成混合耦合，最后通过对称的结构将信号传输至输出端口。由半波长的垂直折叠阶梯阻抗谐振器2本身的结构特性和两个谐振器之间的混合耦合引入了四个传输零点。

其中，单通带带通滤波器的各个参数如下表1所示：

表1单通带带通滤波器参数表（单位：mm）

如图4-图6所示，本发明另一种实施方式涉及一种低插损低成本多零点的小型化双通带带通滤波器，它包括介质基板8和垂直折叠阶梯阻抗谐振器2；所述垂直折叠阶梯阻抗谐振器2位于介质基板8的中间，在介质基板8的下表面的两侧均设置有与垂直折叠阶梯阻抗谐振器2连接的共面波导传输端口1，位于介质基板8左侧的共面波导传输端口1作为输入端口，另一侧的共面波导传输端口1作为输出端口。

在介质基板8的上表面的两侧和下表面均设置有金属地3，在上表面两侧的金属地3各设置有一列金属化过孔4将垂直折叠阶梯阻抗谐振器2包围，通过金属化过孔4与下表面的金属地3连接。

其中，金属化过孔4的直径为0.12mm，过孔间距分别为0.5mm与0.2mm；介质基板8采用Rogers5880基板，厚度为0.508mm，介电常数为2.2，损耗角正切为0.0009。

在介质基板8上表面设置有四个低阻抗线6，在介质基板8的下表面设置有两个高阻抗线7，四个低阻抗线6通过金属化过孔4与两个高阻抗线7连接，且每个高阻抗线7通过接地枝节5与金属地3连接，形成四个呈方形排布的四分之一波长的垂直折叠阶梯阻抗谐振器2，设置在介质基板8下表面两侧的所述共面波导传输端口分别与其中一个高阻抗线7连接。

本实施例在上述单通带滤波器设计的基础上，将半波长的垂直折叠阶梯阻抗谐振器的高阻抗线7部分通过接地枝节5进行接地处理，这样，在相似的结构下便实现了四个四分之一波长的垂直折叠阶梯阻抗谐振器2。双通带滤波器的两条通带路径分别由一对四分之一波长谐振器构成，每对垂直折叠阶梯阻抗谐振器2的低阻抗线6之间形成电耦合，其强度可通过缝隙大小进行控制，调整不同对的垂直折叠阶梯阻抗谐振器2的尺寸便能调节相应通带的谐振频率。两条路径之间存在混合耦合，并且其中的电耦合和磁耦合分别由低阻抗线6和接地枝节5独立控制，两通带之间的两个零点由此产生。两接地枝节5相互靠近，形成微弱的源负载耦合，引入了更多的零点。馈电结构与单通带滤波器结构类似，均为共面波导传输端口1与高阻抗线7直接连接。由上述分析得到一个与单通带结构类似的低插损、小型化的双通带滤波器，该滤波器具有四个传输零点且通带响应调节灵活。

本实施例的工作原理过程为：50欧姆共面波导馈线通过共面波导传输端口1连接至高阻抗线7部分，两条路径左侧的谐振器均被激励起来，然后再与并排排布的相同尺寸的谐振器通过低阻抗线6形成电耦合，输出馈线直接相连输出信号获得两个通带。两条路径之间分别通过低阻抗线6和接地枝节5形成混合耦合，输入输出馈线通过相互靠近的接地枝节5形成微弱的磁耦合，由此引入四个传输零点使滤波器阻带性能得到提升。

其中，双通带带通滤波器的各个参数如下表2所示：

表2双通带带通滤波器参数表（单位：mm）

以上所述仅是本发明的优选实施方式，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和完善，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

Claims (4)

1.一种低插损低成本多零点的小型化微带滤波器，其特征在于：它包括介质基板（8）和垂直折叠阶梯阻抗谐振器（2）；所述垂直折叠阶梯阻抗谐振器（2）位于介质基板（8）的中间，在介质基板（8）的下表面的两侧均设置有与垂直折叠阶梯阻抗谐振器（2）连接的共面波导传输端口（1）；

所述垂直折叠阶梯阻抗谐振器（2）包括被折叠的低阻抗线（6）和高阻抗线（7），所述低阻抗线（6）设置在介质基板（8）上表面，所述高阻抗线（7）设置在介质基板（8）下表面，且二者通过金属化过孔（4）连接，形成小尺寸的垂直折叠阶梯阻抗谐振器（2），通过低阻抗线（6）和高阻抗线（7）将垂直折叠阶梯阻抗谐振器（2）中电场分布最强的位置与磁场分布最强的位置隔离在不同层，实现电耦合和磁耦合的独立控制；

在介质基板（8）上表面设置有四个低阻抗线（6），四个低阻抗线（6）呈方形排布，在介质基板（8）下表面设置有两个高阻抗线（7），两个高阻抗线（7）通过金属化过孔（4）与四个低阻抗线（6）连接形成两个并列排布的半波长的垂直折叠阶梯阻抗谐振器（2），设置在介质基板（8）下表面两侧的所述共面波导传输端口（1）分别与其中一个高阻抗线（7）连接；

两个半波长的垂直折叠阶梯阻抗谐振器（2）中的两条低阻抗线（6）的面积不同，因此两个半波长的垂直折叠阶梯阻抗谐振器（2）非对称，其产生两个传输零点，将两个半波长的垂直折叠阶梯阻抗谐振器（2）进行混合耦合形成通带，由于形成的两对混合耦合器强度不同，因此产生另两个传输零点。

2.根据权利要求1所述的一种低插损低成本多零点的小型化微带滤波器，其特征在于：在介质基板（8）的上表面的两侧和下表面均设置有金属地（3），在上表面两侧的金属地（3）各设置有一列金属化过孔（4）将垂直折叠阶梯阻抗谐振器（2）包围，通过金属化过孔（4）与下表面的金属地（3）连接。

3.一种低插损低成本多零点的小型化微带滤波器，其特征在于：它包括介质基板（8）和垂直折叠阶梯阻抗谐振器（2）；所述垂直折叠阶梯阻抗谐振器（2）位于介质基板（8）的中间，在介质基板（8）的下表面的两侧均设置有与垂直折叠阶梯阻抗谐振器（2）连接的共面波导传输端口（1）；

所述垂直折叠阶梯阻抗谐振器（2）包括被折叠的低阻抗线（6）和高阻抗线（7），所述低阻抗线（6）设置在介质基板（8）上表面，所述高阻抗线（7）设置在介质基板（8）下表面，且二者通过金属化过孔（4）连接，形成小尺寸的垂直折叠阶梯阻抗谐振器（2），通过低阻抗线（6）和高阻抗线（7）将垂直折叠阶梯阻抗谐振器（2）中电场分布最强的位置与磁场分布最强的位置隔离在不同层，实现电耦合和磁耦合的独立控制；

在介质基板（8）上表面设置有四个低阻抗线（6），在介质基板（8）的下表面设置有两个高阻抗线（7），四个低阻抗线（6）通过金属化过孔（4）与两个高阻抗线（7）连接，且每个高阻抗线（7）通过接地枝节（5）与金属地（3）连接，形成左右两对共四个呈方形排布的四分之一波长的垂直折叠阶梯阻抗谐振器（2），设置在介质基板（8）下表面两侧的所述共面波导传输端口（1）分别与其中一个高阻抗线（7）连接；

每对中包括上下两个四分之一波长的垂直折叠阶梯阻抗谐振器（2），其分别构成一条通带路径，上下两个四分之一波长的垂直折叠阶梯阻抗谐振器中的两条低阻抗线（6）的面积不同，因此上下两个四分之一波长的垂直折叠阶梯阻抗谐振器（2）非对称，每对垂直折叠阶梯阻抗谐振器（2）中的低阻抗线（6）之间形成电耦合，通过调节两个低阻抗线（6）之间的缝隙大小调节耦合强度；

两条通带路径之间存在混合耦合，通过低阻抗线（6）控制调节电耦合，通过接地枝节（5）控制调节磁耦合，进而两条通带之间产生两个传输零点，两个接地枝节（5）之间相互靠近，形成源负载耦合，引入更多的传输零点。

4.根据权利要求3所述的一种低插损低成本多零点的小型化微带滤波器，其特征在于：在介质基板（8）的上表面的两侧和下表面均设置有金属地（3），在上表面两侧的金属地（3）各设置有一列金属化过孔（4）将垂直折叠阶梯阻抗谐振器（2）包围，通过金属化过孔（4）与下表面的金属地（3）连接。