CN113987528A - 一种数据加密方法、系统、存储介质及设备 - Google Patents

一种数据加密方法、系统、存储介质及设备 Download PDF

Info

Publication number
CN113987528A
CN113987528A CN202111171355.3A CN202111171355A CN113987528A CN 113987528 A CN113987528 A CN 113987528A CN 202111171355 A CN202111171355 A CN 202111171355A CN 113987528 A CN113987528 A CN 113987528A
Authority
CN
China
Prior art keywords
encryption
data
encrypted
module
bmc chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111171355.3A
Other languages
English (en)
Inventor
伍峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Original Assignee
Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd filed Critical Shandong Yunhai Guochuang Cloud Computing Equipment Industry Innovation Center Co Ltd
Priority to CN202111171355.3A priority Critical patent/CN113987528A/zh
Publication of CN113987528A publication Critical patent/CN113987528A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/64—Protecting data integrity, e.g. using checksums, certificates or signatures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Storage Device Security (AREA)

Abstract

本发明提供了一种数据加密方法、系统、存储介质及设备，方法包括：由服务器主机通过PCIE总线将加密配置信息发送至BMC芯片；响应于BMC芯片接收到加密配置信息，由服务器主机通过PCIE总线将待加密数据发送至BMC芯片；响应于BMC芯片接收到待加密数据，由BMC芯片内的PCIE模块将待加密数据存入存储器中，并根据加密配置信息对BMC芯片内的加密模块进行配置；响应于配置完成，由BMC芯片内的DMA模块将待加密数据从存储器中取出且将其发送至配置完成的加密模块中进行加密处理，以得到加密数据。本发明的数据加密方式灵活性高，适用性强。

Description

一种数据加密方法、系统、存储介质及设备
技术领域
本发明涉及服务器技术领域，尤其涉及一种数据加密方法、系统、存储介质及设备。
背景技术
BMC(Baseboard Manager Controller，基板管理控制器)芯片是运行在服务器上的一款单独的ASIC(专用集成电路)芯片，该芯片内部包含CPU、内部互联总线以及PCIE接口、DDR接口、UART接口、IIC接口、SPI接口等外设总线接口，同时芯片外围会配置DDR等器件，只需对服务器供电，BMC芯片及其外围系统便能够运行起来。
目前主流的服务器数据加密/解密技术可分为基于存储层的存储设备、加密存储安全交换机、主机软件加密和嵌入式专门加密设备等四种方式。总的来说，不同的数据加密方式都有自身的优缺点，针对不同的应用，需要选择不同的加密方式，从而保障服务器的数据安全。
现有技术中通常使用以太网等接口与服务器主机相连，接收主机要加密/解密的数据，BMC芯片完成数据加密/解密后再通过以太网将数据返回给主机，该种通信方式数据带宽较小，数据延时较大，数据加密/解密的实时性能不佳，且通常加密/解密功能较单一，配置不灵活。
发明内容
有鉴于此，本发明的目的在于提出一种数据加密方法、系统、存储介质及设备，用以解决现有技术中数据加密数据的性能较差且加密配置不灵活的问题。
基于上述目的，本发明提供了一种数据加密方法，包括以下步骤：
由服务器主机通过PCIE总线将加密配置信息发送至BMC芯片；
响应于BMC芯片接收到加密配置信息，由服务器主机通过PCIE总线将待加密数据发送至BMC芯片；
响应于BMC芯片接收到待加密数据，由BMC芯片内的PCIE模块将待加密数据存入存储器中，并根据加密配置信息对BMC芯片内的加密模块进行配置；
响应于配置完成，由BMC芯片内的DMA模块将待加密数据从存储器中取出且将其发送至配置完成的加密模块中进行加密处理，以得到加密数据。
在一些实施例中，方法还包括：
响应于加密处理完成后得到加密数据，由DMA模块将加密数据存入存储器中，并由BMC芯片通过PCIE总线向服务器主机发送加密完成的消息；
响应于服务器主机接收到加密完成的消息，通过PCIE总线读取存储器中的加密数据。
在一些实施例中，由BMC芯片内的PCIE模块将待加密数据存入存储器中包括：
由PCIE模块通过BMC芯片内的互联总线将待加密数据传送至存储控制器，并由存储控制器将接收到的待加密数据存入存储器中。
在一些实施例中，由BMC芯片内的DMA模块将待加密数据从存储器中取出且将其发送至配置完成的加密模块中进行加密处理包括：
由BMC芯片内的DMA模块将待加密数据通过存储控制器从存储器中取出，并将取出后的待加密数据通过互联总线传送至配置完成的加密模块中进行加密处理。
在一些实施例中，根据加密配置信息对BMC芯片内的加密模块进行配置包括：
根据加密配置信息对BMC芯片内的具有若干类型的加密算法的加密模块进行配置。
在一些实施例中，根据加密配置信息对BMC芯片内的具有若干类型的加密算法的加密模块进行配置包括：
根据加密配置信息从若干类型的加密算法中选择指定类型的加密算法，并基于指定类型的加密算法为加密模块配置相应的参数。
在一些实施例中，存储器包括DDR。
本发明的另一方面，还提供了一种数据加密系统，包括：
加密配置信息发送模块，配置用于由服务器主机通过PCIE总线将加密配置信息发送至BMC芯片；
待加密数据发送模块，配置用于响应于BMC芯片接收到加密配置信息，由服务器主机通过PCIE总线将待加密数据发送至BMC芯片；
加密模块配置模块，配置用于响应于BMC芯片接收到待加密数据，由BMC芯片内的PCIE模块将待加密数据存入存储器中，并根据加密配置信息对BMC芯片内的加密模块进行配置；以及
加密数据获得模块，配置用于响应于配置完成，由BMC芯片内的DMA模块将待加密数据从存储器中取出且将其发送至配置完成的加密模块中进行加密处理，以得到加密数据。
本发明的又一方面，还提供了一种计算机可读存储介质，存储有计算机程序指令，该计算机程序指令被处理器执行时实现上述方法。
本发明的再一方面，还提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机程序，该计算机程序被处理器执行时执行上述方法。
本发明至少具有以下有益技术效果：
本发明的数据加密方法不占用服务器主机资源，不会影响服务器主机性能；该方法使用PCIE总线与服务器主机进行数据传输，具有传输数据量大，传输数据延迟低的优点；其中加密模块包含多种算法，用户可以通过软件来设置具体运用的加密算法，并且可以通过软件来设置算法参数，功能应用十分灵活，使得BMC芯片可以广泛应用。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为根据本发明实施例提供的数据加密方法的示意图；
图2为根据本发明实施例提供的BMC芯片内部架构以及与服务器主机之间的连接的结构示意图；
图3为根据本发明实施例提供的数据加密系统的示意图；
图4为根据本发明实施例提供的实现数据加密方法的计算机可读存储介质的示意图；
图5为根据本发明实施例提供的执行数据加密方法的计算机设备的硬件结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称的非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备固有的其他步骤或单元。
基于上述目的，本发明实施例的第一个方面，提出了一种数据加密方法的实施例。图1示出的是本发明提供的数据加密方法的实施例的示意图。如图1所示，本发明实施例包括如下步骤：
步骤S10、由服务器主机通过PCIE总线将加密配置信息发送至BMC芯片；
步骤S20、响应于BMC芯片接收到加密配置信息，由服务器主机通过PCIE总线将待加密数据发送至BMC芯片；
步骤S30、响应于BMC芯片接收到待加密数据，由BMC芯片内的PCIE模块将待加密数据存入存储器中，并根据加密配置信息对BMC芯片内的加密模块进行配置；
步骤S40、响应于配置完成，由BMC芯片内的DMA模块将待加密数据从存储器中取出且将其发送至配置完成的加密模块中进行加密处理，以得到加密数据。
BMC(Baseboard Management Controller)表示基板管理控制器，其通过监控系统的电源、温度等来保证系统处于正常运行的状态，在服务器系统中主要起管理和维护的作用，它是一个独立的系统，不依赖于系统上的其它硬件(比如CPU、内存等)，也不依赖于BIOS(基本输入输出系统)、OS(操作系统)等，但是BMC可以与BIOS和OS交互，可以起到更好的平台管理作用，由于BMC本身是一个带外处理器的小系统，所以也可以单独处理某些工作。
本实施例中，BMC芯片与服务器主机之间使用PCIE总线进行数据通信。PCIE(Peripheral Component Interconnect Express)是一种高速串行计算机扩展总线标准，属于高速串行点对点双通道高带宽传输，所连接的设备分配独享通道带宽，不共享总线带宽。其定义了多个宽度的插槽和连接器：x1、x4、x8、x12、x16和x32，通常，低速外设(例如Wi-Fi卡)使用单通道(x1)链路，而图形适配器更多的使用更快更宽的16通道链路。
DMA(Direct Memory Access)表示直接存储器，其访问允许不同速度的硬件装置来沟通，而不需要依赖于CPU的大量中断负载，否则，CPU需要从来源把每一片段的资料复制到暂存器，然后把它们再次写回到新的地方。在这个时间中，CPU对于其他的工作来说就无法使用。
本发明实施例的针对BMC芯片的数据加密方法即为服务器数据加密技术中的嵌入式专门加密设备的方式，其灵活性高，可以提供端口的加密，对服务器主机性能影响小，设备本身提供加密功能，且支持异构存储。
现有BMC芯片中通常加密功能较单一，且配置不灵活，本发明实施例所提出的加密功能包含多种算法模块，可以通过服务器主机软件配置具体使用哪种加密算法，以及配置算法的参数，扩展了芯片功能使用的灵活性。
现有的服务器加密技术中通常采用主机软件加密的这种方式，该方式具有成本低、不需要购买额外储存设备，并且对用户现有的系统改动小等优点，但其运行时会对主机的性能有所影响，本发明实施例的针对BMC芯片的数据加密方法可以在BMC芯片完成对服务器主机运行状态的监控和管理之外，同时可以实现对主机数据进行加密的功能，这种实现方式不会对主机的性能产生影响，同时BMC芯片与服务器主机之间采用PCIE总线接口来传输数据，该接口具有通信速率高、数据延迟小等优点，使得加密功能的完成实时性更高。
本发明实施例的数据加密方法不占用服务器主机资源，不会影响服务器主机性能；该方法使用PCIE总线接口与服务器主机进行数据传输，具有传输数据量大，传输数据延迟低的优点；该加密功能包含ECC、RSA等多种算法，用户可以通过软件来设置具体运用的加密算法，并且可以通过软件来设置算法参数，功能应用十分灵活，使得BMC芯片具有非常广泛的应用范围。该方法可以协助服务器主机处理加密数据，增强主机性能，同时具备多种加密算法可供选择，运用十分灵活。
在一些实施例中，方法还包括：响应于加密处理完成后得到加密数据，由DMA模块将加密数据存入存储器中，并由BMC芯片通过PCIE总线向服务器主机发送加密完成的消息；响应于服务器主机接收到加密完成的消息，通过PCIE总线读取存储器中的加密数据。
在一些实施例中，由BMC芯片内的PCIE模块将待加密数据存入存储器中包括：由PCIE模块通过BMC芯片内的互联总线将待加密数据传送至存储控制器，并由存储控制器将接收到的待加密数据存入存储器中。
在一些实施例中，由BMC芯片内的DMA模块将待加密数据从存储器中取出且将其发送至配置完成的加密模块中进行加密处理包括：由BMC芯片内的DMA模块将待加密数据通过存储控制器从存储器中取出，并将取出后的待加密数据通过互联总线传送至配置完成的加密模块中进行加密处理。
在一些实施例中，存储器包括DDR。
DDR，即双倍速率同步动态随机存储器，是内存的其中一种。
图2示出了BMC芯片内部架构以及与服务器主机之间的连接的结构示意图。如图2所示，BMC芯片内部包含CPU(中央处理器)、芯片内部互联总线、DMA控制器、DDR控制器(即存储控制器)、加(解)密模块、PCIE模块等，各模块功能如下：
CPU：实现芯片内部算术运算及各功能模块的逻辑控制功能；
芯片内部互联总线：为芯片内部各个功能模块之间数据与指令的传输提供通道；
DMA控制器：实现芯片内部数据的搬移工作；
DDR控制器：实现将数据存入/取出DDR颗粒；
加(解)密模块：实现数据的加(解)密功能，包含ECC、RSA等多种加(解)算法可供选择；
PCIE模块：实现数据从芯片内部互联总线与PCIE总线协议之间的转换。
在一些实施例中，根据加密配置信息对BMC芯片内的加密模块进行配置包括：根据加密配置信息对BMC芯片内的具有若干类型的加密算法的加密模块进行配置。
在一些实施例中，根据加密配置信息对BMC芯片内的具有若干类型的加密算法的加密模块进行配置包括：根据加密配置信息从若干类型的加密算法中选择指定类型的加密算法，并基于指定类型的加密算法为加密模块配置相应的参数。
上述实施例中，BMC芯片内部包含多种加密算法模块，比如ECC、RSA等，用户可以通过软件来选择具体使用哪种加密算法模块，并可以通过软件来配置相关的算法参数，解决了现有技术中加密算法功能单一、配置不灵活的缺点。ECC是“Elliptic CurveCryptography”的简写，是椭圆曲线加密算法，是一种公钥加密算法。RSA公开密钥密码体制是一种使用不同的加密密钥与解密密钥，“由已知加密密钥推导出解密密钥在计算上是不可行的”密码体制。
在另一实施例中，图2的BMC芯片内部架构中包括解密模块，相应的，数据解密流程如下：
1)服务器主机通过PCIE总线发送配置信息至BMC芯片，包含解密模块类型，解密算法参数等信息；
2)服务器主机通过PCIE总线将要解密的数据发送给BMC芯片；
3)BMC芯片PCIE模块收到待解密数据后，通过芯片内部互联总线将待解密数据传送给DDR控制器，DDR控制器产生相应的控制时序，将数据存入外部独立的DDR颗粒中，并配置好解密模块的算法类型及参数；
4)BMC芯片CPU配置DMA模块相关寄存器，然后启动DMA功能，将待解密数据通过DDR控制器从外部独立的DDR颗粒中取出，并将数据通过芯片内部互联总线送入解密模块进行处理；
5)当解密模块完成数据解密功能后会通知BMC芯片的CPU，CPU通过配置DMA模块寄存器，将数据从解密模块读出，并将数据通过DDR控制器存入外部独立的DDR颗粒中；
6)BMC芯片通过PCIE总线告知服务器主机解密数据已完成，以及DDR颗粒中解密数据的地址；
7)服务器主机发送读取解密数据指令以及DDR中存放解密数据的地址给PCIE模块，PCIE模块通过芯片内部互联总线，经过DDR控制器读取外部独立的DDR颗粒中的解密数据，并将数据通过PCIE总线传送给服务器主机。
现有BMC芯片中通常解密功能较单一，且配置不灵活，本实施例所提出的解密功能包含多种算法模块，可以通过服务器主机软件配置具体使用哪种解密算法，以及配置算法的参数，扩展了芯片功能使用的灵活性。
本实施例的数据解密方法不占用服务器主机资源，不会影响服务器主机性能；该方法使用PCIE总线接口与服务器主机进行数据传输，具有传输数据量大，传输数据延迟低的优点；该解密功能包含ECC、RSA等多种算法，用户可以通过软件来设置具体运用的解密算法，并且可以通过软件来设置算法参数，功能应用十分灵活，使得BMC芯片具有非常广泛的应用范围。该方法可以协助服务器主机处理解密数据，增强主机性能，同时具备多种解密算法可供选择，运用十分灵活。
本发明实施例的第二个方面，还提供了一种数据加密系统。图3示出的是本发明提供的数据加密系统的实施例的示意图。如图3所示，一种数据加密系统包括：加密配置信息发送模块10，配置用于由服务器主机通过PCIE总线将加密配置信息发送至BMC芯片；待加密数据发送模块20，配置用于响应于BMC芯片接收到加密配置信息，由服务器主机通过PCIE总线将待加密数据发送至BMC芯片；加密模块配置模块30，配置用于响应于BMC芯片接收到待加密数据，由BMC芯片内的PCIE模块将待加密数据存入存储器中，并根据加密配置信息对BMC芯片内的加密模块进行配置；以及加密数据获得模块40，配置用于响应于配置完成，由BMC芯片内的DMA模块将待加密数据从存储器中取出且将其发送至配置完成的加密模块中进行加密处理，以得到加密数据。
本发明实施例的第三个方面，还提供了一种计算机可读存储介质，图4示出了根据本发明实施例提供的实现数据加密方法的计算机可读存储介质的示意图。如图4所示，计算机可读存储介质3存储有计算机程序指令31。该计算机程序指令31被处理器执行时实现如下步骤：
由服务器主机通过PCIE总线将加密配置信息发送至BMC芯片；
响应于BMC芯片接收到加密配置信息，由服务器主机通过PCIE总线将待加密数据发送至BMC芯片；
响应于BMC芯片接收到待加密数据，由BMC芯片内的PCIE模块将待加密数据存入存储器中，并根据加密配置信息对BMC芯片内的加密模块进行配置；
响应于配置完成，由BMC芯片内的DMA模块将待加密数据从存储器中取出且将其发送至配置完成的加密模块中进行加密处理，以得到加密数据。
在一些实施例中，步骤还包括：响应于加密处理完成后得到加密数据，由DMA模块将加密数据存入存储器中，并由BMC芯片通过PCIE总线向服务器主机发送加密完成的消息；响应于服务器主机接收到加密完成的消息，通过PCIE总线读取存储器中的加密数据。
在一些实施例中，由BMC芯片内的PCIE模块将待加密数据存入存储器中包括：由PCIE模块通过BMC芯片内的互联总线将待加密数据传送至存储控制器，并由存储控制器将接收到的待加密数据存入存储器中。
在一些实施例中，由BMC芯片内的DMA模块将待加密数据从存储器中取出且将其发送至配置完成的加密模块中进行加密处理包括：由BMC芯片内的DMA模块将待加密数据通过存储控制器从存储器中取出，并将取出后的待加密数据通过互联总线传送至配置完成的加密模块中进行加密处理。
在一些实施例中，根据加密配置信息对BMC芯片内的加密模块进行配置包括：根据加密配置信息对BMC芯片内的具有若干类型的加密算法的加密模块进行配置。
在一些实施例中，根据加密配置信息对BMC芯片内的具有若干类型的加密算法的加密模块进行配置包括：根据加密配置信息从若干类型的加密算法中选择指定类型的加密算法，并基于指定类型的加密算法为加密模块配置相应的参数。
在一些实施例中，存储器包括DDR。
应当理解，在相互不冲突的情况下，以上针对根据本发明的数据加密方法阐述的所有实施方式、特征和优势同样地适用于根据本发明的数据加密系统和存储介质。
本发明实施例的第四个方面，还提供了一种计算机设备，包括如图5所示的存储器402和处理器401，该存储器402中存储有计算机程序，该计算机程序被该处理器401执行时实现上述任意一项实施例的方法。
如图5所示，为本发明提供的执行数据加密方法的计算机设备的一个实施例的硬件结构示意图。以如图5所示的计算机设备为例，在该计算机设备中包括一个处理器401以及一个存储器402，并还可以包括：输入装置403和输出装置404。处理器401、存储器402、输入装置403和输出装置404可以通过总线或者其他方式连接，图5中以通过总线连接为例。输入装置403可接收输入的数字或字符信息，以及产生与数据加密系统的用户设置以及功能控制有关的键信号输入。输出装置404可包括显示屏等显示设备。
存储器402作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本申请实施例中的数据加密方法对应的程序指令/模块。存储器402可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储数据加密方法的使用所创建的数据等。此外，存储器402可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器402可选包括相对于处理器401远程设置的存储器，这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
处理器401通过运行存储在存储器402中的非易失性软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现上述方法实施例的数据加密方法。
最后需要说明的是，本文的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM)，该RAM可以充当外部高速缓存存储器。作为例子而非限制性的，RAM可以以多种形式获得，比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDRSDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)、以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里功能的下列部件来实现或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种数据加密方法，其特征在于，包括以下步骤：
由服务器主机通过PCIE总线将加密配置信息发送至BMC芯片；
响应于所述BMC芯片接收到所述加密配置信息，由所述服务器主机通过所述PCIE总线将待加密数据发送至所述BMC芯片；
响应于所述BMC芯片接收到所述待加密数据，由所述BMC芯片内的PCIE模块将所述待加密数据存入存储器中，并根据所述加密配置信息对所述BMC芯片内的加密模块进行配置；
响应于配置完成，由所述BMC芯片内的DMA模块将所述待加密数据从所述存储器中取出且将其发送至所述配置完成的加密模块中进行加密处理，以得到加密数据。
2.根据权利要求1所述的方法，其特征在于，还包括：
响应于加密处理完成后得到所述加密数据，由所述DMA模块将所述加密数据存入所述存储器中，并由所述BMC芯片通过所述PCIE总线向所述服务器主机发送加密完成的消息；
响应于所述服务器主机接收到所述加密完成的消息，通过所述PCIE总线读取所述存储器中的所述加密数据。
3.根据权利要求1所述的方法，其特征在于，由所述BMC芯片内的PCIE模块将所述待加密数据存入存储器中包括：
由所述PCIE模块通过所述BMC芯片内的互联总线将所述待加密数据传送至存储控制器，并由所述存储控制器将接收到的所述待加密数据存入所述存储器中。
4.根据权利要求3所述的方法，其特征在于，由所述BMC芯片内的DMA模块将所述待加密数据从所述存储器中取出且将其发送至所述配置完成的加密模块中进行加密处理包括：
由所述BMC芯片内的DMA模块将所述待加密数据通过所述存储控制器从所述存储器中取出，并将取出后的所述待加密数据通过所述互联总线传送至所述配置完成的加密模块中进行加密处理。
5.根据权利要求1所述的方法，其特征在于，根据所述加密配置信息对所述BMC芯片内的加密模块进行配置包括：
根据所述加密配置信息对所述BMC芯片内的具有若干类型的加密算法的加密模块进行配置。
6.根据权利要求5所述的方法，其特征在于，根据所述加密配置信息对所述BMC芯片内的具有若干类型的加密算法的加密模块进行配置包括：
根据所述加密配置信息从所述若干类型的加密算法中选择指定类型的加密算法，并基于所述指定类型的加密算法为所述加密模块配置相应的参数。
7.根据权利要求1所述的方法，其特征在于，所述存储器包括DDR。
8.一种数据加密系统，其特征在于，包括：
加密配置信息发送模块，配置用于由服务器主机通过PCIE总线将加密配置信息发送至BMC芯片；
待加密数据发送模块，配置用于响应于所述BMC芯片接收到所述加密配置信息，由所述服务器主机通过所述PCIE总线将待加密数据发送至所述BMC芯片；
加密模块配置模块，配置用于响应于所述BMC芯片接收到所述待加密数据，由所述BMC芯片内的PCIE模块将所述待加密数据存入存储器中，并根据所述加密配置信息对所述BMC芯片内的加密模块进行配置；以及
加密数据获得模块，配置用于响应于配置完成，由所述BMC芯片内的DMA模块将所述待加密数据从所述存储器中取出且将其发送至所述配置完成的加密模块中进行加密处理，以得到加密数据。
9.一种计算机可读存储介质，其特征在于，存储有计算机程序指令，所述计算机程序指令被处理器执行时实现如权利要求1-7任意一项所述的方法。
10.一种计算机设备，包括存储器和处理器，其特征在于，所述存储器中存储有计算机程序，所述计算机程序被所述处理器执行时执行如权利要求1-7任意一项所述的方法。
CN202111171355.3A 2021-10-08 2021-10-08 一种数据加密方法、系统、存储介质及设备 Pending CN113987528A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111171355.3A CN113987528A (zh) 2021-10-08 2021-10-08 一种数据加密方法、系统、存储介质及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111171355.3A CN113987528A (zh) 2021-10-08 2021-10-08 一种数据加密方法、系统、存储介质及设备

Publications (1)

Publication Number Publication Date
CN113987528A true CN113987528A (zh) 2022-01-28

Family

ID=79737779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111171355.3A Pending CN113987528A (zh) 2021-10-08 2021-10-08 一种数据加密方法、系统、存储介质及设备

Country Status (1)

Country Link
CN (1) CN113987528A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024114601A1 (zh) * 2022-11-30 2024-06-06 苏州元脑智能科技有限公司 一种对视频流实时加密的方法、装置及设备

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024114601A1 (zh) * 2022-11-30 2024-06-06 苏州元脑智能科技有限公司 一种对视频流实时加密的方法、装置及设备

Similar Documents

Publication Publication Date Title
US10552604B2 (en) Hardware isolated secure processing system within a secure element
TW201945976A (zh) 加密卡、電子設備及加密服務方法
US10140242B2 (en) General purpose input/output (GPIO) signal bridging with I3C bus interfaces and virtualization in a multi-node network
US10402565B2 (en) In-system provisioning of firmware for a hardware platform
JP6538610B2 (ja) 外部不揮発性メモリに間接アクセスするセキュリティデバイス
US8195856B2 (en) I/O and memory bus system for DFPS and units with two- or multi-dimensional programmable cell architectures
US20030097513A1 (en) l/O and memory bus system for DFPs and units with two- or multi-dimensional programmable cell architectures
US20150121060A1 (en) Methods for configurable hardware logic device reloading and devices thereof
CN108108324B (zh) 一种pcie扩展方法与装置
CN110580420A (zh) 基于集成芯片的数据处理方法、计算机设备、存储介质
JP2018531461A6 (ja) マルチステージブートイメージロードおよびプログラマブルロジックデバイスの構成
CN112035900B (zh) 一种高性能密码卡以及其通信方法
CN106598886B (zh) I/o总线共享存储器系统
CN113987528A (zh) 一种数据加密方法、系统、存储介质及设备
CN103246623A (zh) Soc计算设备扩展系统
CN103150523B (zh) 一种简易的嵌入式可信终端系统及方法
US10169616B1 (en) Cryptographic processing of data and instructions stored off-chip
CN115238642A (zh) 一种基于FPGA的外设总线的crossbar设计系统和方法
EP4095704B1 (en) Processing system, related integrated circuit, device and method
CN111221774B (zh) 处理单元配置方法和处理单元配置装置
US12117949B2 (en) Configurable cryptographic processor with integrated DMA interface for secure data handling
CN218630792U (zh) 一种plc信息安全保护装置
CN110493209B (zh) 一种数据处理方法、装置及fpga和存储介质
CN117632280A (zh) 安全启动过程
JP2016133898A (ja) 画像処理装置、画像処理装置の制御方法、及びプログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination