CN113986797A - 集成电路管芯之间的接口桥 - Google Patents

集成电路管芯之间的接口桥 Download PDF

Info

Publication number
CN113986797A
CN113986797A CN202111271280.6A CN202111271280A CN113986797A CN 113986797 A CN113986797 A CN 113986797A CN 202111271280 A CN202111271280 A CN 202111271280A CN 113986797 A CN113986797 A CN 113986797A
Authority
CN
China
Prior art keywords
die
integrated circuit
interface
circuit device
logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111271280.6A
Other languages
English (en)
Other versions
CN113986797B (zh
Inventor
J.舒尔茨
J.琼斯
G.沃利克斯
D.帕蒂尔
D.门德尔
K.杜韦尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN202111271280.6A priority Critical patent/CN113986797B/zh
Publication of CN113986797A publication Critical patent/CN113986797A/zh
Application granted granted Critical
Publication of CN113986797B publication Critical patent/CN113986797B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4045—Coupling between buses using bus bridges where the bus bridge performs an extender function
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1735—Controllable logic circuits by wiring, e.g. uncommitted logic arrays
    • H03K19/1736—Controllable logic circuits by wiring, e.g. uncommitted logic arrays in which the wiring can be modified
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W56/00—Synchronisation arrangements
    • H04W56/001—Synchronization between nodes
    • H04W56/0015—Synchronization between nodes one node acting as a reference for the others

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及集成电路管芯之间的接口桥。公开了一种使得能够实现第一集成电路管芯与第二集成电路管芯之间的通信的接口桥。这两个集成电路管芯可以经由芯片到芯片互连来连接。第一集成电路管芯可以包括可编程逻辑结构。第二集成电路管芯可以支持第一集成电路管芯。第一集成电路管芯和次级集成电路管芯可以使用接口桥经由芯片到芯片互连与彼此通信。第一和第二组件集成电路可以包括实现接口桥的电路，所述接口桥可以使用数据接收时钟提供从第二集成电路管芯到第一集成电路管芯的源同步通信。

Description

集成电路管芯之间的接口桥
本申请是申请日为2017年12月28日，申请号为201711459131.6并且发明名称为“集成电路管芯之间的接口桥”申请的分案申请。
交叉引用
出于所有目的，通过引用而整体地合并2016年12月28日提交的美国专利申请序列号15/392,209“Seemingly Monolithic Interface Between Separate IntegratedCircuit Die”。
背景技术
本公开涉及用于在包括可编程逻辑的第一集成电路管芯与支持第一集成电路管芯的第二集成电路管芯之间的高效通信的接口桥。
该章节意图引导读者接触可能与下面描述和/或要求保护的本公开的各种方面相关的领域的各种方面。该讨论被认为有助于为读者提供背景信息以促进对本公开的各种方面的更好理解。因而，可以理解，要就此而论地阅读这些陈述，并且这些陈述不作为对现有技术的承认。
集成电路设备被用在众多电子系统中。计算机、手持设备、便携式电话、电视、工业控制系统、机器人技术和电信联网——仅举几例——全部使用集成电路设备。集成电路设备可以使用将电路图案化到衬底晶片上的光刻技术来形成，所述衬底晶片被切块以形成数个（一般相同的）单独的集成电路管芯。每一个集成电路管芯可以包括许多不同的组件，诸如可编程逻辑结构、数字或模拟信号传输电路、数字信号处理电路、专用数据处理电路、存储器等。一般地，不同的组件可以基于不同的底层技术。因而，集成电路设备的不同组件可以更好地适于不同的开发周期或者制造技术。例如，诸如现场可编程门阵列（FPGA）结构之类的可编程逻辑结构可以良好地缩放（scale）至较小的尺寸并且因而可以极大地从较新的光刻技术获益。另一方面，其它技术，诸如某些模拟信号传输电路，可能没有也缩放，并且可能较好地适于较旧的制造技术。
为了使得能够更加独立地开发集成电路设备的不同组件，可以将组件中的一些移动到芯片外。代替单个单片（monolithic）设计，具有组件中的一些的第一集成电路管芯可以与具有其它组件的第二集成电路管芯分离地制造。照此，各种分离的集成电路管芯可以使用不同的光刻技术或代来制造，并且可以根据不同的时间表来开发。但是，将组件分离成分离的管芯可能需要付出代价。也就是，可能难以或者不可能在分离的第一集成电路管芯与第二集成电路管芯之间使用相同数目的导线。
发明内容
下面阐述对在本文中公开的某些实施例的总结。应当理解，呈现这些方面仅用以向读者提供对这些的某些实施例的简要总结，并且这些方面不意图限制本公开的范围。实际上，本公开可以涵盖下面可能没有阐述的多种方面。
提供了一种使得能够实现第一集成电路管芯与第二集成电路管芯之间的通信的接口桥。这两个集成电路管芯可以经由硅桥的芯片到芯片互连来连接。第一集成电路管芯可以包括可编程逻辑结构。第二集成电路管芯可以支持第一集成电路管芯。第一集成电路管芯和次级（secondary）集成电路管芯可以使用接口桥经由芯片到芯片互连与彼此通信。第一和第二组件集成电路可以包括实现接口桥的电路，所述接口桥可以使用数据接收时钟提供从第二集成电路管芯到第一集成电路管芯的源同步通信。
在另一个示例中，一种方法包括从收发器的网络连接接收用于第一集成电路管芯的可编程逻辑结构的配置信号。收发器可以被置于与第一集成电路管芯分离的第二集成电路管芯中。可以经由源同步连接将配置信号从第二集成电路管芯传送至第一集成电路管芯。
在另一个示例中，一种集成电路设备包括可编程逻辑结构以及到第二集成电路设备的接口，所述接口包括与第二集成电路设备的相应互连点对应的多个互连点。互连点可以被成对布置，所述对可以通过接口来选择性地配置，所述接口是以下中的一个：两个单端输入、两个单端输出、差分输入和差分输出。所述对中的至少一些可能能够通过接口来选择性地配置，所述接口是：数据引脚、组合引脚和时钟引脚。接口可以准许从第二集成电路设备接收配置信号以对第一集成电路设备的可编程逻辑结构进行配置。
可以关于本公开的各种方面而做出上面指出的特征的各种细化。同样还可以将其它特征并入这些各种方面中。可以单独地或以任何组合做出这些细化和附加特征。例如，可以将下面关于说明的实施例中的一个或多个所讨论的各种特征独自地或者以任何组合并入本发明的上面描述的方面中的任何方面中。上面呈现的简要总结仅意图使读者熟悉本公开的实施例的某些方面和上下文，而没有对所要求保护的主题的限制。
附图说明
在阅读以下详细描述时以及在参照附图时，可以更好地理解本公开的各种方面，在附图中：
图1是依照实施例的具有促进管芯之间的高效通信的接口桥的多管芯集成电路系统的框图；
图2是依照实施例的图1的集成电路系统的部分的示意性横断面视图；
图3是图示了依照实施例的图1的集成电路系统的接口桥的电路的逻辑层的框图；
图4是图示了依照实施例的图1的集成电路系统的第一集成电路管芯和第二集成电路管芯的互连点之间的逻辑和物理连接的示意图；
图5是图示了依照实施例的作为两个单端输入的一对互连点的配置的示意图；
图6是图示了依照实施例的作为两个单端输出的一对互连点的配置的示意图；
图7是图示了依照实施例的作为两个单端差分输入的一对互连点的配置的示意图；
图8是图示了依照实施例的作为两个单端差分输出的一对互连点的配置的示意图；
图9是依照实施例的用于第一集成电路管芯与第二集成电路管芯之间的通信的主动冗余的方法的流程图；
图10是依照实施例的用于某些高优先级信号的被动冗余的方法的流程图；
图11是依照实施例的用于使得可编程逻辑结构能够被安全地配置在第一集成电路管芯上的编码冗余的方法的流程图；
图12是依照实施例的使用接口桥的源同步数据通信的框图；
图13是图示了依照实施例的通过在接口桥中（例如，经由防火墙）分离来自第二集成电路管芯的配置信号的对第一集成电路管芯的可编程逻辑结构的安全配置的框图；以及
图14是图示了依照实施例的通过在第一集成电路管芯的安全设备管理器中（例如，使用防火墙）分离来自第二集成电路管芯的配置信号的对第一集成电路管芯的可编程逻辑结构的安全配置的框图。
具体实施方式
下面将描述一个或多个具体实施例。在提供对这些实施例的简明描述的努力中，并非在说明书中描述实际实现方案的所有特征。可以领会，在任何这样的实际实现方案的开发中，如在任何工程化或设计项目中，必须做出众多实现方案特定的决定以实现开发者的具体目标，诸如遵守系统相关和商业相关的约束，其可以从一个实现方案到另一个实现方案而变化。此外，可以领会，这样的开发努力可能是复杂且耗时的，但是对于获益于本公开的普通技术人员而言，尽管如此其将是设计、制造和制作的常规工作。
可以将多芯片系统表示为在高效事件中在彼此之间传送信号的分离的集成电路管芯的3D或2.5D系统。3D互连牵涉将集成电路管芯堆叠在彼此上面，而2.5D互连牵涉通过某种形式的硅桥连接集成电路管芯，所述硅桥诸如硅内插器、置于衬底中的桥结构（例如，英特尔公司的嵌入式多管芯互连桥（EMIB））或者从将一个管芯堆叠在另一个上面的直接连接。在3D或2.5D布置中，管芯之间可用的连接的数目可能少于在多个管芯替代地是单个单片集成电路管芯的部分时可能可用的连接的数目。然而，有许多原因要分离集成电路管芯，而不是将它们组合成单个单片集成电路管芯。特别地，一些技术，诸如在高速收发器中使用的模拟技术，可能没有像其它电路那样容易地缩放至较新的光刻技术，所述其它电路诸如可编程逻辑器件（PLD）的可编程结构，诸如现场可编程门阵列（FPGA）结构。然而，当不同的管芯分离时，它们之间的一次单片通信可以被替换为高效的接口桥通信系统，诸如在本公开中描述的系统。
可以在不同集成电路管芯之间获得集成电路管芯之间的高效通信，所述不同集成电路管芯是分离的，而不是单个、单片集成电路设备的部分。在一些情况下，可能合期望的是，维持集成电路管芯之间的通信，好像它们以单片解决方案进行连接。即，从每一个分离的集成电路管芯的角度来看，可能有利的是看起来像是单片地连接在一个较大的集成电路管芯中。
在牵涉可编程逻辑器件（PLD）结构（诸如FPGA结构）的特定示例中，可以存在潜在地多种多样的次级集成电路管芯，其可以连接到第一、主要的FPGA集成电路管芯。这些次级集成电路管芯可以包括收发器、数字处理电路、中央处理单元（CPU）子系统、并行输入/输出（I/O）卸载、数字信号处理（DSP）阵列等。此外，可编程逻辑结构可能能够使用从外部源接收的编程指令（配置位流）的集合进行配置，所述外部源诸如网络或存储器设备。因而，从用户的角度来看，本公开的接口桥可能看起来以与之前可用的单片解决方案相同的方式进行操作。
考虑到这一点，提供了用于在两个集成电路管芯之间提供接口桥的系统和方法。特别地，在至少一些示例中，集成电路管芯中的一个可以包括可编程逻辑结构，诸如FPGA结构。接口桥可以提供不同管芯之间的高效、紧凑的互连。接口桥可以使用源同步连接，以使用基础管芯中的自适应逻辑以使得返回信号看起来像是同步的来消除跨接口桥的同步交叉的问题。此外，接口桥可以作为分层协议进行操作。即，接口桥可以使用硬化物理输入/输出（I/O）层，硬化物理输入/输出（I/O）层在可以从硬化或软逻辑形成的较高级协议层的控制之下进行操作。如上面所提及的，接口桥可以使得能够互连多种不同的集成电路管芯，诸如收发器、用于数字协议处理的电路、CPU子系统、并行I/O卸载、以及其它数据处理卸载，诸如DSP阵列或者图形处理单元（GPU）处理器。
配置可编程逻辑结构可以通过由接口桥协议支持的配置片上网络（configuration network on chip）（CNOC）连接进行支持。这可以准许多个安全等级，诸如安全和不安全的附连管芯。这还可以允许基础管芯的可编程逻辑结构的安全区域与来自连接的次级集成电路管芯的外部访问（例如，经由防火墙电路）分离。
接口桥还可以提供若干形式的冗余。该冗余可以包括绕过（route around）失效的物理互连的主动冗余；其中在两个不同的连接之上将较高优先级的状态信号传输两次的被动冗余；和/或尽管错误还重构信号的编码冗余，其可以支持基础管芯的可编程逻辑结构的配置并且允许使用初始配置信号来冗余地配置互连桥。
此外，接口桥可以支持多个定义的信号传送协议，诸如串行移位链实现方案（其可以使得要传送的信号能够以时间高效的方式跨接口缓慢地转变）、寄存器存储器-映射的总线通信协议和/或数据总线传送通信协议。接口桥还可以准许将互连分组成对。每一对可以可配置为通用引脚，所述通用引脚可以作为两个单端输入、两个单端输出、差分输入或者差分输出进行操作。
考虑到这一点，示例集成电路（IC）系统10包括连接到任何适合数目的次级集成电路（IC）管芯14的第一集成电路（IC）管芯12。第一IC管芯12和次级IC管芯14可以通过任何适合的导电桥或者在第一IC管芯12与次级IC管芯14之间的直接连接进行连接，所述导电桥诸如硅桥16或者置于衬底中的桥结构（例如，英特尔公司的嵌入式多管芯互连桥（EMIB））。第一IC管芯12和次级IC管芯14可以是任何适合的集成电路设备。在一个示例中，第一IC管芯12是包括可编程逻辑结构的集成电路设备，并且次级IC管芯14是高速收发器。IC系统10可以从第一IC管芯12和次级IC管芯14的分离获益，因为这些管芯的底层技术可以是不同的。照此，可以以适于每一个管芯的技术的较模块化方式来开发它们。
虽然下面提供的示例可能涉及作为可编程逻辑器件的第一IC管芯12并且涉及作为高速收发器的次级IC管芯14，但是其它类型的集成电路设备可以从本公开获益。这些可以包括数字处理电路、中央处理单元（CPU）子系统、并行输入/输出（I/O）卸载、数字信号处理（DSP）阵列等。
第一IC管芯12可以经由逻辑接口桥（IB）18通过硅桥16的物理芯片到芯片互连而连接到次级IC管芯14，所述逻辑接口桥（IB）18控制发送和接收信号的方式。即，如本文中所使用的，接口桥18表示第一IC管芯12与次级IC管芯14之间的逻辑连接。接口桥18处置在硅桥16的物理芯片到芯片互连之间的信号传送。
接口桥18可以允许配置片上网络（CNOC）20接口在第一IC管芯12到次级IC管芯14之间延伸。CNOC 20允许来自次级IC管芯14的配置信号进入第一IC管芯12以用于编程第一IC管芯12的可编程逻辑结构。即使如此，还应当理解，可以使用其它类型的集成电路管芯，其使用接口桥18的其它方面，但是不提供CNOC 20，因为第一IC管芯12可能不在所有实施例中都包括可编程逻辑结构。当第一IC管芯12包含可编程逻辑结构（诸如FPGA结构）时，接口桥18仍然可能特别地有用。
图2示出了沿图1的切割线2-2的IC系统10的示意性横断面视图。如可以在图2中看出的，硅桥16可以是内插器（如所示）或者可以是置于衬底上的任何其它适合的硅桥（例如，互连桥，诸如英特尔公司的嵌入式多管芯互连桥（EMIB））。在其它示例中，第一IC管芯12和次级IC管芯14可以通过一种形式的堆叠而直接地彼此连接。在图2中示出的示例中，硅桥16表示使用焊接球30的球栅阵列（BGA）的内插器，其可以电连接到其它电路，诸如印刷电路板（PCB）（未示出）。第一IC管芯12和次级IC管芯14之间的物理互连通过对应的相应互连点32（此处，采取微凸块（microbump）的形式）而发生，所述互连点32通过硅桥16内的芯片到芯片互连34而彼此耦合。
应当理解，图2表示使用硅桥16来连接第一IC管芯12和次级IC管芯14的2.5D布置。在其它实施例中，第一IC管芯12和次级IC管芯14可以在3D布置中连接，在该情况下，互连点32可以直接连接到其它IC。例如，次级IC管芯14可以堆叠在第一IC管芯12上面，并且互连点32可以直接连接到第一IC管芯12上的对应互连结构。
在2.5D或3D布置中，第一IC管芯12和次级IC管芯14可以关于在单片接口中也许可能的连接的数目而通过相对有限数目的物理连接进行通信（即，如果第一IC管芯12和次级IC管芯14被图案化到单个单片集成电路管芯上的话）。为了计及第一IC管芯12和次级IC管芯14之间的该有限数目的物理连接，接口桥18可以通过有限数目的连接高效地传送多种类型的信号。
为了支持这一点，接口桥18可以在逻辑上划分成若干个逻辑层，如由图3的层图50所示。特别地，层图50示出了第一IC管芯12的不同逻辑层52以及在次级IC管芯14时次级IC管芯14的逻辑层54。图3的特定示例图示了当次级IC管芯14包括高速串行接口（HSSI）收发器电路并且第一IC管芯12包括现场可编程门阵列（FPGA）结构时可能存在的逻辑层。接口桥18可以在逻辑上理解为通过在第一IC管芯12上的物理输入/输出（I/O）层56A和更高级的IB协议层58A以及在次级IC管芯14侧上的对应物理I/O层56B和更高级的IB协议层58B来形成。物理I/O层56A和56B经由芯片到芯片互连34而物理上彼此连接。
IB I/O层56A和56B表示通过芯片到芯片互连34向对应互连点传输信号或者从对应互连点接收信号的物理层。物理IB I/O层56A因而可以包括通过芯片到芯片互连34驱动信号和/或从芯片到芯片互连34接收信号的电路。一般而言，物理IB I/O层56A和56B可以通过硬化逻辑电路来实现。然而，在一些实施例中，物理I/O层56A和/或56B可以至少部分地通过已被配置成作为物理IB I/O层进行操作的可编程结构来形成。
更高级的IB协议层58A和58B表示分别在物理IB I/O层56A和56B的物理操作上面进行操作以使通过接口桥18发生的通信尽可能地无缝的逻辑层。即，当更高级的通信与接口桥18交互时，该更高级的通信可以不“看到”IB协议层58A和58B的操作或发生在物理IBI/O层56A和56B中的物理信号传输。从更高级的层的角度看来，IB 18可以看起来像是不可见（例如，“黑盒子”）。
更高级的逻辑层中的一些可以在第一IC管芯12上包括FPGA结构层60。FPGA结构层60可以通过接口桥18传送任何适合的逻辑控制，好像FPGA结构60单片地连接到次级IC管芯14那样。例如，FPGA结构60可以使用异步状态或控制信号进行操作，所述异步状态或控制信号可以通过IB 14经由源同步连接从次级IC管芯14进行接收。
次级IC管芯14还可以包括更高级的逻辑层，诸如PCI express层62、数字协议层64和/或HSSI模拟层66。可以将这些理解成表示次级IC管芯14可能能够执行的各种功能或操作。在图3的特定示例中，这些功能表示HSSI收发器的操作能力。然而，当次级IC管芯14包括其它电路（诸如存储器电路）时，其它功能可以取代这些逻辑层。例如，当次级IC管芯14包括存储器时，超出接口桥18层56B和58B的其它逻辑层可以包括随机存取存储器（RAM）功能。当IC管芯14包括中央处理单元（CPU）时，更高级的逻辑层可以包括CPU数据处理功能。
当第一IC管芯12如由FPGA结构层60所示的那样包括可编程逻辑结构时，IB协议层58A可以包括配置（CONFIG）逻辑68。这可以例如包括防火墙或其它配置信号处理逻辑，用以确保在如下访问被授权时仅给予经由接口桥18接收的配置数据对FPGA结构层60的安全部分的访问。在一个实施例中，CONFIG逻辑68表示到安全设备管理器（SDM）的专用路径，所述安全设备管理器分离对FPGA结构层60的安全区域的访问（如在图14中所示以及在下面进一步讨论的）。因为次级IC管芯14可以允许经由HSSI模拟层66、数字协议层64和/或PCIexpress层62发送配置信号，所以这些层和IB协议层58B可以包括配置逻辑70。配置逻辑70可以使得能够接收并且向IC管芯12的FPGA结构层60发送配置信号。
图4图示了次级IC管芯14上的互连点32中的一些到第一IC管芯12上的对应互连点32的映射。为了提供用于接口桥18的附加冗余，第一IC管芯12和次级IC管芯14上的互连点32可以分组成对。例如，如图4中所示，次级IC管芯14的互连点32可以分组成对80，所述对80通过芯片到芯片互连34连接到第一IC管芯12上的互连点32的对应对80。在实践中，次级IC管芯14的每一个互连点32物理上连接到第一IC管芯12的单个其它互连点32。然而，IB I/O层56A和56B或者IB协议层58A和58B可以在逻辑上将互连点32分组成对80。在图4的示例中，互连点32是可以将第一IC管芯12和次级IC管芯14物理上连接到硅桥16的芯片到芯片互连34的微凸块。然而，取决于用于针对特定目的的通信的特定物理连接的数目，互连点32可以采取其它形式（例如，导线键合、倒装芯片互连、球栅阵列（BGA）等）。例如，较少的物理连接可以被用在序列化状态接口协议模式中，所述序列化状态接口协议模式可以使得众多异步状态或控制信号的通信能够通过少得多的导线连续地传送。例如，这样的序列化状态接口协议模式可以用于通过单个串行连接（例如，至少一个数据线和至少一个时钟线，或者具有在接收时恢复的嵌入式时钟的单个数据线）传送大约50-100个或更多个异步信号。
互连点32中的一些可能由于在操作期间可能出现的制造缺陷或潜在失效而不支持连接。这些失效在图4中表示为失效的互连点连接82。IB I/O层56A和/或56B或者IB协议层58A和/或58B可能绕过这些失效的互连点82——即，通过使本将经由包括失效的互连点连接82的对80提供的信号替代地移位到另一对80。在一个示例中，当存在包括失效的互连点连接82的第一对80时，本将通过该对80载送的信号可以被移位到第一下一相邻对80，并且本将由第一下一相邻对80载送的信号可以被移位到第二下一相邻对80，等等。在其它示例中，对80可以由这两个下一相邻的功能互连点32形成（例如，如图4中所示）。
互连点32的对80可以用于载送多种不同类型的信号。在一个示例中，互连点32的每一对80可以表示数字引脚，所述数字引脚可以被配置到若干不同使用模式之一中。互连点32的对80可以例如作为数据引脚84进行操作，所述数据引脚84可以从次级IC管芯14上的数据总线向第一IC管芯12上的对应数据总线传送数据信号，或者反之亦然。数据引脚84可以使用源同步通信方案传送数据，如将在下面讨论的。
互连点32的其它对80可以作为组合信号引脚86进行操作，所述组合信号引脚86可以提供没有定时到时钟的任何信号，诸如重置信号或者这样的外部时钟信号。在该模式中，互连点32的对80可以在IB协议层58A和58B负责所有定时的情况下操作。在这些条件下，针对链路的最高速度可以将延迟量建模为近似一位时间。取决于在物理层56A和56B的驱动器和接收器中的在物理层处使用的电路，这可能近似从驱动器输入到接收器输出的500ps。互连点32的一些对80可以作为组合信号引脚88进行操作，所述组合信号引脚88可以以与组合引脚86类似的方式动作，但是其可以连接到IB I/O层56A或56B中来驱动时钟树以使得所接收的时钟能够充当用于源同步通信方案的接收数据时钟信号。利用时钟树变化、过程混合、不同管芯之间的相关的缺乏以及其它因素，这可以作为同步系统而运行近似400MHz左右。
附加地或者替换地，互连点32的对80中的一些或全部可以通过物理可配置性而高效地支持多个协议层。在一个示例中，互连点32的每一对80可以作为两个单端输入（图5）、两个单端输出（图6）、作为输入进行操作的差分对（图7）或者作为充当输出的差分对（图8）进行操作。在一些实施例中，互连点32的任何对应对80可以通过IB I/O层56A或56B或者通过IB协议层58A或58B而普遍地可编程成以这些配置中的任何配置进行动作。
附加冗余可以被包括在接口桥18中以支持用于跨接口桥18发送的信号的使用模式的混合。在一个示例中，三个类型的冗余可以并入接口桥18中。这些可以包括（1）主动冗余，（2）被动冗余和（3）编码冗余。图9的流程图100表示用于向接口桥18提供主动冗余的一个方法。可以在（单独的第一IC管芯12、次级IC管芯14或者硅桥16上的IC系统10）制造期间测试互连点32，以标识哪些互连点32不支持跨芯片到芯片互连34的信号（框102）。测试互连点32和/或对应的芯片到芯片互连34可以允许标识失效的互连点32（框104）。
使用可以标识互连点32中的哪些表示失效的互连点82的任何合适的存储装置，可以将失效的互连点82的映射存储在表示IB I/O层56A和56B的逻辑中或者在IB协议层58A和58B中。在一个示例中，每一个互连点具有关联的寄存器或保险丝。在一个示例中，这些寄存器或保险丝可以存储在第一IC管芯12上的安全设备管理器（SDM）中。在另一个示例中，寄存器或保险丝可以位于每一个互连点32处。每一个寄存器或保险丝可以被在制造期间永久性地编程以指示互连点32是否已经失效。例如，如果互连点32已经失效，则与互连点32关联的保险丝可能熔断。在另一个示例中，映射结构可以存储在存储器中，所述存储器存储对可能对物理I/O层56A和56B和/或IB协议层58A和58B可访问的所有失效的互连点32的指示。附加地或者替换地，如果意图发送的信号不能够被检测到或者不能在接收时恰当地均等，则可以在制造之后以及在操作期间检测失效。在该情况下，IB协议层58A和58B可以经由互连点32的其它对80向彼此传送对信号的失效的指示。IB协议层58A和58B可以存储记录，所述记录可以是永久性存储器记录，其指示将不使用互连点32或者互连点32的对80。
在此之后，在操作期间，接口桥18可以避免使用失效的互连点82，替代地绕过失效的互连点82（框108）。如上面指出的，这可以经由IB I/O层56A和/或56B或者IB协议层58A和/或58B而完成。IB I/O层56A和/或56B或者IB协议层58A和/或58B可以将本将通过包括失效的互连点连接82的对80提供的信号替代地移位至另一对80。在一个示例中，当存在包括失效的互连点连接82的第一对80时，本将通过该对80载送的信号可以移位至第一下一相邻对80，并且本将由第一下一相邻对80载送的信号可以移位至第二下一相邻对80，等等。在其它示例中，对80可以由这两个下一相邻的功能互连点32形成（例如，如图4中所示）。
被动冗余的示例出现在图10的流程图120中，其可能关于某些高优先级信号而特别地有价值。被动冗余可能牵涉跨两个互连点32从第一集成电路（例如，从第一IC管芯12向次级IC管芯14，或者从次级IC管芯14向第一IC管芯12）发送复制信号（框102）。在一个示例中，这可能需要跨已经配置为两个单端输出的互连点32的对80（图6）发送复制信号。在另一个示例中，这可能需要跨互连点32的两个对80发送复制信号，诸如，跨都配置为差分输出的互连点32的两个对80（图8）提供复制信号。
可以在配置为两个单端输入的互连点32的对应对80（图5）上或者在配置为差分输出的互连点32的两个对应对80（图7）上接收复制信号（框124）。接收复制信号的集成电路管芯可以对信号应用逻辑“或（OR）”以标识任一复制信号何时可检测为逻辑1（框126）。在一些实施例中，可以应用逻辑“或非（NOR）”以替代地标识任一复制信号何时可检测为逻辑0。因而，只要通过接口桥成功地传送这些复制信号中的一个，就可以检测复制信号。
编码冗余的示例出现在图11的流程图140中。尽管在图14中描述的以下示例描述了将经编码的数据从次级IC管芯14传送到第一IC管芯12，但是从第一IC管芯12向次级IC管芯14可以使用相同方法。流程图140可以在次级IC管芯14向第一IC管芯12发送经编码的配置信号时开始（框142）。第一IC管芯12可以接收经编码的信号（框144）。第一IC管芯12可以对经编码的信号进行解码并且执行对经编码的信号的错误检查（例如，使用经编码的数据计算校验子）以恢复可能在数据传送中已经变得受损或者丢失的数据（框146）。这对于某些高度有价值的信号可能特别地有用，所述信号诸如配置信号，其可以使得第一IC管芯12能够使用来自第二IC管芯14的配置信号进行可靠地配置。
例如，第一IC管芯12可以接收可以用于配置接口桥18的配置信号（例如，某些互连点32是作为单端输入还是差分对进行操作），并且在完全配置接口桥18之前可以对这些配置信号执行纠错。由于在完全配置接口桥18之前可以由接口桥18执行对这些高价值配置信号的错误检查——例如，接口桥18可以对由接口桥18接收的第一个配置信号执行错误检查——这可以大幅增加接口桥18的冗余性和鲁棒性。可以使用已经被提前指定为初始互连点32的互连点32跨接口桥18传输初始配置信号，通过所述初始互连点32接收初始配置信号。可以提前定义任何适合的互连点32以供第一IC管芯12和第二IC管芯14使用。
在继续之前，可以指出的是，第一IC管芯12和次级IC管芯14可以使用物理级处的源同步数据传送连接、通过接口桥18进行通信。源同步数据传送160的一个示例出现在图12中。如图12中所示，第一IC管芯12和次级IC管芯14可以接收（在图12中示出为用于次级IC管芯14的时钟1和用于第一IC管芯12的时钟2的）不同的相应时钟信号并且使用其进行操作。
源同步通信方案允许不同的集成电路管芯使用分离的时钟。特别地，接口桥18包括数据接收时钟，所述数据接收时钟可以独立于第一IC管芯12上的时钟2或者独立于次级IC管芯14的时钟1。在图12的示例中，次级IC管芯14上的IB I/O层56B和/或IB协议层58B通过芯片到芯片互连34提供数据信号与（示出为“时钟”的）数据接收时钟信号。第一IC管芯12上的IB I/O层56A和/或IB协议层58A使用接收数据时钟“时钟”接收数据以及向次级IC管芯14发送数据。从次级IC管芯14的角度来看，这使得到次级IC管芯14的返回信号看起来是同步的。因而，从次级IC管芯14的角度来看，使用所接收的时钟信号与第一IC管芯12的通信看起来像是与第一IC管芯12一致的。
在一个示例中，使用图12的源同步通信方案，通过接口桥18的数据传送可以作为多位双倍数据速率（DDR）源同步数据速率而发生。每一时钟的数据位的数目可以在IB I/O层56A或56B中可编程，或者IB协议层58A和58B可以同样地针对用于每一个数据引脚的时钟源而是可编程性。源同步总线上的网络在芯片之间的路由方面可能具有相对少的变化。照此，可以避免每位的偏斜校正。
接口桥18可以支持任何适合数目的可编程逻辑结构配置路径。在由图13的框图180示出的一个示例中，接口桥18提供经由配置片上网络（CNOC）20逻辑上连接的路径。为了支持第一IC管芯12的可编程逻辑结构的安全性，可以使用任何适合的信号分离电路将来自次级IC管芯14的CNOC 20事务与其它信号分离。在一个示例中，来自次级IC管芯14的CNOC20事务可以首先通过在IB I/O层56A或如在图13中所图示的IB协议层58A处的IB防火墙182运行。IB防火墙182可以操作以确保从次级IB 14到第一IC管芯12的任何配置信号没有覆写第一IC管芯12的安全结构区域184。因而，IB防火墙182可以防止读取安全结构区域184的配置数据，除非满足某些具体特性（例如，请求或配置数据已经被恰当地认证）。IB防火墙182还可以提供对IC管芯12的不安全结构区域186的专用访问。
附加地或者替换地，接口桥18上的CNOC 20可以通过可以位于第一IC管芯12上的不同的信号分离电路（例如，防火墙）来保护。应当领会，在一些实施例中，IB防火墙182还可以并入到图14的框图中。如在图14的示例中所示，第一IC管芯12包括可以是安全设备管理器（SDM）（其可以仅通过来自子系统管理器（SSM）194的专用路径可访问）的部分的配置防火墙192。配置防火墙192可以协调从安全结构区域184的读取以及向安全结构区域184的写入。作为示例，在约束是仅可以利用持续时间防火墙192经由接口桥18接口和配置防火墙192之间的专用路径运行业务的情况下，由次级IC管芯14通过例如PCI express配置数据接收的配置数据可以与不同地方中的其它信号分离。
接口桥18可以支持多种更高级的通信协议。除了别的以外，这些还可以包括高速串行接口（HSSI）协议，诸如数据传输协议、序列化状态接口协议和/或存储器映射的传输协议。
数据传输协议可以作为数据接口的双倍数据速率（DDR）版本进行操作。在一些实施例中，取决于期望使用的新时钟的数目，数据传输可以是单倍数据速率或者可以比DDR更快地运行。在一个示例中，如上面参照图12所讨论的，可以使用纯粹的源同步数据传送。可以跨定时钟到源同步时钟信号的数据总线进行发送数据总线以及连同数据一起发送的任何状态位。一般地，对于28G操作，数据总线可以在1Gb/s下运行高达40位宽或更多。
接口桥18可以支持的另一个通信协议包括序列化状态接口。序列化状态接口可以使用串行连接提供状态或控制信号的无缝（从用户的角度来看）异步传送。串行连接可以提供状态位，好像它们看起像是在第一IC管芯12与次级IC管芯14之间异步地传送。换言之，应当理解，存在从次级IC管芯14向第一IC管芯12传送的大量状态位并且反之亦然。序列化状态接口协议可以枚举将可用于单片设计中的并行状态接口，其中分离的次级IC管芯14和第一IC管芯12是单个集成电路管芯的部分。从第一次级IC管芯14的角度来看，并行状态接口表示寄存器，其可以被（例如，经由互连点32的一个、两个或几个对80）跨细长链路存储、序列化和发送，并且然后在第一IC管芯12侧上解序列化。在一个示例中，发生的序列化通信牵涉与次级IC管芯14与第一IC管芯12之间的串行帧传输的开始的同步。实现此的一个方式是一直发送串行数据的完整帧。更加复杂的实现方案可以跨位切换标志进行发送以允许位切换被传送。通过美国专利申请序列号15/392,209描述了序列化状态接口协议的一个特定示例，出于所有目的通过引用将该美国专利申请整体地合并于本文中。
虽然在本公开中阐述的实施例可以容许有各种修改和替换形式，但是已经在附图中作为示例示出并且已经在本文中详细地描述了具体实施例。然而，可以理解，本公开不意图限于所公开的特定形式。本公开要涵盖落入如由以下所附权利要求书限定的本公开的精神和范围内的所有修改、等同方案和替换方案。

Claims (26)

1.一种集成电路设备，包括：
衬底；
耦合到所述衬底的第一集成电路IC管芯，所述第一IC管芯包括多个第一输入/输出IO接口；
耦合到所述衬底的多个次级IC管芯，每个次级IC管芯包括中央处理单元CPU和多个第二IO接口中的IO接口；
在所述衬底内形成的多个芯片到芯片互连，用于将多个第一IO接口耦合到多个第二IO接口，所述多个芯片到芯片互连中的至少一个包括用于传送数据的单端数据连接和用于传送时钟信号的至少一个时钟连接；
其中所述多个第一IO接口中的第一IO接口用于通过所述至少一个时钟连接将时钟信号传输到所述多个次级IC管芯中的第一次级IC管芯的第二IO接口，第二IO接口用于使用所述时钟信号从多个第一单端数据连接接收数据；和
第一IC管芯中的第一逻辑和所述多个次级IC管芯中的第二逻辑，其中第二逻辑用于通过一个或多个单端数据连接向第一逻辑传输状态信息，所述状态信息指示相应次级IC管芯的操作状态，并且其中第一逻辑用于通过一个或多个单端数据连接向第二逻辑传输控制信号。
2.根据权利要求1所述的集成电路设备，其中
多个第一IO接口中的第一IO接口包括：
第一物理层PHY，包括耦合到对应的多个第一单端数据连接的多个第一驱动器，以及
　　第一逻辑层，耦合到所述物理层以执行数据处理功能；
所述多个次级IC管芯中的第一次级IC管芯的第二IO接口包括多个第一接收器，所述多个第一接收器通过对应的多个第一单端数据连接耦合到第一多个驱动器。
3.根据权利要求1或2所述的集成电路设备，其中
配置电路包括第一IC管芯中的第一逻辑和所述多个次级IC管芯中的第二逻辑。
4.根据权利要求1至3中任一项所述的集成电路设备，其中使用与所述第一IC管芯不同的光刻世代来制造所述多个次级IC管芯。
5.根据权利要求2所述的集成电路设备，其中所述第一IO接口还包括：
多个第二接收器，通过对应的多个第二单端数据连接耦合到第二IO接口的对应的多个第二驱动器。
6.根据权利要求2所述的集成电路设备，其中所述控制信号指示要对所述次级IC管芯进行的配置改变。
7.根据权利要求6所述的集成电路设备，其中第一逻辑用于将所述状态信息与通过所述一个或多个单端数据连接接收的数据分离。
8.根据权利要求7所述的集成电路设备，其中第二逻辑包括一个或多个第一寄存器用于在通过所述一个或多个单端数据连接传输之前存储所述状态信息。
9.根据权利要求8所述的集成电路设备，其中所述第一逻辑包括一个或多个第二寄存器以存储从所述次级IC管芯接收的状态信息。
10.根据权利要求5所述的集成电路设备，其中所述多个第二IO接口中的每一个通过形成在所述衬底内的单独的一组芯片到芯片互连而耦合到多个第一IO接口中的一个，每个单独的一组芯片到芯片互连包括单独的多个单端数据连接和至少一个时钟连接。
11.根据权利要求10所述的集成电路设备，其中所述第一IC管芯还包括：
第三IO接口，用于将所述集成电路设备耦合到存储器设备。
12.根据权利要求11所述的集成电路设备，其中第一IC管芯还包括：
第四IO接口，用于将多管芯处理器耦合到一个或多个串行通信设备。
13.根据权利要求11所述的集成电路设备，其中所述一个或多个串行通信设备包括外围组件互连Express PCIe设备，其中所述第四IO接口支持PCIe协议。
14.根据权利要求5所述的集成电路设备，其中所述多个第二IO接口中的每个IO接口包括多个层，所述多个层包括第二物理层和第二逻辑层。
15.根据权利要求14所述的集成电路设备，其中所述第二物理层包括所述多个第一接收器和所述多个第二驱动器。
16.根据权利要求15所述的集成电路设备，其中所述第二逻辑层用于处理传输到所述第一IC管芯的状态信息和从所述第一IC管芯接收的控制信号。
17.根据权利要求16所述的集成电路设备，其中所述逻辑层进一步用于处理存储器通信协议。
18.根据权利要求1至17中任一项所述的集成电路设备，其中第一IC管芯包括布置在第一IC管芯的底表面上的多个第一连接点，并且第一次级IC管芯包括布置在第一次级IC管芯的底表面上的多个第二连接点，其中所述多个数据互连中的每一个和所述至少一个时钟互连将多个第一连接点中的一个电耦合到多个第二连接点中的一个。
19.根据权利要求18所述的集成电路设备，其中所述多个第一连接点和所述多个第二连接点包括导电凸块。
20.根据权利要求19所述的集成电路设备，其中所述多个第一连接点和所述多个第二连接点包括微凸块，在所述第一管芯和第一次级IC管芯被耦合到所述衬底时微凸块被固定耦合到数据互连或所述至少一个时钟互连中的一个。
21.一种系统，包括：
存储器设备；和
根据权利要求1至20中任一项所述的集成电路设备，所述集成电路设备耦合到所述存储器设备。
22.一种方法，包括：
提供衬底；
在所述衬底上安装第一集成电路IC管芯，第一IC管芯包括多个第一输入/输出IO接口；
将多个中央处理单元CPU管芯安装在所述衬底上，至少一个次级IC管芯包括多个第二IO接口中的一个IO接口；
在所述衬底内形成多个芯片到芯片互连用于将所述多个第一IO接口耦合到所述多个第二IO接口，所述多个芯片到芯片互连中的至少一个包括用于传送数据的单端数据连接和用于传送时钟信号的至少一个时钟连接；
其中所述多个第一IO接口中的第一IO接口用于通过所述至少一个时钟连接将时钟信号传输到所述多个次级IC管芯中的第一次级IC管芯的第二IO接口，第二IO接口用于使用所述时钟信号从多个第一单端数据连接接收数据；和
其中所述至少一个次级IC管芯中的第二逻辑用于通过一个或多个单端数据连接向第一IC管芯中的第一逻辑传输状态信息，所述a状态信息指示相应次级IC管芯的操作状态，并且其中第一逻辑用于通过一个或多个单端数据连接向第二逻辑传输控制信号。
23.一种第一集成电路设备，包括：
可编程逻辑结构；以及
到第二集成电路设备的接口，所述接口从第二集成电路设备接收配置数据并且在使用配置数据的至少部分来配置接口的多个互连点的操作之前对配置数据执行纠错，其中接口的所述多个互连点对应于第二集成电路设备的相应互连点。
24.权利要求23的第一集成电路设备，其中互连点被成对布置，所述对能够通过接口来选择性地配置，所述接口是以下中的一个：两个单端输入、两个单端输出、差分输入和差分输出；
其中所述对中的至少一些能够通过接口来选择性地配置，所述接口是：数据引脚、组合引脚和时钟引脚；以及
其中接口准许从第二集成电路设备接收配置信号以对第一集成电路设备的可编程逻辑结构进行配置。
25.权利要求24的第一集成电路设备，其中接口跨被布置为两个单端输入的一对互连点或者跨被布置为差分输入的两对互连点来接收至少一个复制信号，并且使用“或”或“或非”逻辑来检测复制信号。
26.权利要求24的第一集成电路设备，其中接口绕过之前在制造期间标识为失效的互连点的互连点。
CN202111271280.6A 2016-12-28 2017-12-28 集成电路管芯之间的接口桥 Active CN113986797B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111271280.6A CN113986797B (zh) 2016-12-28 2017-12-28 集成电路管芯之间的接口桥

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15/392,225 US10445278B2 (en) 2016-12-28 2016-12-28 Interface bridge between integrated circuit die
US15/392225 2016-12-28
CN202111271280.6A CN113986797B (zh) 2016-12-28 2017-12-28 集成电路管芯之间的接口桥
CN201711459131.6A CN108255761B (zh) 2016-12-28 2017-12-28 集成电路管芯之间的接口桥

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201711459131.6A Division CN108255761B (zh) 2016-12-28 2017-12-28 集成电路管芯之间的接口桥

Publications (2)

Publication Number Publication Date
CN113986797A true CN113986797A (zh) 2022-01-28
CN113986797B CN113986797B (zh) 2024-06-11

Family

ID=60935633

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201711459131.6A Active CN108255761B (zh) 2016-12-28 2017-12-28 集成电路管芯之间的接口桥
CN202111271280.6A Active CN113986797B (zh) 2016-12-28 2017-12-28 集成电路管芯之间的接口桥
CN202410623212.9A Pending CN118503177A (zh) 2016-12-28 2017-12-28 集成电路管芯之间的接口桥

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201711459131.6A Active CN108255761B (zh) 2016-12-28 2017-12-28 集成电路管芯之间的接口桥

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202410623212.9A Pending CN118503177A (zh) 2016-12-28 2017-12-28 集成电路管芯之间的接口桥

Country Status (3)

Country Link
US (5) US10445278B2 (zh)
EP (3) EP3343771B1 (zh)
CN (3) CN108255761B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10082541B2 (en) * 2015-06-11 2018-09-25 Altera Corporation Mixed redundancy scheme for inter-die interconnects in a multichip package
US10481205B2 (en) * 2017-07-27 2019-11-19 Seagate Technology Llc Robust secure testing of integrated circuits
US20190115293A1 (en) * 2018-12-12 2019-04-18 Intel Corporation Multiple ball grid array (bga) configurations for a single integrated circuit (ic) package
EP3690867A1 (en) * 2019-01-30 2020-08-05 Siemens Aktiengesellschaft Fingerprinting of semiconductor die arrangements
US11036660B2 (en) * 2019-03-28 2021-06-15 Intel Corporation Network-on-chip for inter-die and intra-die communication in modularized integrated circuit devices
US20200097362A1 (en) * 2019-11-29 2020-03-26 Intel Corporation Methods and apparatus for reducing microbumps for inter-die double-data rate (ddr) transfer
US11216397B2 (en) * 2019-12-23 2022-01-04 Intel Corporation Translation circuitry for an interconnection in an active interposer of a semiconductor package
US11487683B2 (en) 2020-04-15 2022-11-01 AyDeeKay LLC Seamlessly integrated microcontroller chip
US11449453B2 (en) 2020-04-16 2022-09-20 Mediatek Inc. Multi-package system using configurable input/output interface circuits for single-ended intra-package communication and differential inter-package communication
US11100028B1 (en) * 2020-04-27 2021-08-24 Apex Semiconductor Programmable I/O switch/bridge chiplet
US20210398906A1 (en) * 2020-06-23 2021-12-23 Intel Corporation Scalable and interoperable phyless die-to-die io solution
US20220173090A1 (en) * 2020-12-01 2022-06-02 Intel Corporation Integrated circuit assemblies
CN112817908B (zh) * 2021-02-05 2023-06-20 中国电子科技集团公司第五十八研究所 裸芯间高速扩展系统及其扩展方法
US20220006645A1 (en) * 2021-09-21 2022-01-06 Intel Corporation Post-quantum secure lighteight integrity and replay protection for multi-die connections
TW202345328A (zh) * 2021-12-30 2023-11-16 美商英特爾股份有限公司 包含可抽換ｐｈｙ電路的微電子晶片和包含該晶片的半導體封裝
CN115473946B (zh) * 2022-11-11 2023-03-24 北京超摩科技有限公司 跨协议芯片数据传输设备及方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1178954A (zh) * 1996-09-19 1998-04-15 大日本印刷株式会社 卡夹持器
CN1524293A (zh) * 2000-10-19 2004-08-25 ض� 具有集成器件的微电子衬底
CN101080705A (zh) * 2004-12-17 2007-11-28 辉达公司 具有集成无线电路的图形处理器
US20140016404A1 (en) * 2012-07-11 2014-01-16 Chan-kyung Kim Magnetic random access memory
US20140175666A1 (en) * 2012-12-21 2014-06-26 Altera Corporation Integrated circuit device with stitched interposer
CN105632567A (zh) * 2014-10-27 2016-06-01 阿尔特拉公司 具有嵌入式可编程逻辑的集成电路器件
CN106252325A (zh) * 2015-06-11 2016-12-21 阿尔特拉公司 用于多芯片封装件中管芯间互连的混合冗余方案

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7518398B1 (en) * 2007-10-04 2009-04-14 Xilinx, Inc. Integrated circuit with through-die via interface for die stacking
US8165191B2 (en) * 2008-10-17 2012-04-24 Altera Corporation Multi-protocol channel-aggregated configurable transceiver in an integrated circuit
US20100158023A1 (en) * 2008-12-23 2010-06-24 Suvhasis Mukhopadhyay System-On-a-Chip and Multi-Chip Systems Supporting Advanced Telecommunication Functions
US8880968B2 (en) * 2011-04-26 2014-11-04 Texas Instruments Incorporated Interposer having functional leads, TAP, trigger unit, and monitor circuitry
US8548071B2 (en) * 2011-07-19 2013-10-01 Xilinx, Inc. Integrated circuit enabling the communication of data and a method of communicating data in an integrated circuit
US9087913B2 (en) * 2012-04-09 2015-07-21 Freescale Semiconductor, Inc. Integration technique using thermal oxide select gate dielectric for select gate and apartial replacement gate for logic
US8946900B2 (en) * 2012-10-31 2015-02-03 Intel Corporation X-line routing for dense multi-chip-package interconnects
US8842034B1 (en) * 2013-02-06 2014-09-23 Xilinx, Inc. Resistor network implemented in an integrated circuit
AU2014249335B2 (en) 2013-03-13 2018-03-22 The Henry M. Jackson Foundation For The Advancement Of Military Medicine, Inc. Enhanced neuropsychological assessment with eye tracking
US9106229B1 (en) * 2013-03-14 2015-08-11 Altera Corporation Programmable interposer circuitry
US9720038B2 (en) * 2013-05-24 2017-08-01 Mentor Graphics, A Siemens Business Method and circuit of pulse-vanishing test
US10192810B2 (en) * 2013-06-28 2019-01-29 Intel Corporation Underfill material flow control for reduced die-to-die spacing in semiconductor packages
US9275955B2 (en) * 2013-12-18 2016-03-01 Intel Corporation Integrated circuit package with embedded bridge
RO131305A2 (ro) * 2014-12-15 2016-07-29 Ixia, A California Corporation Metode, sisteme şi suport citibil pe calculator pentru recepţionarea unui mesaj de sincronizare a ceasului
US9595495B1 (en) * 2015-09-28 2017-03-14 Altera Corporation Multi-level signaling for on-package chip-to-chip interconnect through silicon bridge
US9992135B2 (en) * 2015-12-11 2018-06-05 Intel Corporation Apparatus and method for fusion of compute and switching functions of exascale system into a single component by using configurable network-on-chip fabric with distributed dual mode input-output ports and programmable network interfaces
US9837391B2 (en) * 2015-12-11 2017-12-05 Intel Corporation Scalable polylithic on-package integratable apparatus and method
US10394737B1 (en) * 2015-12-18 2019-08-27 Altera Corporation Multichip package with protocol-configurable data paths
US20170287838A1 (en) * 2016-04-02 2017-10-05 Intel Corporation Electrical interconnect bridge
US10170428B2 (en) * 2016-06-29 2019-01-01 Intel Corporation Cavity generation for embedded interconnect bridges utilizing temporary structures
US10020262B2 (en) * 2016-06-30 2018-07-10 Intel Corporation High resolution solder resist material for silicon bridge application
US10032707B2 (en) * 2016-12-27 2018-07-24 Intel Corporation Post-grind die backside power delivery

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1178954A (zh) * 1996-09-19 1998-04-15 大日本印刷株式会社 卡夹持器
CN1524293A (zh) * 2000-10-19 2004-08-25 ض� 具有集成器件的微电子衬底
CN101080705A (zh) * 2004-12-17 2007-11-28 辉达公司 具有集成无线电路的图形处理器
US20140016404A1 (en) * 2012-07-11 2014-01-16 Chan-kyung Kim Magnetic random access memory
US20140175666A1 (en) * 2012-12-21 2014-06-26 Altera Corporation Integrated circuit device with stitched interposer
CN105632567A (zh) * 2014-10-27 2016-06-01 阿尔特拉公司 具有嵌入式可编程逻辑的集成电路器件
CN106252325A (zh) * 2015-06-11 2016-12-21 阿尔特拉公司 用于多芯片封装件中管芯间互连的混合冗余方案

Also Published As

Publication number Publication date
CN118503177A (zh) 2024-08-16
EP3618280A1 (en) 2020-03-04
US11693810B2 (en) 2023-07-04
US11100029B2 (en) 2021-08-24
EP3343771B1 (en) 2019-11-13
CN113986797B (zh) 2024-06-11
US20220121595A1 (en) 2022-04-21
US20210109883A1 (en) 2021-04-15
EP3343771A1 (en) 2018-07-04
CN108255761B (zh) 2023-09-26
CN108255761A (zh) 2018-07-06
US20180181524A1 (en) 2018-06-28
US20230305982A1 (en) 2023-09-28
EP3893396A1 (en) 2021-10-13
US20190361831A1 (en) 2019-11-28
US11237998B2 (en) 2022-02-01
US10445278B2 (en) 2019-10-15

Similar Documents

Publication Publication Date Title
CN113986797B (zh) 集成电路管芯之间的接口桥
CN107431061B (zh) 用于多裸片封装中通信的方法和电路
US10591544B2 (en) Programmable integrated circuits with in-operation reconfiguration capability
CN110085570B (zh) 可编程中介层电路系统
US6816991B2 (en) Built-in self-testing for double data rate input/output
US20200265002A1 (en) Forwarding element integrated circuit chip with separate i/o and switching tiles
CN114978192A (zh) 两个管芯之间的通信接口的电路和管理通信接口的方法
US20220190843A1 (en) Seemingly monolithic interface between separate integrated circuit die
US10536174B1 (en) Interface for efficient usage of communication circuitry
CN115687209A (zh) 电子系统、集成电路晶粒及其操作方法
TWI840068B (zh) 半導體裝置之通訊系統及其操作方法
US20240162189A1 (en) Active Interposers For Migration Of Packages
US20240111703A1 (en) Techniques For Configuring Repeater Circuits In Active Interconnection Devices
CN117851146A (zh) 针对小芯片的fpga原型验证系统和原型验证方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant