CN113961171B

CN113961171B - 随机信号生成装置和物理不可克隆函数生成系统

Info

Publication number: CN113961171B
Application number: CN202111226082.8A
Authority: CN
Inventors: 朱敏; 杨博翰; 孙进军
Original assignee: Wuxi Muchuang Integrated Circuit Design Co ltd
Current assignee: Wuxi Muchuang Integrated Circuit Design Co ltd
Priority date: 2021-10-21
Filing date: 2021-10-21
Publication date: 2022-08-19
Anticipated expiration: 2041-10-21
Also published as: CN113961171A

Abstract

本发明提供了一种随机信号生成装置和物理不可克隆函数生成系统。其中，包括：动态时钟发生器，用于为输入寄存器、信号生成单元和输出寄存器提供时钟信号；输入寄存器，用于将时钟信号发送至信号生成单元；信号生成单元，用于根据时钟信号的频率生成第一输出值和第二输出值，并将第一输出值和第二输出值发送至输出寄存器中；比较器，用于从输出寄存器中获取第一输出值和第二输出值，基于第一输出值、第二输出值和正确值生成随机信号。该方式具有简单稳定性高的优势；信号生成单元以工作在一个相对较低的工作频率，因此可以有效避免计数器失败的问题；可以有效提高PUF结构的复杂度和随机性,提高了PUF应对建模攻击的能力。

Description

随机信号生成装置和物理不可克隆函数生成系统

技术领域

本发明涉及物理不可克隆函数的技术领域，尤其是涉及一种随机信号生成装置和物理不可克隆函数生成系统。

背景技术

广义上的PUF(Physical Unclonable Function，物理不可克隆函数)是指一个物理实体，可以在特定输入条件(也叫挑战)下产生唯一的输出响应，因为生产过程工艺偏差的不可控性，该冲激响应对从本质上具有唯一性，并且不可复制。

因为半导体制造过程中会有一些不可避免的物理误差，如晶体管尺寸，掺杂浓度，沟道长度等，而这些会直接影响到半导体设备工作状态下的延迟，阈值电压等电学特性，而这些工艺误差具有随机性和不可预测性，这也就直接促使了每一个芯片甚至晶体管都成为了独一无二的存在，就好比人类的指纹。而PUF的作用就好比一个随机函数，输入一个挑战会在PUF 的映射下输出一个对应且唯一的响应，所以PUF也被用作唯一标识的数字指纹。硅PUF设计的核心观点就是，就算制造工艺和掩模版完全一致的情况下，硅器件也会因为工艺误差而有细微的差别，这些细小的差别决定了 PUF的特性，因此即使攻击者完全掌握了某一个芯片的全部设计信息也依然无法复刻出一模一样的PUF。

然而，传统的延时型PUF如RO PUF数(Ring Oscillator Physical UnclonableFunction)，环形振荡器物理不可克隆函数，虽然结构简单，但是第一因为每两个环形振荡器才能产生1bit的输出，同时环形振荡器作为额外的器件，如果要提取足够长度的响应必然会造成片上资源的浪费，第二，工艺进步，RO PUF受到环境的影响越来越大，而且相同级数环形振荡器所产生的振荡频率将会越来越快。第三，环形振荡器的数据通路模型比较简单，无法提取足够多的工艺偏差信息同时容易更受到建模攻击。

以SRAM(Static Random Access Memory，静态随机存储器)PUF为代表的基于双稳态参数的PUF，因为直接利用现有资源作为熵源提供随机性得到广泛应用，但是因为SRAM PUF中存在部分不稳定状态，所以依赖于后处理技术,需要额外的helper data和模糊提取器，以及器件老化，负偏压温度不稳定性对SRAM PUF的可靠性产生影响。

综上，现有的PUF的稳定性较差、复杂度和随机性较低，PUF应对建模攻击的能力也较差，存在计数器失败的问题。

发明内容

有鉴于此，本发明的目的在于提供一种随机信号生成装置和物理不可克隆函数生成系统，以提高PUF的稳定性、复杂度和随机性，加强PUF应对建模攻击的能力，避免出现计数器失败的问题。

第一方面，本发明实施例提供了一种随机信号生成装置，包括：动态时钟发生器、输入寄存器、信号生成单元、输出寄存器和比较器；其中，输入寄存器、输出寄存器均与动态时钟发生器连接，输入寄存器、信号生成单元、输出寄存器和比较器依次连接；比较器预先存储有正确值；动态时钟发生器，用于为输入寄存器、信号生成单元和输出寄存器提供时钟信号；输入寄存器，用于将时钟信号发送至信号生成单元；信号生成单元，用于根据时钟信号的频率生成第一输出值和第二输出值，并将第一输出值和第二输出值发送至输出寄存器中；比较器，用于从输出寄存器中获取第一输出值和第二输出值，基于第一输出值、第二输出值和正确值生成随机信号。

在本发明较佳的实施例中，上述信号生成单元包含第一处理单元和第二处理单元；第一处理单元，用于根据时钟信号的频率生成第一输出值，第二处理单元，用于根据时钟信号的频率生成第二输出值。

在本发明较佳的实施例中，如果时钟信号的频率大于预设的第一频率阈值，第一输出值为第一值；如果时钟信号的频率小于或等于第一频率阈值，第一输出值为第二值；如果时钟信号的频率大于预设的第二频率阈值，第二输出值为第一值；如果时钟信号的频率小于或等于第二频率阈值，第二输出值为第二值。

在本发明较佳的实施例中，上述比较器，用于当第一输出值与正确值相同、第二输出值与正确值不相同时，输出第三值作为随机信号；比较器，还用于当第一输出值与正确值不相同、第二输出值与正确值相同时，输出第四值作为随机信号。

在本发明较佳的实施例中，上述比较器与动态时钟发生器连接；比较器，还用于第一输出值和第二输出值均与正确值相同时，向动态时钟发生器发送频率提高信号，以控制动态时钟发生器提高时钟信号的频率；比较器，还用于第一输出值和第二输出值均与正确值不相同时，向动态时钟发生器发送频率降低信号，以控制动态时钟发生器降低时钟信号的频率。

在本发明较佳的实施例中，上述比较器，还用于根据随机信号控制输出寄存器采样第一输出值和第二输出值的频率。

第二方面，本发明实施例还提供一种物理不可克隆函数生成系统，包括：函数生成装置和上述的随机信号生成装置；函数生成装置和随机信号生成装置连接；函数生成装置，用于从随机信号生成装置获取随机信号，基于随机信号生成物理不可克隆函数。

本发明实施例带来了以下有益效果：

本发明实施例提供的一种随机信号生成装置和物理不可克隆函数生成系统，信号生成单元根据时钟信号的频率生成第一输出值和第二输出值，比较器获取第一输出值和第二输出值，基于第一输出值、第二输出值和正确值生成随机信号。该方式中基于时域参数的PUF设计结构具有简单稳定性高的优势；信号生成单元以工作在一个相对较低的工作频率，因此可以有效避免计数器失败的问题；不同的信号生成单元的操作数和不同的操作码都会使得信号生成单元内部的电路发生变化，所以可以有效提高PUF结构的复杂度和随机性,提高了PUF应对建模攻击的能力。

本公开的其他特征和优点将在随后的说明书中阐述，或者，部分特征和优点可以从说明书推知或毫无疑义地确定，或者通过实施本公开的上述技术即可得知。

为使本公开的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种随机信号生成装置的结构示意图；

图2为本发明实施例提供的另一种随机信号生成装置的结构示意图；

图3为本发明实施例提供的一种混合粒度处理元件ALU的结构示意图；

图4为本发明实施例提供的一种PE阵列的示意图；

图5为本发明实施例提供的一种比较器的电路示意图；

图6为本发明实施例提供的一种单一PE延迟特性表征电路的结构示意图；

图7为本发明实施例提供的一种二分法快速时钟周期收敛示意图；

图8为本发明实施例提供的一种五个PE带符号位乘法运算正确率随时钟周期变化曲线示意图；

图9为本发明实施例提供的一种片内PE对延迟特性表征电路结构示意图；

图10为本发明实施例提供的一种片内PE对延迟特性表征流程示意图；

图11为本发明实施例提供的一种片内PE对运算正确率随时钟周期变化曲线示意图；

图12为本发明实施例提供的一种片内PE对延迟概率密度分布拟合曲线示意图；

图13为本发明实施例提供的一种PE阵列布局的示意图；

图14为本发明实施例提供的一种片间汉明距离分布的示意图；

图15为本发明实施例提供的一种PE PUF片内汉明距离概率分布图；

图16为本发明实施例提供的一种物理不可克隆函数生成系统的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

目前，现有的PUF的稳定性较差、复杂度和随机性较低，PUF应对建模攻击的能力也较差，存在计数器失败的问题。基于此，本发明实施例提供的一种随机信号生成装置和物理不可克隆函数生成系统，具体涉及一种利用动态可控时钟搭建延时性PUF。

为便于对本实施例进行理解，首先对本发明实施例所公开的一种随机信号生成装置进行详细介绍。

实施例一：

本发明实施例提供一种随机信号生成装置，参见图1所示的一种随机信号生成装置的结构示意图，该随机信号生成装置包括：动态时钟发生器、输入寄存器、信号生成单元、输出寄存器和比较器；其中，输入寄存器、输出寄存器均与动态时钟发生器连接，输入寄存器、信号生成单元、输出寄存器和比较器依次连接；比较器预先存储有正确值；

动态时钟发生器，用于为输入寄存器、信号生成单元和输出寄存器提供时钟信号；输入寄存器，用于将时钟信号发送至信号生成单元；信号生成单元，用于根据时钟信号的频率生成第一输出值和第二输出值，并将第一输出值和第二输出值发送至输出寄存器中；比较器，用于从输出寄存器中获取第一输出值和第二输出值，基于第一输出值、第二输出值和正确值生成随机信号。

本实施例中的动态时钟发生器可以提供时钟信号。然而，时钟信号可能存在频率突然变化的可能，当时钟信号的频率突然变化，信号生成单元可能处于亚稳定状态，导致输出值发生变化。正确值可以理解为时钟信号未发生变化时，信号生成单元的输出值。

例如：信号生成单元包含两个处理模块，两个处理模块处于亚稳定状态对应的时钟频率是不同的，通过动态调整动态时钟发生器的工作时钟周期，不断使时钟周期逼近关键路径延迟，当某一个处理模块率先出现亚稳态输出时，便可以作为它们物理制造过程中带来的延迟差异的一个映射。

具体来说，如果时钟信号的频率大于预设的第一频率阈值，第一输出值为第一值；如果时钟信号的频率小于或等于第一频率阈值，第一输出值为第二值；如果时钟信号的频率大于预设的第二频率阈值，第二输出值为第一值；如果时钟信号的频率小于或等于第二频率阈值，第二输出值为第二值。

例如：处理模块1输出第一输出值，处理模块2输出第二输出值。时钟频率大于1hz，处理模块1出现亚稳态输出，第一输出值变化；时钟频率大于3hz，处理模块2出现亚稳态输出，第二输出值变化。

通过不断变化时钟频率，第一输出值和第二输出值也会不断发生变化，且第一输出值和第二输出值也不一定相同。比较器可以根据第一输出值、第二输出值与正确值的关系生成随机信号。

举例来说，第一输出值与正确值相同、第二输出值与正确值不相同则输出1，第一输出值与正确值不相同、第二输出值与正确值相同则输出0，这样，由于时钟信号的频率可以一直是变化的，随机信号就可以是由1和0 组成的数据。

本发明实施例提供的一种随机信号生成装置，信号生成单元根据时钟信号的频率生成第一输出值和第二输出值，比较器获取第一输出值和第二输出值，基于第一输出值、第二输出值和正确值生成随机信号。该方式中基于时域参数的PUF设计结构具有简单稳定性高的优势；信号生成单元以工作在一个相对较低的工作频率，因此可以有效避免计数器失败的问题；不同的信号生成单元的操作数和不同的操作码都会使得信号生成单元内部的电路发生变化，所以可以有效提高PUF结构的复杂度和随机性,提高了 PUF应对建模攻击的能力。

实施例二：

本发明实施例还提供另一种随机信号生成装置，参见图2所示的另一种随机信号生成装置的结构示意图，信号生成单元包含第一处理单元和第二处理单元；第一处理单元，用于根据时钟信号的频率生成第一输出值，第二处理单元，用于根据时钟信号的频率生成第二输出值。

其中，处理单元又称为PE，英文全称Processing Element，第一处理单元可以称为PE1，第二处理单元可以称为PE2。

参见图3所示的一种混合粒度处理元件ALU(Arithmetic and Logic Unit，算数运算单元)的结构示意图。

PE阵列的整体结构可以参见图4所示的一种PE阵列的示意图，每个 PE内的ALU有2个32bit的输入“输入1”(Input_1)和“输入2”(Input_2)， 2个1bit的输入，一个，用于输入条件执行控制位，一个，用于条件选择位和进位。同时每个ALU有32bit的粗粒度输出结果和一个1bit的输出条件判断或者进位。

以一对PE的比较结果为例，由比较器模块中PE对的不同运算结果决定时钟变频或者输出响应，或者进一步比较正确率来决定下一步操作。参见图5所示的一种比较器的电路示意图，在PE模块延迟表征阶段，通过把从PE阵列传递过来的计算结果同预先存储在寄存器中的正确结果相比较。如果相同，则在正确率统计计数器中加1，当时钟计数器到达1000后，就会把统计后的正确率结果通过数据总线输出，并生成一个时钟调整的使能信号给动态时钟模块中的状态机，控制MMCM模块改变时钟频率。

在PUF的实现阶段，便不再直接统计正确率，而是将一对PE对输出结果同时与预存的正确结果比较，比较的方式可以为：比较器，用于当第一输出值与正确值相同、第二输出值与正确值不相同时，输出第三值作为随机信号；比较器，还用于当第一输出值与正确值不相同、第二输出值与正确值相同时，输出第四值作为随机信号。

其中，第三值和第四值可以分别为1或0，比较的结果主要有四种情况： 1、如果两者都没出现错误就会产生时钟调整的使能信号改变时钟频率。2、如果其中一个出错，另一个没有出错，则可以输出一个PUF响应完成信号并输出1bit的响应。3、如果出现两个结果都错误的时候，会启用正确率计数器开始统计输出结果的正确率，最后比较正确率输出对应的PUF响应。4、如果两个PE的运算正确率均为0，说明此时时钟周期过小，小于两个 PE的关键路径，因此需要降低频率增大时钟周期；另一方面，如果正确率出现一大一小，那么同样可以得到对应的响应输出。

依照此判断方法，等待所有PE对比较完成输出完整的PUF响应。以表1为例，可以假设现在用PE1和PE2组成的PE对进行运算结果比较，定义PE1的延迟大于PE2时输出0，相反PE1延迟小于PE2时输出1。

表1

如表1所示，比较器可以控制时钟信号的频率。例如：比较器与动态时钟发生器连接；比较器，还用于第一输出值和第二输出值均与正确值相同时，向动态时钟发生器发送频率提高信号，以控制动态时钟发生器提高时钟信号的频率；比较器，还用于第一输出值和第二输出值均与正确值不相同时，向动态时钟发生器发送频率降低信号，以控制动态时钟发生器降低时钟信号的频率。

分别对两模块进行延时表征，测量并比较两个PE模块的延迟特性，定义两个PE延迟大小关系和PUF输出的映射，计算PE PUF原型的理论误码率，再通过FPGA验证。该PE PUF原型实现的电路图可以参见图6 所示的一种单一PE延迟特性表征电路的结构示意图。

参见图7所示的一种二分法快速时钟周期收敛示意图，测量了单一PE 模块在动态时钟驱动下的运算正确率随时钟周期变化曲线，通过二分法快速收敛动态时钟的时钟周期至目标周期。

参见图8所示的一种PE带符号位乘法运算正确率随时钟周期变化曲线示意图，锁存器亚稳态和锁相环的随机抖动已被证明是符合高斯分布，所以可以假设PE的真实延迟符合高斯分布，对运算正确率随时钟周期的变化曲线进行高斯累计分布函数(GaussianCDF)拟合，符合下述公式：

通过对单一PE模块进行延迟表征的运算正确率随时钟周期变化曲线图可以看出，他并不是一个陡变的过程，而是有一定坡度，因为在之前的文献中，锁存器的亚稳态分布和锁相环的随机抖动被证明是符合高斯分布的，所以我们可以合理地假设PE模块中的ALU延迟也符合高斯分布，因此PE运算正确率随时钟周期的变化应该是符合高斯累积分布函数的，图中的该曲线也符合我们的假设，较好的拟合为高斯累积分布函数。

比较器还可以以控制寄存器的频率，例如：比较器，还用于根据随机信号控制输出寄存器采样第一输出值和第二输出值的频率。

如图9所示的一种片内PE对延迟特性表征电路结构示意图，通过用同一个动态时钟驱动PE模块，利用二分法快速收敛至2ns的范围内，完成频率控制，在动态时钟模块的输出端输出动态时钟信号CLK_dyn和时钟有效信号Locked，在待测PE接收到是中有效信号Locked之后开始根据总线写入的操作数输入1(Input1)，输入2(Input2)，输入3(Input3)以及操作码对应的操作指令开始运算，由输入控制器控制在每一个时钟周期内切换两个输入寄存器的输入值，保持输入寄存器不断刷新的同时保证输出不变，并和比较电路之间通过握手协议把数据传递到比较器模块，在比较器模块内，通过把比较器中预存的正确值和两个计算结果分别比较判断是否正确，有状态机控制分类输出一位PUF响应或者改变时钟频率的使能信号。具体PE PUF从指令的输入到响应输出流程图可以参见图10所示的一种片内PE对延迟特性表征流程示意图。

PE对延迟特性的表征可以参见图11所示的一种片内PE对运算正确率随时钟周期变化曲线示意图，PE2的理论延迟大于PE1的理论延迟，当我们通过提高时钟频率时，PE2应先于PE1出现错误，因此我们定义PE2出错，PE1正确(或PE1的错误率高于PE2的错误率时)的情况输出响应为“1”，反之，则输出响应“0”；因此，当且仅当PE2正确，PE1错误的时候会出现，根据两个PE的拟合的延迟概率密度分布函数可以求得该PUF 原型出现错误的概率如以下公式所示：

BitErrorRate＝P(Delay_PE1＞Delay_PE2)；

参见图12所示的一种片内PE对延迟概率密度分布拟合曲线示意图，该PE PUF原型单比特输出的误码率理论值为0.403％；进一步通过重复 FPGA验证试验1000次得到该PUF原型输出1的概率为99.7％，误码率为0.3％与理论值近似。因此该PE PUF原型可以被认为是具有较好的稳定性。

对于PE的布局优化，可以参见图13所示的一种PE阵列布局的示意图，使用4个PE阵列，每一个PE阵列包含4*4的PE单元，因为芯片制造过程中产生的全局偏差会降低PUF的随机性，所以在将64个PE单元划分到16个单独的PE阵列，再通过手动布局单个PE阵列中16个PE 的对称式布局方式，降低全局偏差的影响。

对于本实施例的PE的唯一性也进行了评估，参见图14所示的一种片间汉明距离分布的示意图，一般采用计算Inter HD片间汉明距离的方式计算PUF设计的唯一性，在5块FPGA芯片上通过改变PUF实现的布局布线的方式实现了50组不同的PE PUF，并得到了他们的片间汉明距离分布，如图14所示，该PE PUF总响应长度在32bit，平均片间汉明距离平均为 14.43bit,所以唯一性在45.11％左右，与理想值50％之间存在9.78％的误差。

对于本实施例的PE的可靠性也进行了评估，参见图15所示的一种PE PUF片内汉明距离概率分布图，在同一块FPGA芯片上相同位置重复实现了100次PE PUF测试，得到了他们的片内汉明距离分布，如图15所示，本PE PUF的平均片内汉明距离是2.14bit，所以可靠性可达93.31％,高于仲裁器PUF2.3和ALU PUF的90.2％和88.7％。

综上，本实施例提供的PE PUF具有下述优势：1、面积开销：响应长度可以在几乎不增加额外开销的情况下随着可重构处理器中处理元件阵列的扩大而线性增加；2、稳定性：优于SRAM PUF的可靠性(在同样未进行数据后处理的情况下为92％)，SRAM PUF被证明存在约20％的不稳定元件；3、有效避免了计数器失效问题，相比于传统延迟元件，增加了延迟元件结构的非线性和随机性。

实施例三：

本发明实施例提供一种物理不可克隆函数生成系统，参见图16所示的一种物理不可克隆函数生成系统的结构示意图，该包括物理不可克隆函数生成系统：函数生成装置和上述的随机信号生成装置；函数生成装置和随机信号生成装置连接；函数生成装置，用于从随机信号生成装置获取随机信号，基于随机信号生成物理不可克隆函数。

本发明实施例所提供的物理不可克隆函数生成系统，其实现原理及产生的技术效果和前述随机信号生成装置实施例相同，为简要描述，物理不可克隆函数生成系统实施例部分未提及之处，可参考前述随机信号生成装置实施例中相应内容。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统和/或装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

另外，在本发明实施例的描述中，除非另有明确的规定和限定，术语 “连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，电子设备，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

在本发明的描述中，需要说明的是，术语“第一”、“第二”、“第三”仅，用于描述目的，而不能理解为指示或暗示相对重要性。

最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims

1.一种随机信号生成装置，其特征在于，包括：动态时钟发生器、输入寄存器、信号生成单元、输出寄存器和比较器；其中，所述输入寄存器、所述输出寄存器均与所述动态时钟发生器连接，所述输入寄存器、所述信号生成单元、所述输出寄存器和所述比较器依次连接；所述比较器预先存储有正确值；

所述动态时钟发生器，用于为所述输入寄存器、所述信号生成单元和所述输出寄存器提供时钟信号；

所述输入寄存器，用于将所述时钟信号发送至所述信号生成单元；

所述信号生成单元，用于根据所述时钟信号的频率生成第一输出值和第二输出值，并将所述第一输出值和所述第二输出值发送至所述输出寄存器中；

所述比较器，用于从所述输出寄存器中获取所述第一输出值和所述第二输出值，基于所述第一输出值、所述第二输出值和所述正确值生成随机信号；

如果所述时钟信号的频率大于预设的第一频率阈值，所述第一输出值为第一值；如果所述时钟信号的频率小于或等于所述第一频率阈值，所述第一输出值为第二值；如果所述时钟信号的频率大于预设的第二频率阈值，所述第二输出值为第一值；如果所述时钟信号的频率小于或等于所述第二频率阈值，所述第二输出值为第二值。

2.根据权利要求1所述的装置，其特征在于，所述信号生成单元包含第一处理单元和第二处理单元；所述第一处理单元，用于根据所述时钟信号的频率生成第一输出值，所述第二处理单元，用于根据所述时钟信号的频率生成第二输出值。

3.根据权利要求1所述的装置，其特征在于，所述比较器，用于当所述第一输出值与所述正确值相同、所述第二输出值与所述正确值不相同时，输出第三值作为随机信号；

所述比较器，还用于当所述第一输出值与所述正确值不相同、所述第二输出值与所述正确值相同时，输出第四值作为随机信号。

4.根据权利要求1所述的装置，其特征在于，所述比较器与所述动态时钟发生器连接；

所述比较器，还用于所述第一输出值和所述第二输出值均与所述正确值相同时，向所述动态时钟发生器发送频率提高信号，以控制所述动态时钟发生器提高所述时钟信号的频率；

所述比较器，还用于所述第一输出值和所述第二输出值均与所述正确值不相同时，向所述动态时钟发生器发送频率降低信号，以控制所述动态时钟发生器降低所述时钟信号的频率。

5.根据权利要求1所述的装置，其特征在于，所述比较器，还用于根据所述随机信号控制所述输出寄存器采样所述第一输出值和所述第二输出值的频率。

6.一种物理不可克隆函数生成系统，其特征在于，包括：函数生成装置和权利要求1-5任一项所述的随机信号生成装置；所述函数生成装置和所述随机信号生成装置连接；

所述函数生成装置，用于从所述随机信号生成装置获取随机信号，基于所述随机信号生成物理不可克隆函数。