CN113922949A - 一种基于clefia-sha3的密码协处理器 - Google Patents

一种基于clefia-sha3的密码协处理器 Download PDF

Info

Publication number
CN113922949A
CN113922949A CN202111199601.6A CN202111199601A CN113922949A CN 113922949 A CN113922949 A CN 113922949A CN 202111199601 A CN202111199601 A CN 202111199601A CN 113922949 A CN113922949 A CN 113922949A
Authority
CN
China
Prior art keywords
output
multiplexer
signal
clefia
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111199601.6A
Other languages
English (en)
Other versions
CN113922949B (zh
Inventor
程心
朱浩文
金超
张章
张永强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei University of Technology
Original Assignee
Hefei University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei University of Technology filed Critical Hefei University of Technology
Priority to CN202111199601.6A priority Critical patent/CN113922949B/zh
Publication of CN113922949A publication Critical patent/CN113922949A/zh
Application granted granted Critical
Publication of CN113922949B publication Critical patent/CN113922949B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0643—Hash functions, e.g. MD5, SHA, HMAC or f9 MAC
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明公开了一种基于CLEFIA‑SHA3的密码协处理器，包括数据处理单元、常数存储单元、数据流控制单元；数据流控制单元包括三个输出端，一个输出端向常数存储单元输出地址信号，另一个输出端向数据处理单元输出控制信号，再一个输出端用于输出系统结束信号；常数存储单元接收外部输入的时钟信号以及数据流控制单元输出的地址信号，每个时钟周期向数据处理单元输出一组常数；数据处理单元在模式选择信号和所述数据流控制单元输出的控制信号的控制下，选择执行内置的SHA3运算模块或者CLEFIA加密模块，最终输出哈希值或者密文；本发明的优点在于：解决CLEFIA算法功能单一，不能适应更广的物联网应用场景的问题。

Description

一种基于CLEFIA-SHA3的密码协处理器
技术领域
本发明涉及加密芯片领域，更具体涉及一种基于CLEFIA-SHA3的密码协处理器。
背景技术
随着物联网技术的发展，数字系统需要面对庞大的数据运算、数据传输、数据存储，安全依然成为一个至关重要的因素。继SHA-1被破解后，SHA-3被提出。SHA-3作为第三代安全散列算法，具有更高的安全性和可扩展性，且易于硬件实现。CLEFIA是2007年索尼公司提出的一种对称分组密码算法，该算法完全兼容AES的三种密钥长度(128-bit，192-bit，256-bit)，且该算法为轻量级密码算法，能够更好的适应资源受限的物联网应用场景。但是传统的CLEFIA算法功能单一，不能胜任更广的应用场景。
中国专利授权公告号CN106656476B，公开了一种密码保护方法及装置，其中，密码保护方法包括：获取用户标识及原始明文密码；利用预设盐值对所述原始明文密码加盐得到原始密钥；将所述原始密钥作为哈希消息认证码HMAC运算的加密密钥，将安全哈希算法SHA作为HMAC运算的加密用散列函数，进行HMAC运算，得到原始密文密码；将所述用户标识与所述原始密文密码对应存储在数据库中，该发明能够保障密码安全，降低密码被泄露的风险。该专利只是公开了安全哈希算法SHA进行密码保护的方法，不能解决CLEFIA算法功能单一，不能胜任更广的应用场景的问题。
发明内容
本发明所要解决的技术问题在于传统的CLEFIA算法功能单一，不能适应更广的物联网应用场景的问题。
本发明通过以下技术手段实现解决上述技术问题的：一种基于CLEFIA-SHA3的密码协处理器，包括数据处理单元、常数存储单元、数据流控制单元；
所述数据流控制单元接收外部输入的复位信号、时钟信号、模式选择信号和系统使能信号，数据流控制单元包括三个输出端，一个输出端向常数存储单元输出地址信号，另一个输出端向数据处理单元输出控制信号，再一个输出端用于输出系统结束信号；
所述常数存储单元接收外部输入的时钟信号以及数据流控制单元输出的地址信号，每个时钟周期向数据处理单元输出一组常数；
所述数据处理单元接收外部输入的复位信号、时钟信号、模式选择信号、输入数据、常数存储单元输出的一组常数以及数据流控制单元输出的控制信号，在模式选择信号和所述数据流控制单元输出的控制信号的控制下，选择执行内置的SHA3运算模块或者CLEFIA加密模块，最终输出哈希值或者密文。
本发明提供基于CLEFIA-SHA3的密码协处理器，其数据处理单元包括SHA3运算模块和CLEFIA加密模块，能在同一硬件中实现更多的功能，通过资源共享技术去除相似的电路部分，可以有效的减少硬件资源的消耗，在更小的电路面积上实现了更多的功能，更加适应物联网技术的发展方向，解决传统的CLEFIA算法功能单一，不能适应更广的物联网应用场景的问题。
进一步地，所述SHA3运算模块包括SHA3所定义的θ、ρ、π、χ、ι五种运算的硬件电路结构；所述CLEFIA加密模块为密钥长度为128-bit的CLEFIA的硬件电路结构。
更进一步地，所述数据处理单元还包括第一多路选择器、第二多路选择器、第三多路选择器、第一寄存器；
所述第一多路选择器接收外部输入数据和模式选择信号，所述第一多路选择器输出与所述第二多路选择器的一个输入端相连；
所述第二多路选择器接收第一多路选择器输出的数据、数据流控制单元输出的控制信号和所述第一寄存器的输出数据，所述第二多路选择器的输出分别连接到所述SHA3运算模块和所述CLEFIA加密模块；
所述第三多路选择器分别接收外部的模式选择信号和常数存储单元输入的常数值，所述第三多路选择器的输出分别连接到所述SHA3运算模块和所述CLEFIA加密模块；
所述第一寄存器输入分别连接外部的复位信号、外部的时钟信号、所述SHA3运算模块的输出数据、所述CLEFIA加密模块的输出数据，所述第一寄存器的输出作为外部输出接口。
更进一步地，当模式选择信号为低电平时，第一多路选择器选择外部输入数据din[1559:0]进行输出，在数据流控制单元输出的控制信号的控制下，第二多路选择器选择相应的输入，第三多路选择器选择常数存储单元输入的常数值con[63:0]进行输出，此时数据处理单元执行SHA3运算模块；
当模式选择信号为高电平时，第一多路选择器选择din[127:0]进行输出，第二多路选择器数据流控制单元输出的控制信号的控制下选择第一多路选择器的输出值或第一寄存器的输出值进行输出，第三多路选择器选择con[31:0]输出，数据处理单元执行CLEFIA加密模块，其中，din[1559:0]表示位长1600的输入数据，din[127:0]表示din[1559:0]的0-127位数据，con[63:0]表示位长64位的常数值，con[31:0]表示con[63:0]的0-31位数据。
进一步地，所述常数存储单元包含一个常数ROM；
所述常数ROM存储的初始值为24个SHA3算法所定义的常数值和60个1密钥长度为128-bit的CLEFIA加密模块所需要的常数值，所述常数ROM通过接收所述数据流控制单元输出的地址信号，每个时钟周期输出一个常数值。
进一步地，所述数据流控制单元包括加法器、计数器、比较器、编码器、触发器、顺序编号的第四多路选择器至第七多路选择器；
所述加法器依次通过第五多路选择器和第六多路选择器与计数器相连，第五多路选择器分别与第四多路选择器和触发器的输出端连接，所述触发器接收外部的复位信号、外部的时钟信号以及系统使能信号，触发器的Q端与第五多路选择器连接；第四多路选择器接有外部输入的模式选择信号、预置数7'd0、预置数7'd24；所述计数器接收外部的时钟信号，所述计数器的输出端分别与比较器以及编码器连接并输出地址信号作为数据流控制单元的一个输出端；
所述编码器的输出端输出控制信号作为数据流控制单元的另一个输出端；编码器的编码结果以及预设常值1作为加法器的两个输入信号；所述比较器还与第七多路选择的输出端连接，第七多路选择器接有外部输入的模式选择信号、预置数7'd23、预置数7'd83，所述比较器的输出端作为系统结束信号的输出端口，其中，7'd0表示用7位二进制表示十进制的0。
更进一步地，所述第四多路选择器根据外部输入的模式选择信号来选择计数器的初值，当模式选择信号为低电平时第四多路选择器选择预置数7'd0进行输出，当模式选择信号为高电平时第四多路选择器选择预置数7'd24进行输出；第五多路选择器在系统使能信号为高电平时选择第四多路选择器的输出值进行输出，第五多路选择器在系统使能信号为低电平时选择加法器的值进行输出，第六多路选择器在系统结束信号为低电平时，选择第五多路选择器的输出值进行输出，第六多路选择器在系统结束信号为高电平时，选择预置数7'd0进行输出；当模式选择信号为低电平时第七多路选择器选择预置数7'd23，当模式选择信号为高电平时第七多路选择器选择预置数7'd83，当计数器的值等于第七多路选择的输出值时比较器将系统结束信号拉高。
更进一步地，所述编码器根据计数器的计数值的范围来进行编码并输出控制信号，用控制信号的值来控制数据处理单元进行相对应的运算。
更进一步地，所述触发器为D触发器。
本发明的优点在于：
(1)本发明提供基于CLEFIA-SHA3的密码协处理器，其数据处理单元包括SHA3运算模块和CLEFIA加密模块，能在同一硬件中实现更多的功能，通过资源共享技术去除相似的电路部分，可以有效的减少硬件资源的消耗，在更小的电路面积上实现了更多的功能，更加适应物联网技术的发展方向，解决传统的CLEFIA算法功能单一，不能适应更广的物联网应用场景的问题。
(2)本发明使用同一电路结构实现SHA3和CLEFIA的功能，在数据处理单元中共用同一寄存器来存储数据，有效的减小了资源消耗，同理使用同一数据流控制单元来实现对数据处理单元的控制，有效减少了多余的电路设计，更近一步节省了电路资源。
(3)本发明使用常数ROM来存储SHA3和CLEFIA算法所需要的常数值，通过预存固定值的方式替代了常数的运算电路，有效了降低了电路的功耗，且SHA3和CLEFIA算法所需要的常数值存在同一ROM中，相比单独存储两者的常数值，不会带来更大的ROM空间。
附图说明
图1是本发明实施例所公开的一种基于CLEFIA-SHA3的密码协处理器电路的框图；
图2是本发明实施例所公开的一种基于CLEFIA-SHA3的密码协处理器中的数据处理单元结构示意图；
图3是本发明实施例所公开的一种基于CLEFIA-SHA3的密码协处理器中的常数存储单元结构示意图；
图4是本发明实施例所公开的一种基于CLEFIA-SHA3的密码协处理器中的数据流控制单元结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，一种基于CLEFIA-SHA3的密码协处理器，包括数据流控制单元100、常数存储单元200、数据处理单元300；本实施例中以密钥长度为128-bit的CLEFIA分组密码和哈希值长度为256-bit的SHA3算法的电路实现方法为例。
所述数据流控制单元100接收外部输入的复位信号rst、时钟信号clk、模式选择信号mode和系统使能信号sys_run，数据流控制单元100包括三个输出端，一个输出端向常数存储单元200输出地址信号addr[6:0]，另一个输出端向数据处理单元300输出控制信号ctrl[2:0]，再一个输出端用于输出系统结束信号sys_done；
所述常数存储单元200接收外部输入的时钟信号clk以及数据流控制单元100输出的地址信号addr[6:0]，每个时钟周期向数据处理单元300输出一组常数con[63:0]；
所述数据处理单元300接收外部输入的复位信号rst、时钟信号clk、模式选择信号mode、输入数据din[1559:0]、常数存储单元200输出的一组常数con[63:0]以及数据流控制单元100输出的控制信号ctrl[2:0]，在模式选择信号mode和所述数据流控制单元100输出的控制信号ctrl[2:0]的控制下，选择执行内置的SHA3运算模块13或者CLEFIA加密模块14，最终输出哈希值或者密文。
以下详细介绍密码协处理器中各个单元的结构，如图2所示，为所述基于CLEFIA-SHA3的密码协处理器电路中的数据流控制单元100，所述数据流控制单元100包括顺序编号的第四多路选择器4至第七多路选择器7、加法器8、计数器9、比较器10、编码器11、触发器12；所述加法器8依次通过第五多路选择器5和第六多路选择器6与计数器9相连，第五多路选择器5分别与第四多路选择器4和触发器12的输出端连接，所述触发器12接收外部的复位信号rst、外部的时钟信号clk以及系统使能信号sys_run，触发器12的Q端与第五多路选择器5连接；第四多路选择器4接有外部输入的模式选择信号mode、预置数7'd0、预置数7'd24；所述计数器9接收外部的时钟信号clk，所述计数器9的输出端分别与比较器10以及编码器11连接并输出地址信号addr[6:0]作为数据流控制单元100的一个输出端；
所述编码器11的输出端输出控制信号ctrl[2:0]作为数据流控制单元100的另一个输出端；编码器11的编码结果以及预设常值1作为加法器8的两个输入信号；所述比较器10还与第七多路选择器7的输出端连接，第七多路选择器7接有外部输入的模式选择信号mode、预置数7'd23、预置数7'd83，所述比较器10的输出端作为系统结束信号sys_done的输出端口，其中，7'd0表示用7位二进制表示十进制的0。
所述数据流控制单元100在系统使能信号sys_run为高电平时以及系统结束信号sys_done为低电平时计数器9进行计数，该计数器9的值同时作为常数存储单元200的地址addr[6:0]进行输出，当计数值与预置地址的最大值相等时输出系统结束信号sys_done，从而完成一次所述基于CLEFIA-SHA3的密码协处理器电路的完整操作。详细工作过程如下：第四多路选择器4根据外部输入的模式选择信号mode来选择计数器9的初值，当模式选择信号mode为低电平时第四多路选择器4选择7'd0进行输出，当模式选择信号mode为高电平时第四多路选择器4选择7'd24进行输出，第五多路选择器5在系统使能信号sys_run为高电平时选择第四多路选择器4的输出值进行输出，第五多路选择器5在系统使能信号sys_run为低电平时选择加法器8的值进行输出，第六多路选择器6在系统结束信号sys_done为低电平时，选择第五多路选择器5的输出值进行输出，第六多路选择器6在系统结束信号sys_done为高电平时，选择预置的7'd0进行输出。当模式选择信号mode为低电平时第七多路选择器7选择预置的7'd23，当mode为高电平时第七多路选择器7选择预置的7'd83，当计数器9的值等于第七多路选择的输出值时比较器10将系统结束信号sys_done拉高。在编码时，是根据计数器9的计数值的范围来进行编码并输出控制信号ctrl[2:0]，用控制信号的值来控制数据处理单元300进行相对应的运算。
如图3所示，为所述基于CLEFIA-SHA3的密码协处理器中的常数存储单元200，所述常数存储单元200包含一个常数ROM，从地址0到地址83依次存储了24个SHA3算法所需的常数值和60个1密钥长度为128-bit的CLEFIA算法所需的常数值。该单元根据数据流控制单元100输出的地址addr[6:0]，每个时钟周期输出一个相应的常数con[63:0]。
如图4所示，为所述基于CLEFIA-SHA3的密码协处理器中的数据处理单元300，所述数据处理单元300包括SHA3运算模块13和CLEFIA加密模块14，SHA3运算模块13包括SHA3所定义的θ、ρ、π、χ、ι五种运算的硬件电路结构；所述CLEFIA加密模块14为密钥长度为128-bit的CLEFIA的硬件电路结构。所述数据处理单元300还包括第一多路选择器1、第二多路选择器2、第三多路选择器3、第一寄存器15；所述第一多路选择器1接收外部输入数据din[1559:0]和模式选择信号mode，所述第一多路选择器1输出与所述第二多路选择器2的一个输入端相连；所述第二多路选择器2接收第一多路选择器1输出的数据、数据流控制单元100输出的控制信号ctrl[2:0]和所述第一寄存器15的输出数据，所述第二多路选择器2的输出分别连接到所述SHA3运算模块13和所述CLEFIA加密模块14；所述第三多路选择器3分别接收外部的模式选择信号mode和常数存储单元200输入的常数值con[63:0]，所述第三多路选择器3的输出分别连接到所述SHA3运算模块13和所述CLEFIA加密模块14；所述第一寄存器15输入分别连接外部的复位信号rst、外部的时钟信号clk、所述SHA3运算模块13的输出数据、所述CLEFIA加密模块14的输出数据，所述第一寄存器15的输出作为外部输出接口。
继续参考图4，所述数据处理单元300根据模式选择信号mode的不同来执行SHA3或CLEFIA的运算，在数据流控制单元100输出的控制信号ctrl[2:0]的控制下最终通过第一寄存器15输出数据dout[255:0]。详细工作过程如下：当模式选择信号mode为低电平时第一多路选择器1选择din[1599:0]输出，并在ctrl[2:0]的控制下第二多路选择器2选择相应的输入，第三多路选择器3选择con[63:0]输出，数据处理单元300执行SHA3运算模块13。当模式选择信号mode为高电平时第一多路选择器1选择din[127:0]进行输出，第二多路选择器2在ctrl[2:0]的控制下选择第一多路选择器1的输出值或第一寄存器15的输出值进行输出，第三多路选择器3选择con[31:0]输出，数据处理单元300执行CLEFIA加密模块14。
通过以上技术方案，本发明提供的一种基于CLEFIA-SHA3的密码协处理器，在同一电路中实现SHA3和CLEFIA的算法功能的同时，还充分利用了数据处理单元300、常数存储单元200、数据流控制单元100的硬件资源，使用ROM存储常数值来降低系统功耗。本发明可以用于对能效要求高且同时具备SHA3和CLEFIA算法功能的物联网应用中。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (9)

1.一种基于CLEFIA-SHA3的密码协处理器，其特征在于，包括数据处理单元、常数存储单元、数据流控制单元；
所述数据流控制单元接收外部输入的复位信号、时钟信号、模式选择信号和系统使能信号，数据流控制单元包括三个输出端，一个输出端向常数存储单元输出地址信号，另一个输出端向数据处理单元输出控制信号，再一个输出端用于输出系统结束信号；
所述常数存储单元接收外部输入的时钟信号以及数据流控制单元输出的地址信号，每个时钟周期向数据处理单元输出一组常数；
所述数据处理单元接收外部输入的复位信号、时钟信号、模式选择信号、输入数据、常数存储单元输出的一组常数以及数据流控制单元输出的控制信号，在模式选择信号和所述数据流控制单元输出的控制信号的控制下，选择执行内置的SHA3运算模块或者CLEFIA加密模块，最终输出哈希值或者密文。
2.根据权利要求1所述的一种基于CLEFIA-SHA3的密码协处理器，其特征在于，所述SHA3运算模块包括SHA3所定义的θ、ρ、π、χ、ι五种运算的硬件电路结构；所述CLEFIA加密模块为密钥长度为128-bit的CLEFIA的硬件电路结构。
3.根据权利要求2所述的一种基于CLEFIA-SHA3的密码协处理器，其特征在于，所述数据处理单元还包括第一多路选择器、第二多路选择器、第三多路选择器、第一寄存器；
所述第一多路选择器接收外部输入数据和模式选择信号，所述第一多路选择器输出与所述第二多路选择器的一个输入端相连；
所述第二多路选择器接收第一多路选择器输出的数据、数据流控制单元输出的控制信号和所述第一寄存器的输出数据，所述第二多路选择器的输出分别连接到所述SHA3运算模块和所述CLEFIA加密模块；
所述第三多路选择器分别接收外部的模式选择信号和常数存储单元输入的常数值，所述第三多路选择器的输出分别连接到所述SHA3运算模块和所述CLEFIA加密模块；
所述第一寄存器输入分别连接外部的复位信号、外部的时钟信号、所述SHA3运算模块的输出数据、所述CLEFIA加密模块的输出数据，所述第一寄存器的输出作为外部输出接口。
4.根据权利要求3所述的一种基于CLEFIA-SHA3的密码协处理器，其特征在于，当模式选择信号为低电平时，第一多路选择器选择外部输入数据din[1559:0]进行输出，在数据流控制单元输出的控制信号的控制下，第二多路选择器选择相应的输入，第三多路选择器选择常数存储单元输入的常数值con[63:0]进行输出，此时数据处理单元执行SHA3运算模块；
当模式选择信号为高电平时，第一多路选择器选择din[127:0]进行输出，第二多路选择器数据流控制单元输出的控制信号的控制下选择第一多路选择器的输出值或第一寄存器的输出值进行输出，第三多路选择器选择con[31:0]输出，数据处理单元执行CLEFIA加密模块，其中，din[1559:0]表示位长1600的输入数据，din[127:0]表示din[1559:0]的0-127位数据，con[63:0]表示位长64位的常数值，con[31:0]表示con[63:0]的0-31位数据。
5.根据权利要求1所述的一种基于CLEFIA-SHA3的密码协处理器，其特征在于，所述常数存储单元包含一个常数ROM；
所述常数ROM存储的初始值为24个SHA3算法所定义的常数值和60个1密钥长度为128-bit的CLEFIA加密模块所需要的常数值，所述常数ROM通过接收所述数据流控制单元输出的地址信号，每个时钟周期输出一个常数值。
6.根据权利要求1所述的一种基于CLEFIA-SHA3的密码协处理器，其特征在于，所述数据流控制单元包括加法器、计数器、比较器、编码器、触发器、顺序编号的第四多路选择器至第七多路选择器；
所述加法器依次通过第五多路选择器和第六多路选择器与计数器相连，第五多路选择器分别与第四多路选择器和触发器的输出端连接，所述触发器接收外部的复位信号、外部的时钟信号以及系统使能信号，触发器的Q端与第五多路选择器连接；第四多路选择器接有外部输入的模式选择信号、预置数7'd0、预置数7'd24；所述计数器接收外部的时钟信号，所述计数器的输出端分别与比较器以及编码器连接并输出地址信号作为数据流控制单元的一个输出端；
所述编码器的输出端输出控制信号作为数据流控制单元的另一个输出端；编码器的编码结果以及预设常值1作为加法器的两个输入信号；所述比较器还与第七多路选择的输出端连接，第七多路选择器接有外部输入的模式选择信号、预置数7'd23、预置数7'd83，所述比较器的输出端作为系统结束信号的输出端口，其中，7'd0表示用7位二进制表示十进制的0。
7.根据权利要求6所述的一种基于CLEFIA-SHA3的密码协处理器，其特征在于，所述第四多路选择器根据外部输入的模式选择信号来选择计数器的初值，当模式选择信号为低电平时第四多路选择器选择预置数7'd0进行输出，当模式选择信号为高电平时第四多路选择器选择预置数7'd24进行输出；第五多路选择器在系统使能信号为高电平时选择第四多路选择器的输出值进行输出，第五多路选择器在系统使能信号为低电平时选择加法器的值进行输出，第六多路选择器在系统结束信号为低电平时，选择第五多路选择器的输出值进行输出，第六多路选择器在系统结束信号为高电平时，选择预置数7'd0进行输出；当模式选择信号为低电平时第七多路选择器选择预置数7'd23，当模式选择信号为高电平时第七多路选择器选择预置数7'd83，当计数器的值等于第七多路选择的输出值时比较器将系统结束信号拉高。
8.根据权利要求6所述的一种基于CLEFIA-SHA3的密码协处理器，其特征在于，所述编码器根据计数器的计数值的范围来进行编码并输出控制信号，用控制信号的值来控制数据处理单元进行相对应的运算。
9.根据权利要求6所述的一种基于CLEFIA-SHA3的密码协处理器，其特征在于，所述触发器为D触发器。
CN202111199601.6A 2021-10-14 2021-10-14 一种基于clefia-sha3的密码协处理器 Active CN113922949B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111199601.6A CN113922949B (zh) 2021-10-14 2021-10-14 一种基于clefia-sha3的密码协处理器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111199601.6A CN113922949B (zh) 2021-10-14 2021-10-14 一种基于clefia-sha3的密码协处理器

Publications (2)

Publication Number Publication Date
CN113922949A true CN113922949A (zh) 2022-01-11
CN113922949B CN113922949B (zh) 2023-07-25

Family

ID=79240367

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111199601.6A Active CN113922949B (zh) 2021-10-14 2021-10-14 一种基于clefia-sha3的密码协处理器

Country Status (1)

Country Link
CN (1) CN113922949B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116090029A (zh) * 2023-01-13 2023-05-09 无锡沐创集成电路设计有限公司 加密电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040225885A1 (en) * 2003-05-05 2004-11-11 Sun Microsystems, Inc Methods and systems for efficiently integrating a cryptographic co-processor
CN101330497A (zh) * 2007-06-20 2008-12-24 凹凸科技（中国）有限公司 用于进行散列运算的散列单元和方法
CN101727603A (zh) * 2008-10-14 2010-06-09 索尼株式会社 信息处理装置、用于切换密码的方法以及程序
CN103716150A (zh) * 2013-12-27 2014-04-09 无锡紫芯集成电路系统有限公司 适用于soc的md5和sha-1协处理器
US20170141914A1 (en) * 2015-11-12 2017-05-18 Intel Corporation Hybrid sm3 and sha acceleration processors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040225885A1 (en) * 2003-05-05 2004-11-11 Sun Microsystems, Inc Methods and systems for efficiently integrating a cryptographic co-processor
CN101330497A (zh) * 2007-06-20 2008-12-24 凹凸科技（中国）有限公司 用于进行散列运算的散列单元和方法
CN101727603A (zh) * 2008-10-14 2010-06-09 索尼株式会社 信息处理装置、用于切换密码的方法以及程序
CN103716150A (zh) * 2013-12-27 2014-04-09 无锡紫芯集成电路系统有限公司 适用于soc的md5和sha-1协处理器
US20170141914A1 (en) * 2015-11-12 2017-05-18 Intel Corporation Hybrid sm3 and sha acceleration processors

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
XIN CHENG，等: ""A reconfigurable and compact hardware architecture of CLEFIA block cipher with multi-configuration"", 《MICROELECTRONICS JOURNAL VOLUME 114》 *
陈帮春: ""物联网终端系统安全机制研究与设计"", 《硕士电子期刊 2015年第01期》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116090029A (zh) * 2023-01-13 2023-05-09 无锡沐创集成电路设计有限公司 加密电路
CN116090029B (zh) * 2023-01-13 2023-06-06 无锡沐创集成电路设计有限公司 加密电路

Also Published As

Publication number Publication date
CN113922949B (zh) 2023-07-25

Similar Documents

Publication Publication Date Title
RU2638639C1 (ru) Кодер, декодер и способ кодирования и шифрования входных данных
US7653196B2 (en) Apparatus and method for performing RC4 ciphering
CN106992852B (zh) 应用于AES与Camellia密码算法的可重构S盒电路结构
CN107181586B (zh) 可重构s盒电路结构
CN111259416A (zh) 一种基于fpga的多算法安全加密认证系统及认证方法
US11051247B2 (en) Transmission/ reception device with wake-up radio resistant to attacks by denial of sleep
CN109190413B (zh) 一种基于fpga和md5加密的串行通信系统
CN111224775A (zh) 一种安全通信方法、一种安全通信系统及通信终端地址跳变图案生成方法
CN113922949B (zh) 一种基于clefia-sha3的密码协处理器
Dang et al. Advanced AES algorithm using dynamic key in the internet of things system
CN106998249B (zh) 应用于SM4与Camellia密码算法的可重构S盒电路结构
CN116488794A (zh) 基于fpga的高速sm4密码模组实现方法及装置
Chen et al. Design and SOPC-based realization of a video chaotic secure communication scheme
Ferozpuri et al. Hardware api for post-quantum public key cryptosystems
CN110336661A (zh) Aes-gcm数据处理方法、装置、电子设备及存储介质
Abdelrahman et al. Analysis on the aes implementation with various granularities on different gpu architectures
CN104219045A (zh) Rc4 流密码生成器
CN112134686A (zh) 一种基于可重构计算的aes硬件实现方法及运行该方法的计算机设备与可读存储介质
CN111931194A (zh) 基于云计算的安防监控大数据处理方法及装置
CN101882991B (zh) 基于分组密码算法的通讯数据流加密方法
CN115412241B (zh) 实现后量子密码算法Kyber和Saber的融合密码安全处理器
CN114826560B (zh) 一种轻量级分组密码cref实现方法及系统
CN109039608B (zh) 一种基于双S核的8-bitAES电路
CN106790207B (zh) 一种流媒体信息安全保障方法及系统
Illy et al. An improvement of the AES protocol to optimize energy consumption in IoT

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant