CN113919252A - 基于不同设计数据之间的元器件连通性检测系统 - Google Patents
基于不同设计数据之间的元器件连通性检测系统 Download PDFInfo
- Publication number
- CN113919252A CN113919252A CN202111537523.6A CN202111537523A CN113919252A CN 113919252 A CN113919252 A CN 113919252A CN 202111537523 A CN202111537523 A CN 202111537523A CN 113919252 A CN113919252 A CN 113919252A
- Authority
- CN
- China
- Prior art keywords
- component
- design data
- pin
- components
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/31—Design entry, e.g. editors specifically adapted for circuit design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及一种基于不同设计数据之间的元器件连通性检测系统,实现步骤C1、将多个待处理的设计数据导入所述坐标系中;步骤C2、基于用户输入界面获取的第一输入指令选择父节点和子节点对应的设计数据名称、元器件名称和元器件层级信息,根据约束规则库建立设计数据映射表;步骤C3、接收用户输入界面获取的第二输入指令对元器件执行移动、翻转和/或旋转操作,将元器件设置在所述坐标系中的对应的目标位置,并建立元器件之间的物理连接;步骤C4、根据设计数据映射表和元器件之间的物理连接,生成不同设计数据之间的元器件连通性检测数据。本发明实现了系统级互连的不同设计数据之间的元器件连通性检查,提高设计数据检测的准确性和效率。
Description
技术领域
本发明涉及电子设计技术领域,尤其涉及一种基于不同设计数据之间的元器件连通性检测系统。
背景技术
在PCB( Printed Circuit Board,印刷电路板),Package(封装),Interposer(封装载板),IC(integrated circuit,集成电路)等设计(Device)中,通常是由不同的厂商独立制造的,因此各个设计数据是独立的,不同设计数据配置的网络基于不同设计数据之间的元器件连通性检测系统、管脚命名、管脚号等可能均不相同。设计数据检测过程中,需要将各个设计数据嵌套在一起进行检测。现有技术中通常通过人工对少量不同设计之间的连接进行检查,但是随着电子技术的发展,一个系统中可能涉及上万个甚至几十个设计组成多层级互联,人工检测无法保证检测效率和准确性,显然不再适用于人工检测。而由于设计数据各自独立,系统互连的正确性及统一性等得不到保证,无法保证系统互连的准确性,所以需要进行系统级设计数据互连正确性进行检查。由此可知,如何实现系统级互连的不同设计数据之间的元器件连通性检查,提高设计数据检测的准确性和效率成为亟待解决的技术问题。
发明内容
本发明目的在于,提供一种基于不同设计数据之间的元器件连通性检测系统,实现了系统级互连的不同设计数据之间的元器件连通性检查,提高设计数据检测的准确性和效率。
根据本发明第一方面,提供了一种基于不同设计数据之间的元器件连通性检测系统,包括用户输入界面,预先构建的坐标系,预先建立的约束规则库、存储有计算机程序的存储器和处理器,所述约束规则库用于存储父节点与子节点设计类型映射约束规则,以及父节点与子节点设计层级约束规则,所述处理器执行所述计算机程序时用于实现以下步骤:
步骤C1、将多个待处理的设计数据导入所述坐标系中,每一所述待处理的设计数据包括至少一个元器件数据,所述元器件数据包括设计数据名称、元器件名称、元器件原始坐标、元器件管脚信息、元器件形状信息、元器件状态信息和元器件层级信息,所述元器件状态信息包括翻转状态标识和旋转状态标识,所述管脚信息包括管脚名称和网络名称信息;
步骤C2、基于所述用户输入界面获取的第一输入指令选择父节点和子节点对应的设计数据名称、元器件名称和元器件层级信息,根据所述约束规则库建立设计数据映射表,所述设计数据映射表中包括至少一条设计数据链路,所述设计数据链路包括不同设计数据的元器件以及层级之间的对应关系;
步骤C3、接收所述用户输入界面获取的第二输入指令对元器件执行移动、翻转和/或旋转操作,将元器件设置在所述坐标系中的对应的目标位置,并建立元器件之间的物理连接;
步骤C4、根据所述设计数据映射表和元器件之间的物理连接,生成不同设计数据之间的元器件连通性检测数据。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案,本发明提供的一种基于不同设计数据之间的元器件连通性检测系统可达到相当的技术进步性及实用性,并具有产业上的广泛利用价值,其至少具有下列优点:
本发明建立了不同设计数据之间的匹配映射关系和元器件之间的物理连接关系,实现了系统级互连的不同设计数据之间的元器件连通性检查,提高设计数据检测的准确性和效率,减少设计缺陷率。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1为本发明实施例提供的基于不同设计数据之间的元器件连通性检测系统示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的一种基于不同设计数据之间的元器件连通性检测系统的具体实施方式及其功效,详细说明如后。
本发明实施例提供了一种基于不同设计数据之间的元器件连通性检测系统,如图1所示,包括用户输入界面,预先构建的坐标系,预先建立的约束规则库、存储有计算机程序的存储器和处理器,所述约束规则库用于存储父节点与子节点设计类型映射约束规则,以及父节点与子节点设计层级约束规则,满足约束规则库中所有约束规则的映射关系才能够被建立。所述处理器执行所述计算机程序时用于实现以下步骤:
步骤C1、将多个待处理的设计数据导入所述坐标系中,每一所述待处理的设计数据包括至少一个元器件数据,所述元器件数据包括设计数据名称、元器件名称、元器件原始坐标、元器件管脚信息、元器件形状信息、元器件状态信息和元器件层级信息,所述元器件状态信息包括翻转状态标识和旋转状态标识,所述管脚信息包括管脚(pin)名称和网络(net)名称信息;
其中,设计数据名称通常由对应的厂商设置,例如,pkg_design,hbm_info,基于设计数据名称能够确定对应的设计数据类型。部分元器件导入时可能是翻转或旋转状态,或者后续在建立连接过程中需要进行旋转或翻转,因此通过翻转状态标识和旋转状态标识来标识。可以理解的是,不同涉及的元器件原始坐标的单位可能是不相同的,因此可以统一转换为所述坐标系对应的坐标单位,便于后续将元器件移动至目标位置。一个设计数据通常可包括多个元器件,一个元器件中可能包括多个管脚和多个层级,管脚可以在每一层级与其他元器件的管脚建立物理连接,网络是管脚中的一个属性信息。
步骤C2、基于所述用户输入界面获取的第一输入指令选择父节点和子节点对应的设计数据名称、元器件名称和元器件层级信息,根据所述约束规则库建立设计数据映射表,所述设计数据映射表中包括至少一条设计数据链路,所述设计数据链路包括不同设计数据的元器件以及层级之间的对应关系;
其中,通过步骤C2可以建立设计数据映射关系,即建立起了设计数据的逻辑关系。所述第一输入指令用于构建不同设计数据元器件以及层级之间的对应关系,包括父节点和子节点对应的设计数据名称选择指令、元器件名称选择指令、元器件层级信息选择指令,设计数据名称待选集合、元器件名称待选集合以及元器件层级信息待选集合基于所述数据库中存储的待处理的设计数据生成。
步骤C3、接收所述用户输入界面获取的第二输入指令对元器件执行移动、翻转和/或旋转操作,将元器件设置在所述坐标系中的对应的目标位置,并建立元器件之间的物理连接;
其中,通过步骤C3可以建立元器件之间的物理连接。所述第二输入指令包括移动指令、翻转指令、旋转指令和元器件连接模式,所述元器件连接模式包括元器件管脚对应模式,元器件坐标对应模式和元器件中心对应模式等。
步骤C4、根据所述设计数据映射表和元器件之间的物理连接,生成不同设计数据之间的元器件连通性检测数据。
需要说明的是,步骤C1、步骤C2、步骤C3的顺序可以互换,例如可以先建立元器件物理连接,再建立设计数据映射关系,步骤C1中也并非一次性将所有的设计数据导入,可以先导入一部分,执行步骤C2和C3,后续再继续导入其他设计数据,再继续执行步骤C2和C3。
本发明实施例建立了不同设计数据之间的匹配映射关系和元器件之间的物理连接关系,实现了系统级互连的不同设计数据之间的元器件连通性检查,提高设计数据检测的准确性和效率,减少设计缺陷率。
作为一种实施例,所述步骤C1包括:
步骤C11、将所述多个待处理的设计数据导入并存储至所述坐标系对应的数据库中,并将元器件放置于坐标系原点;
其中,初始状态将元器件放置于坐标系原点,便于后续元器件的移动。
步骤C12、基于每一元器件的原始坐标,以及原始坐标单位与所述坐标系单位的对应关系,生成对应的目标坐标。
其中,将所有的元器件的原始坐标转换为统一的符合所述坐标系的目标坐标,便于建立元器件之间的物理连接关系。
作为一种实施例,若所述第二输入指令对应的元器件连接模式为元器件中心对应模式,即元器件中心对元器件中心模式,所述步骤C3包括:
步骤C31、根据所述第二输入指令对第一元器件执行移动、翻转和/或旋转操作,将第一元器件设置在所述坐标系中的对应的目标位置;
步骤C32、根据所述第二输入指令对第二元器件执行移动、翻转和/或旋转操作,将第二元器件的中心设置在所述第一元器件的中心位置,建立第一元器件和第二元器件的物理连接。
需要说明的是,第一元器件和第二元器件是需要建立物理连接关系的两个设计数据对应的元器件,任何一个元器件可能作为第一元器件,也可能作为第二元器件。各个元器件布置的位置以及哪些元器件之间需要建立物理连接关系等信息,均是预先可以通过涉及数据获知的。
作为一种实施例,若所述第二输入指令对应的元器件连接模式为元器件坐标对应模式,即元器件坐标对元器件坐标模式,所述步骤C3包括:
步骤C33、根据所述第二输入指令对第一元器件执行移动、翻转和/或旋转操作,将第一元器件设置在所述坐标系中的对应的目标坐标位置;
步骤C34、根据所述第二输入指令对第二元器件执行移动、翻转和/或旋转操作,将第二元器件的移动至所述第一元器件的目标坐标位置,建立第一元器件和第二元器件的物理连接。
作为一种实施例,若所述第二输入指令对应的元器件连接模式为元器件管脚对应模式,即元器件管脚对元器件管脚模式所述步骤C3包括:
步骤C35、根据所述第二输入指令对第一元器件执行移动、翻转和/或旋转操作,将第一元器件设置在所述坐标系中的对应的目标位置,从所述第一元器件中选择一个管脚作为第一目标管脚;
步骤C36、从第二元器件中选择与第一目标管脚需要建立物理连接的第二目标管脚,根据所述第二输入指令对第一元器件执行移动、翻转和/或旋转操作,将第二目标管脚的移动至第一目标管脚的位置,建立第一元器件和第二元器件的物理连接。
可以理解的是,也可以选择两个及以上的目标管脚建立物理连接。
元器件之间的物理关系建立好之后,管脚之间的对应关系可能有多种,例如一个圆形管脚中心对应六边形管脚的中心,表示两个管脚能够处于连通状态。再比如,一个八边形管脚区域中,包括四个圆形区域的管脚,这四个圆形区域管脚的中心与八边形管脚的中心并不重合,因此可以设置多种元器件连通性检测数据生成模式,适应不同管脚的连通模式,从而提高连通性检测的准确率。
作为一种实施例,若当前选择的连通性检测模式为管脚中心对应模式,所述步骤C4包括:
步骤C41、基于所述设计数据映射表中所有设计数据链路遍历对应的具有物理连接关系的元器件;
步骤C42、获取元器件管脚中心和元器件管脚中心对应的管脚名称和管脚网络信息;
步骤C43、基于所有设计数据链路采集到的管脚名称和管脚网络信息生成连通性检测报告,输出至所述用户输入界面上进行呈现。
作为一种实施例,若当前选择的连通性检测模式为管脚区域对应模式,所述步骤C4包括:
步骤C44、基于所述设计数据映射表中所有设计数据链路遍历对应的具有物理连接关系的元器件;
步骤C45、获取所有第二元器件管脚中心位于第一元器件管脚区域内的对应的管脚名称和管脚网络信息;
步骤C46、基于所有设计数据链路采集到的管脚名称和管脚网络信息生成连通性检测报告,输出至所述用户输入界面上进行呈现。
需要说明的是,第一元器件和第二元器件是需要建立物理连接关系的两个设计数据对应的元器件,任何一个元器件可能作为第一元器件,也可能作为第二元器件。
作为一种实施例,所述系统还可包括预先配置的映射数据结构,所述映射数据结构包括父节点数据段和子节点数据段,所述父节点数据段包括父节点设计数据名称数据段、父节点元器件名称数据段、父节点层级数据段,所述子节点设计数据名称数据段包括子节点设计数据名称数据段、子节点元器件名称数据段、子节点层级数据段。所述步骤C2具体可包括:
步骤S1、基于所述用户输入界面获取用户输入数据,按照所述映射数据结构生成待处理设计数据映射信息;
步骤S2、基于所述待处理设计数据映射信息和当前设计数据映射表调用所述约束规则库,所述设计数据映射表的初始状态配置为空;
步骤S3、判断所述待处理设计数据映射信息是否符合所有约束规则,若符合,则将所述待处理设计数据映射信息添加至所述设计数据映射表。
可以理解的是,当所有待处理设计数据映射信息处理完成后得到的设计数据映射表,即得到所需建立的设计数据映射关系,即建立起了设计数据的逻辑关系,基于该映射关系,能够实现系统级互连的连接性检查,提高了设计数据检测的准确性和效率。
作为一种实施例,所有设计数据对应的设计数据名称、元器件名称以及对应的层级信息均可以预先通过各个厂商公开的设计数据信息中获取。所述系统还包括数据库,用于存储不同设计数据的参数,所述设计参数集包括设计数据名称、每一设计数据名称对应的元器件名称集合,每一元器件名称对应的层级集合。
以下通过两个实施例来对基于用户输入生成待处理设计数据映射信息进行说明:
实施例一、
所述步骤S1包括:
步骤S11、基于所述用户输入界面接收用户输入的节点设计数据名称信息,所述节点为父节点或子节点;
步骤S12、基于所述节点设计数据名称信息在所述用户输入界面呈现对应的节点元器件名称集合,根据用户输入的元器件名称选择指令确定元器件名称;
步骤S13、基于所确定的元器件名称在所述用户输入界面呈现对应的节点层级集合,根据用户输入的层级选择指令确定层级信息;
步骤S14、基于节点对应的设计数据名称信息、元器件名称和层级信息,按照所述映射数据结构生成待处理设计数据映射信息。
基于预先构建的数据库,可以为用户呈现对应的候选信息,便于用户输入,提高映射关系构建效率。实施例一可以适用于所述设计数据映射表不为空或为空的状态下的设计数据映射关系构建。
实施例二、
为了进一步便于用户构建设计数据映射关系若所述设计数据映射表不为空,所述步骤S1包括:
步骤S15、基于所述用户输入界面接收用户输入的节点拖动指令;
需要说明的是,拖动指令可以直接将某一节点下的所有映射链路拖动至另一个节点上,拖动结束后,父节点和子节点的涉及名称是确定的,无需用户再输入。提高了用户构建设计数据映射关系的灵活性和效率。
步骤S16、根据所述节点拖动指令确定当前父节点对应的设计数据名称信息和当前子节点对应的设计数据名称信息;
步骤S17、基于所述当前节点设计数据名称信息在所述用户输入界面呈现对应的节点元器件名称集合,根据用户输入的元器件名称选择指令确定元器件名称,所述当前节点包括当前父节点和当前子节点;
步骤S18、基于所确定的元器件名称在所述用户输入界面呈现对应的节点层级集合,根据用户输入的层级选择指令确定层级信息;
步骤S19、基于当前节点对应的设计数据名称信息、元器件名称和层级信息,按照所述映射数据结构生成待处理设计数据映射信息。
可以理解的是,实施例二仅适用于已经构建一部分设计数据映射信息的应用场景。
作为一种实施例,所述步骤S3包括:
步骤S31、从所述待处理设计数据映射信息中获取父节点设计数据类型信息和子节点设计数据类型信息,判断所述父节点设计数据类型信息和子节点设计数据类型信息的对应关系是否符合父节点与子节点设计类型映射约束规则,若符合,则执行步骤S32,否则,执行步骤S33;
设计数据类型具体包括IC(integrated circuit,集成电路)类型、Interposer(封装载板)类型、Package(封装)类型和PCB( Printed Circuit Board,印刷电路板)类型等。
步骤S32、从所述待处理设计数据映射信息中获取父节点元器件名称和父节点层级信息,以及子节点元器件名称和字节点层级信息,检索所述当前设计数据映射表,判断当前待处理设计数据映射信息加入所述当前设计数据映射表之后的多级互联关系是否满足所述父节点与子节点设计层级约束规则,若满足,则将所述待处理设计数据映射信息添加至所述设计数据映射表,否则,执行步骤S33;
步骤S33、生成对应的错误提示信息。
通过步骤S31-步骤S32,将符合父节点与子节点设计类型映射约束规则,以及父节点与子节点设计层级约束规则的待处理设计数据映射信息构建对应的设计数据映射关系,若不符合约束规则,则提示用户无法构建。
作为一种实施例,所述父节点与子节点设计类型映射约束规则包括以下约束规则的至少一个:
IC类型元器件作为子节点时,对应的父节点设置为Interposer类型元器件、Package类型元器件或PCB类型元器件;
Interposer类型元器件作为子节点时,对应的父节点设置为PCB类型元器件、Interposer类型元器件或Package类型元器件;
Package类型元器件作为子节点时,对应的父节点设置为Package类型元器件或PCB类型元器件;
PCB类型元器件作为子节点时,对应的父节点设置为PCB类型元器件。
可以理解的是,上述父节点与子节点设计类型映射约束规则根据具体应用场景来选择,优选的,选择上述全部约束规则作为父节点与子节点设计类型映射约束规则。
作为一种实施例,所述父节点与子节点设计层级约束规则包括:
所有设计类型元器件的任意层级均可用于构建映射关系;
所有设计类型元器件允许一次或多次构建映射关系;
除Interpose设计导入时,仅包括一个Interpose类型元器件的情况下,任何两个元器件之间的层次关系只允许出现一次,在所述设计数据映射表中,子级元器件不允许出现在父级元器件的任意父级元器件集合中,父级元器件不允许出现在子级元器件的任意子级元器件集合中,该条约束规则能够有效避免映射链路出现自循环。
作为一种实施例,所述父节点数据段还包括父节点翻转标识数据段,父节点镜像标识数据段,所述子节点数据段包括子节点翻转标识数据段和子节点镜像标识数据段,翻转标识数据段用于标识节点设计数据是否翻转,例如,翻转标识数据段标识为1时,表示节点设计数据发生了翻转,为0时标识没有发生翻转。镜像标识数据段用于标识节点设计数据是否镜像,例如,镜像标识数据段标识为1时,表示设计数据发生了镜像,为0时表示没有发生镜像。所述父节点与子节点设计层级约束规则还包括:若父节点、子节点对应的设计数据为翻转状态或镜像状态,允许按照实际装配方式互联。
作为一种实施例,所述若元器件为翻转状态或镜像状态,允许按照实际装配方式互联,具体可包括:
Package设计数据未翻转或镜像,Package设计数据的Bottom层与PCB设计数据的Top层互连,
若Package设计数据封装设计翻转,Package设计数据的Top层与PCB设计数据的Top层互连,
若Package设计设计镜像,Package设计的Bottom层与PCB设计数据的Bottom层互连。
其中,Top层、Bottom层均表示对应元器件的层级名称。
需要说明的是,一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各步骤描述成顺序的处理,但是其中的许多步骤可以被并行地、并发地或者同时实施。此外,部分步骤的顺序可以被重新安排。当其操作完成时处理可以被终止,但是还可以具有未包括在附图中的附加步骤。处理可以对应于方法、函数、规程、子例程、子程序等等。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (9)
1.一种基于不同设计数据之间的元器件连通性检测系统,其特征在于,
包括用户输入界面,预先构建的坐标系,预先建立的约束规则库、存储有计算机程序的存储器和处理器,所述约束规则库用于存储父节点与子节点设计类型映射约束规则,以及父节点与子节点设计层级约束规则,所述处理器执行所述计算机程序时用于实现以下步骤:
步骤C1、将多个待处理的设计数据导入所述坐标系中,每一所述待处理的设计数据包括至少一个元器件数据,所述元器件数据包括设计数据名称、元器件名称、元器件原始坐标、元器件管脚信息、元器件形状信息、元器件状态信息和元器件层级信息,所述元器件状态信息包括翻转状态标识和旋转状态标识,所述管脚信息包括管脚名称和网络名称信息;
步骤C2、基于所述用户输入界面获取的第一输入指令选择父节点和子节点对应的设计数据名称、元器件名称和元器件层级信息,根据所述约束规则库建立设计数据映射表,所述设计数据映射表中包括至少一条设计数据链路,所述设计数据链路包括不同设计数据的元器件以及层级之间的对应关系;
步骤C3、接收所述用户输入界面获取的第二输入指令对元器件执行移动、翻转和/或旋转操作,将元器件设置在所述坐标系中的对应的目标位置,并建立元器件之间的物理连接;
步骤C4、根据所述设计数据映射表和元器件之间的物理连接,生成不同设计数据之间的元器件连通性检测数据。
2.根据权利要求1所述的系统,其特征在于,
所述步骤C1包括:
步骤C11、将所述多个待处理的设计数据导入并存储至所述坐标系对应的数据库中,并将元器件放置于坐标系原点;
步骤C12、基于每一元器件的原始坐标,以及原始坐标单位与所述坐标系单位的对应关系,生成对应的目标坐标。
3.根据权利要求2所述的系统,其特征在于,
所述第一输入指令用于构建不同设计数据元器件以及层级之间的对应关系,包括父节点和子节点对应的设计数据名称选择指令、元器件名称选择指令、元器件层级信息选择指令,设计数据名称待选集合、元器件名称待选集合以及元器件层级信息待选集合基于所述数据库中存储的待处理的设计数据生成。
4.根据权利要求1所述的系统,其特征在于,
所述第二输入指令包括移动指令、翻转指令、旋转指令和元器件连接模式,所述元器件连接模式包括元器件管脚对应模式,元器件坐标对应模式和元器件中心对应模式。
5.根据权利要求4所述的系统,其特征在于,
若所述第二输入指令对应的元器件连接模式为元器件中心对应模式,所述步骤C3包括:
步骤C31、根据所述第二输入指令对第一元器件执行移动、翻转和/或旋转操作,将第一元器件设置在所述坐标系中的对应的目标位置;
步骤C32、根据所述第二输入指令对第二元器件执行移动、翻转和/或旋转操作,将第二元器件的中心设置在所述第一元器件的中心位置,建立第一元器件和第二元器件的物理连接。
6.根据权利要求4所述的系统,其特征在于,
若所述第二输入指令对应的元器件连接模式为元器件坐标对应模式,所述步骤C3包括:
步骤C33、根据所述第二输入指令对第一元器件执行移动、翻转和/或旋转操作,将第一元器件设置在所述坐标系中的对应的目标坐标位置;
步骤C34、根据所述第二输入指令对第二元器件执行移动、翻转和/或旋转操作,将第二元器件的移动至所述第一元器件的目标坐标位置,建立第一元器件和第二元器件的物理连接。
7.根据权利要求4所述的系统,其特征在于,
若所述第二输入指令对应的元器件连接模式为元器件管脚对应模式,所述步骤C3包括:
步骤C35、根据所述第二输入指令对第一元器件执行移动、翻转和/或旋转操作,将第一元器件设置在所述坐标系中的对应的目标位置,从所述第一元器件中选择一个管脚作为第一目标管脚;
步骤C36、从第二元器件中选择与第一目标管脚需要建立物理连接的第二目标管脚,根据所述第二输入指令对第一元器件执行移动、翻转和/或旋转操作,将第二目标管脚的移动至第一目标管脚的位置,建立第一元器件和第二元器件的物理连接。
8.根据权利要求1所述的系统,其特征在于,
若当前选择的连通性检测模式为管脚中心对应模式,所述步骤C4包括:
步骤C41、基于所述设计数据映射表中所有设计数据链路遍历对应的具有物理连接关系的元器件;
步骤C42、获取元器件管脚中心和元器件管脚中心对应的管脚名称和管脚网络信息;
步骤C43、基于所有设计数据链路采集到的管脚名称和管脚网络信息生成连通性检测报告,输出至所述用户输入界面上进行呈现。
9.根据权利要求1所述的系统,其特征在于,
若当前选择的连通性检测模式为管脚区域对应模式,所述步骤C4包括:
步骤C44、基于所述设计数据映射表中所有设计数据链路遍历对应的具有物理连接关系的元器件;
步骤C45、获取所有第二元器件管脚中心位于第一元器件管脚区域内的对应的管脚名称和管脚网络信息;
步骤C46、基于所有设计数据链路采集到的管脚名称和管脚网络信息生成连通性检测报告,输出至所述用户输入界面上进行呈现。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111537523.6A CN113919252B (zh) | 2021-12-16 | 2021-12-16 | 基于不同设计数据之间的元器件连通性检测系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111537523.6A CN113919252B (zh) | 2021-12-16 | 2021-12-16 | 基于不同设计数据之间的元器件连通性检测系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113919252A true CN113919252A (zh) | 2022-01-11 |
CN113919252B CN113919252B (zh) | 2022-03-04 |
Family
ID=79248970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111537523.6A Active CN113919252B (zh) | 2021-12-16 | 2021-12-16 | 基于不同设计数据之间的元器件连通性检测系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113919252B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114330200A (zh) * | 2022-03-15 | 2022-04-12 | 北京云枢创新软件技术有限公司 | 针对超大规模电路设计分割的数据处理系统 |
CN114818591A (zh) * | 2022-07-01 | 2022-07-29 | 南京维拓科技股份有限公司 | 一种快速生成工装器件避空的方法 |
CN114912392A (zh) * | 2022-07-18 | 2022-08-16 | 北京云枢创新软件技术有限公司 | 设计数据的连通性检测配置系统 |
CN114997103A (zh) * | 2022-07-18 | 2022-09-02 | 北京云枢创新软件技术有限公司 | 基于互连设计数据之间的一对多的元器件连通性检测系统 |
CN115983164A (zh) * | 2023-01-12 | 2023-04-18 | 上海合见工业软件集团有限公司 | 用于数字电路原理图的游离元器件分层方法、设备和介质 |
CN117829044A (zh) * | 2024-03-01 | 2024-04-05 | 上海合见工业软件集团有限公司 | 一种eda约束检测系统 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102902858A (zh) * | 2012-10-09 | 2013-01-30 | 合肥工业大学 | 组合电路板测试结果中故障元器件的关联性标注方法 |
CN105159560A (zh) * | 2015-09-02 | 2015-12-16 | 上海斐讯数据通信技术有限公司 | 电路设计软件中元器件对齐方法及系统 |
CN106815444A (zh) * | 2017-01-20 | 2017-06-09 | 福州大学 | 一种自动测量pcb图档元器件距离的方法 |
US20190005179A1 (en) * | 2017-07-03 | 2019-01-03 | Pegatron Corporation | Circuit comparing method and electronic device |
US10891413B1 (en) * | 2019-12-05 | 2021-01-12 | Xilinx, Inc. | Incremental initialization by parent and child placer processes in processing a circuit design |
-
2021
- 2021-12-16 CN CN202111537523.6A patent/CN113919252B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102902858A (zh) * | 2012-10-09 | 2013-01-30 | 合肥工业大学 | 组合电路板测试结果中故障元器件的关联性标注方法 |
CN105159560A (zh) * | 2015-09-02 | 2015-12-16 | 上海斐讯数据通信技术有限公司 | 电路设计软件中元器件对齐方法及系统 |
CN106815444A (zh) * | 2017-01-20 | 2017-06-09 | 福州大学 | 一种自动测量pcb图档元器件距离的方法 |
US20190005179A1 (en) * | 2017-07-03 | 2019-01-03 | Pegatron Corporation | Circuit comparing method and electronic device |
US10891413B1 (en) * | 2019-12-05 | 2021-01-12 | Xilinx, Inc. | Incremental initialization by parent and child placer processes in processing a circuit design |
Non-Patent Citations (1)
Title |
---|
杨奇开等: "连通性建模及其在潜在电路分析中的应用", 《质量与可靠性》 * |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114330200A (zh) * | 2022-03-15 | 2022-04-12 | 北京云枢创新软件技术有限公司 | 针对超大规模电路设计分割的数据处理系统 |
CN114330200B (zh) * | 2022-03-15 | 2022-05-20 | 北京云枢创新软件技术有限公司 | 针对超大规模电路设计分割的数据处理系统 |
CN114818591A (zh) * | 2022-07-01 | 2022-07-29 | 南京维拓科技股份有限公司 | 一种快速生成工装器件避空的方法 |
CN114818591B (zh) * | 2022-07-01 | 2022-09-09 | 南京维拓科技股份有限公司 | 一种快速生成工装器件避空的方法 |
CN114912392A (zh) * | 2022-07-18 | 2022-08-16 | 北京云枢创新软件技术有限公司 | 设计数据的连通性检测配置系统 |
CN114997103A (zh) * | 2022-07-18 | 2022-09-02 | 北京云枢创新软件技术有限公司 | 基于互连设计数据之间的一对多的元器件连通性检测系统 |
CN114912392B (zh) * | 2022-07-18 | 2022-09-30 | 北京云枢创新软件技术有限公司 | 设计数据的连通性检测配置系统 |
CN115983164A (zh) * | 2023-01-12 | 2023-04-18 | 上海合见工业软件集团有限公司 | 用于数字电路原理图的游离元器件分层方法、设备和介质 |
CN115983164B (zh) * | 2023-01-12 | 2023-08-15 | 上海合见工业软件集团有限公司 | 用于数字电路原理图的游离元器件分层方法、设备和介质 |
CN117829044A (zh) * | 2024-03-01 | 2024-04-05 | 上海合见工业软件集团有限公司 | 一种eda约束检测系统 |
CN117829044B (zh) * | 2024-03-01 | 2024-05-14 | 上海合见工业软件集团有限公司 | 一种eda约束检测系统 |
Also Published As
Publication number | Publication date |
---|---|
CN113919252B (zh) | 2022-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113919252B (zh) | 基于不同设计数据之间的元器件连通性检测系统 | |
CN113935276B (zh) | 设计数据映射关系构建系统 | |
US7882121B2 (en) | Generating queries using cardinality constraints | |
US10354031B2 (en) | Information processing by interpenetrating signal transmission channel in design for testability of chip | |
CN109636301A (zh) | 金融业务的工作流配置方法、系统、终端及可读存储介质 | |
US20210103514A1 (en) | Reusable test cases for identifiable patterns | |
CN111399828B (zh) | 一种基于模型驱动的逻辑设备建模方法及终端 | |
CN110046088A (zh) | 一种接口测试方法、装置及设备 | |
US10776313B2 (en) | Converting source objects to target objects | |
CN111381820A (zh) | 一种基于gui自动生成api的方法及装置 | |
JP2008009574A (ja) | 設計検証装置,設計検証プログラム,設計検証方法およびcadシステム | |
US20190065660A1 (en) | Identifying root cause of layout versus schematic errors | |
CN104750468A (zh) | 一种服务端拓扑数据转换方法和转换装置 | |
CN113672674A (zh) | 一种自动编排业务流的方法、电子装置和存储介质 | |
CN110968558B (zh) | 一种原型、实例及文件夹的重命名方法、系统及存储介质 | |
US20120265493A1 (en) | Method for technology porting of cad designs, and computer program product therefor | |
US20160267172A1 (en) | Constraint free model | |
US8832630B2 (en) | Apparatus and method for aiding in designing electronic circuits | |
CN112835571B (zh) | 一种基于Laravel框架的RESTful API代码的自动生成方法 | |
CN114912392B (zh) | 设计数据的连通性检测配置系统 | |
CN104166737B (zh) | 用于数据库名称的修改方法和装置 | |
CN114997103B (zh) | 基于互连设计数据之间的一对多的元器件连通性检测系统 | |
CN104579743A (zh) | 一种电信设备远端维护的方法和系统 | |
JP2016115287A (ja) | テストケース生成プログラム、テストケース生成方法及びテストケース生成装置 | |
CN117435177B (zh) | 应用程序接口构建方法、系统、设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |