CN113900492A - 申威1621双处理器计算机组合服务器及布局结构 - Google Patents
申威1621双处理器计算机组合服务器及布局结构 Download PDFInfo
- Publication number
- CN113900492A CN113900492A CN202111094895.6A CN202111094895A CN113900492A CN 113900492 A CN113900492 A CN 113900492A CN 202111094895 A CN202111094895 A CN 202111094895A CN 113900492 A CN113900492 A CN 113900492A
- Authority
- CN
- China
- Prior art keywords
- chip
- shenwei
- pex8748
- dual
- server
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 claims description 8
- 230000003287 optical effect Effects 0.000 claims description 4
- 230000036541 health Effects 0.000 claims description 3
- 230000006870 function Effects 0.000 abstract description 6
- 238000011144 upstream manufacturing Methods 0.000 abstract description 3
- 238000013461 design Methods 0.000 description 9
- 108010028984 3-isopropylmalate dehydratase Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 101000941170 Homo sapiens U6 snRNA phosphodiesterase 1 Proteins 0.000 description 1
- 241000522620 Scorpio Species 0.000 description 1
- 102100031314 U6 snRNA phosphodiesterase 1 Human genes 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000009490 scorpio Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
- G06F1/185—Mounting of expansion boards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/18—Packaging or power distribution
- G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
本发明提供了一种申威1621双处理器计算机组合服务器及布局结构，包括：主板、两块申威1621处理器，两块PEX8748芯片，一块CPLD芯片、两块AST2400芯片、两块网卡芯片；每块所述申威1621处理器配置有八根ECC内存条，每块所述申威1621处理器与一块所述PEX8748芯片连接，每块所述PEX8748芯片均连接有一块所述AST2400芯片，每块所述PEX8748芯片连接有一块所述网卡芯片，两块所述AST2400芯片与CPLD连接。本发明利用PEX8748芯片特有的Multiple Virtual Switches功能，在两个PCIe上游端口中灵活分配下游资源，实现负载均衡。
Description
技术领域
本发明涉及服务器领域，具体地，涉及一种申威1621双处理器计算机组合服务器及布局结构。
背景技术
根据成都申威科技有限责任公司2017年1月公布的《申威1621处理器数据手册》第2-3页，芯片结构和硬件接口，申威1621处理器芯片包含16个Core3A核心、32MB的三级共享Cache和八路DDR3存储器接口、两路PCI-E接口以及维护、测试接口，但是，未提供双处理器互联的级联接口，无法直接实现双处理器通信和并行处理数据。
在公开号为CN208538124U的中国专利文献中，公开了一种基于申威1621处理器的服务器主板，其特征在于：包括申威1621处理器模块、PCIe3.0 Switch控制器模块、IO套片模块、万兆网络模块、IPMI模块和CPLD模块，所述万兆网络模块与申威1621处理器模块连接，所述PCIe3.0 Switch控制器模块与申威1621处理器、IO套片模块和IPMI模块连接，所述CPLD模块与IPMI模块和IO套片模块连接。
发明内容
针对现有技术中的缺陷，本发明的目的是提供一种申威1621双处理器计算机组合服务器及布局结构。
根据本发明提供的一种申威1621双处理器计算机组合服务器，包括：主板、两块申威1621处理器，两块PEX8748芯片，一块CPLD芯片、两块AST2400芯片、两块网卡芯片；
每块所述申威1621处理器配置有八根ECC内存条，每块所述申威1621处理器与一块所述PEX8748芯片连接，每块所述PEX8748芯片均连接有一块所述AST2400芯片，每块所述PEX8748芯片连接有一块所述网卡芯片，两块所述AST2400芯片与CPLD连接。
优选的，每个所述申威1621处理器包括两条PCIE3.0 X8通道，两条PCIE3.0 X8 链路分别连接两块PEX8748芯片。
优选的，所述PEX8748芯片通过PCIE3.0 X4连接M.2NVME SSD，所述PEX8748芯片通过PCIE3.0 X8连接SAS CARD，所述PEX8748芯片通过PCIE3.0 X8通道连接网卡芯片，所述PEX8748芯片通过PCIE2.0 4X通道连接所述AST2400芯片，所述PEX8748芯片通过PCIe3.0X4设置有预留扩展插槽。
优选的，所述PEX8748芯片通过PCIE2.0 4X通道连接有EJ118H USB芯片，所述EJ118H USB芯片连接有USB3.0接口，所述EJ118H USB芯片通过USB2.0协议与所述 AST2400芯片连接。
优选的，两个所述ST2400芯片均通过LPC和I2C与所述CPLD芯片连接，所述CPLD 芯片上连接有二合一开机按钮。
优选的，所述AST2400芯片连接有PHY芯片，所述PHY芯片连接有一个千兆网口，所述AST2400芯片连接有VGA芯片，所述VGA芯片连接有一个VGA接口，所述AST2400 芯片连接有健康指示灯和UID指示灯。
优选的，所述网卡芯片为Chesio T520，每个所述Chesio T520连接有两个2个万兆SFP+光口。
优选的，每块所述申威1621处理器配置的ECC内存条单根容量最大支持16GB，内存规格为DDR3，内存频率为1600Mhz。
根据本发明提供的一种申威1621双处理器计算机组合服务器布局结构，采用上述的申威1621双处理器计算机组合服务器，所述服务器按照整机柜1U尺寸设计，其中1/3U 的空间布置服务器主板，1/3U的空间安置硬盘。
优选的，所述服务器前面板上设置有复合插座，所述复合插座与VGA接口、USB接口以及网络接口电连接。
与现有技术相比，本发明具有如下的有益效果：
(1)本发明利用PEX8748芯片特有的Multiple Virtual Switches功能，在两个PCIe上游端口中灵活分配下游资源，实现负载均衡；
(3)本发明使用一片CPLD实现整板上电及复位时序控制，通过CPLD设计，使每套系统可独立进行关机和复位操作；
(4)本发明每套系统实现2个PCIe3.0 X8扩展槽和1个PCIe3.0 X4扩展槽，在实现RAID卡扩展和NVMe SSD卡扩展的同时，通过预留的一个PCIe插槽，实现其他卡的扩展。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为本发明实施例中服务器信息链路图
图2为本发明实施例中复合插座的信息定义图；
图3为本发明实施例中布线设计图；
图4为本发明实施例中PEX8748 Virtual Switch双活设计示意图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。
目前行业内遵循的开放数据中心委员会(ODCC)2015年11月发布的《天蝎整机柜服务器技术规范》2.5版本中，推荐主板宽度为6.5英寸宽，1U3形态的服务器节点，节点框平面1/3宽，约为16.5cm。优点是在节点框剩余2/3宽范围内，至少可以安置12个3.5英寸硬盘的盘位。
申威1621双处理器的整机柜服务器(以下简称服务器节点)要求能放置于整机柜的1U空间内，节点长度(深度)650mm，节点内框宽度尺寸为538mm(+2mm,0)，节点1U高度为46.5mm。
服务器节点电路部分如图1所示，由节点主板(MB)、SSD载板、硬盘背板(HDD BP)、硬盘灯板、信号转接板(STB)、电源转接板(PDB)、USB接口板，以及各板卡之间的供电信号线缆和与硬盘背板相连的硬盘或SSD电子盘组成。
主板PCB(Printed Circuit Board)的设计分两大部分，一个是布局设计，一个是布线设计。
主板PCB的布局设计包括以下零部件：IPMI卡*2：支持2个千兆以太管理接口，支持IPMI；万兆网卡芯片*2：每块万兆网卡芯片支持2个万兆SFP+光口，共4个万兆以太网络接口；PCIe Switch桥片；DDR3内存插槽*16：16根内存插槽，单根ECC 16GB，系统内存256GB，存控频率1600MHz；申威1621处理器*2：集成申威1621处理器数量2颗，频率1.6GHz；PDB接口板；STB接口板；SSD载板； 2.5寸SATA系统盘*2；折臂；3.5/2.5英寸框*12----典型配置：12块3.5英寸SAS 10TB 企业级硬盘，节点存储容量120TB；RAID卡*2；M.2接口PCIe NVMe SSD卡*2：集成NVMe盘数量2块；CPLD芯片；PCIe扩展接口*2----提供2个PCIe扩展接口。
服务器前面板存储控制主板整体宽度不超过16.5mm，前面板布局采用集约化设计，计算机辅助数字建模，接口采用复合插座接口设计。
VGA、USB和千兆以太管理网口复合插座选用中航光电F系列微圆形高密度电连接器，型号为F105Z10K102-139插座，如图2所示，工作温度-55℃～+200℃，相对湿度达95％(40℃时)，采用圆形高密度电连接器，可以有效提高电磁兼容的适应性，使用专用转接线，可以有效隔离非维护人员现场操作，提高了安全性。复合插座信号定义如表1所示：
表1复合插座信号定义
| 接口序号 | 信号定义 | 备注 |
| 1 | R | VGA |
| 2 | G | |
| 3 | B | |
| 4 | R_GND | |
| 5 | G_GND | |
| 6 | B_GND | |
| 7 | GND | |
| 8 | H_SYNC | |
| 9 | V_SYNC | |
| 10 | VCC | USB1 |
| 11 | D1- | |
| 12 | D1+ | |
| 13 | GND | |
| 14 | VCC | USB2 |
| 15 | D2- | |
| 16 | D2+ | |
| 17 | GND | |
| 18 | N/A | |
| 19 | TX_D1+ | 千兆以太管理网口 |
| 20 | TX_D1- | |
| 21 | RX_D2+ | |
| 22 | BI_D3+ | |
| 23 | BI_D3- | |
| 24 | RX_D2- | |
| 25 | BI_D4+ | |
| 26 | BI_D4- | |
| 27 | N/A |
主板PCB的布线设计如图3所示，主板、两块申威1621处理器，两块PEX8748 芯片，一块CPLD芯片、两块AST2400芯片、两块网卡芯片；
每块申威1621处理器配置有八根ECC内存条，每块申威1621处理器均与两块PEX8748芯片连接，每块PEX8748芯片均连接有一块AST2400芯片，每块PEX8748 芯片连接有一块网卡芯片，两块AST2400芯片与CPLD连接。
每个申威1621处理器包括两条PCIE3.0 X8通道，两条PCIe3.0 X8链路通道分别连接两块PEX8748芯片。
PEX8748芯片通过PCIe3.0 X4连接M.2NVMe SSD，PEX8748芯片通过PCIe3.0 X8连接SAS CARD，PEX8748芯片通过PCIe3.0 X4设置有预留扩展插槽，PEX8748 芯片通过PCIe3.0 X8通道连接网卡芯片，PEX8748芯片通过PCIe2.0 4X通道连接 AST2400芯片。
PEX8748芯片通过PCIE2.0 4X通道连接有EJ118H USB芯片，EJ118H USB芯片连接有USB3.0接口，EJ118H USB芯片通过USB2.0协议与AST2400芯片连接。
两个ST2400芯片均通过LPC和I2C与CPLD芯片连接，CPLD芯片上连接有二合一开机按钮。
AST2400芯片连接有PHY芯片，PHY芯片连接有一个千兆网口，AST2400芯片连接有VGA芯片，VGA芯片连接有一个VGA接口，AST2400芯片连接有健康指示灯和UID指示灯。
网卡芯片为Chesio T520，每个Chesio T520连接有两个2个万兆SFP+光口。
每块申威1621处理器配置的ECC内存条单根容量最大支持16GB，内存规格为DDR3，内存频率为1600Mhz。
根据实际测试，处理器的PCIe走线长度在超过约400mm时误码率大幅提升，链路会降级使用，将走线长度控制在350mm以内；此外根据工艺实现控制要求，在总长度650mm范围内，PCIe设备统一挂载在PEX8748芯片下，确保前端CPU 到8748以及8748到各PCIe设备之间走线长度控制在300mm以内，防止PCIe链路超长导致的速率降级。
每片处理器集成8根16G ECC内存条，单节点双处理器标配支持256GB内存扩展。每个处理器具有两条PCIe 3.0X8总线，本方案中申威1621双处理器的PCIe 总线同时连接到PEX8748芯片，用于通信和数据并行处理。
通过对BIOS的适配优化，更新主板上的开机BIOS ROM，使申威1621双处理器之间通过PEX8748芯片调度和并行处理命令有效；可通过更新BIOS来提高通信和数据处理效率。
利用PEX8748芯片特有的Multiple Virtual Switches功能，在两个PCIe上游端口中灵活分配下游资源，每个VS的下游端口可以通过BIOS和EEPROM进行灵活配置，可以分成逻辑上完全独立的Virtual Switch(VS)，实现负载均衡，还可以配置成其他的架构。
如图4所示，两个处理器同时接到两个交换桥片上，两个处理器可以通过交换桥片中的DoorBell寄存器进行相互的心跳检测，当发现其中的一个处理器出现问题时，另一个处理器可以通过PEX8748特有的VS硬件特性，将出问题的处理器的所有下游设备重新绑定到自己的下游端口，在不关机的情况下实现所有设备的接管。例如，当处理器B出现问题后，处理器A无法检测到处理器B的心跳信息时，处理器A复位处理器B系统中的设备,并通过重新枚举，将其分配到VS0和VS1中，完全由一个处理器接管。而该配置过程，不再需要EEPROM完成，可完全在软件层中完成，类似于PCIe的热拔插功能。
本领域技术人员知道，除了以纯计算机可读程序代码方式实现本发明提供的系统及其各个装置、模块、单元以外，完全可以通过将方法步骤进行逻辑编程来使得本发明提供的系统及其各个装置、模块、单元以逻辑门、开关、专用集成电路、可编程逻辑控制器以及嵌入式微控制器等的形式来实现相同功能。所以，本发明提供的系统及其各项装置、模块、单元可以被认为是一种硬件部件，而对其内包括的用于实现各种功能的装置、模块、单元也可以视为硬件部件内的结构；也可以将用于实现各种功能的装置、模块、单元视为既可以是实现方法的软件模块又可以是硬件部件内的结构。
在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。
Claims (10)
1.一种申威1621双处理器计算机组合服务器，其特征在于，包括：主板、两块申威1621处理器，两块PEX8748芯片，一块CPLD芯片、两块AST2400芯片、两块网卡芯片；
每块所述申威1621处理器配置有八根ECC内存条，每块所述申威1621处理器与一块所述PEX8748芯片连接，每块所述PEX8748芯片均连接有一块所述AST2400芯片，每块所述PEX8748芯片连接有一块所述网卡芯片，两块所述AST2400芯片与CPLD连接。
2.根据权利要求1所述的申威1621双处理器计算机组合服务器，其特征在于：每个所述申威1621处理器包括两条PCIE3.0 X8通道，两条PCIE3.0 X8链路分别连接两块PEX8748芯片。
3.根据权利要求1所述的申威1621双处理器计算机组合服务器，其特征在于：所述PEX8748芯片通过PCIE3.0 X4连接M.2NVME SSD，所述PEX8748芯片通过PCIE3.0 X8连接SASCARD，所述PEX8748芯片通过PCIE3.0 X8通道连接网卡芯片，所述PEX8748芯片通过PCIE2.04X通道连接所述AST2400芯片，所述PEX8748芯片通过PCIe3.0 X4设置有预留扩展插槽。
4.根据权利要求3所述的申威1621双处理器计算机组合服务器，其特征在于：所述PEX8748芯片通过PCIE2.0 4X通道连接有EJ118H USB芯片，所述EJ118H USB芯片连接有USB3.0接口，所述EJ118H USB芯片通过USB2.0协议与所述AST2400芯片连接。
5.根据权利要求1所述的申威1621双处理器计算机组合服务器，其特征在于：两个所述ST2400芯片均通过LPC和I2C与所述CPLD芯片连接，所述CPLD芯片上连接有二合一开机按钮。
6.根据权利要求1所述的申威1621双处理器计算机组合服务器，其特征在于：所述AST2400芯片连接有PHY芯片，所述PHY芯片连接有一个千兆网口，所述AST2400芯片连接有VGA芯片，所述VGA芯片连接有一个VGA接口，所述AST2400芯片连接有健康指示灯和UID指示灯。
7.根据权利要求1所述的申威1621双处理器计算机组合服务器，其特征在于：所述网卡芯片为Chesio T520，每个所述Chesio T520连接有两个2个万兆SFP+光口。
8.根据权利要求1所述的申威1621双处理器计算机组合服务器，其特征在于：每块所述申威1621处理器配置的ECC内存条单根容量最大支持16GB，内存规格为DDR3，内存频率为1600Mhz。
9.一种申威1621双处理器计算机组合服务器布局结构，采用权利要求1-8任一项所述的申威1621双处理器计算机组合服务器，其特征在于：所述服务器按照整机柜1U尺寸设计，其中1/3U的空间布置服务器主板，1/3U的空间安置硬盘。
10.根据权利要求9所述的申威1621双处理器计算机组合服务器布局结构，其特征在于：所述服务器前面板上设置有复合插座，所述复合插座与VGA接口、USB接口以及网络接口电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111094895.6A CN113900492A (zh) | 2021-09-17 | 2021-09-17 | 申威1621双处理器计算机组合服务器及布局结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111094895.6A CN113900492A (zh) | 2021-09-17 | 2021-09-17 | 申威1621双处理器计算机组合服务器及布局结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113900492A true CN113900492A (zh) | 2022-01-07 |
Family
ID=79028671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111094895.6A Pending CN113900492A (zh) | 2021-09-17 | 2021-09-17 | 申威1621双处理器计算机组合服务器及布局结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113900492A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150370749A1 (en) * | 2014-06-18 | 2015-12-24 | Inventec (Pudong) Technology Corporation | Server system |
| CN110232041A (zh) * | 2019-05-17 | 2019-09-13 | 无锡泰泓信息科技有限公司 | 一种基于申威芯片的国产服务器主板的实现方法 |
| CN211062032U (zh) * | 2020-02-29 | 2020-07-21 | 山东超越数控电子股份有限公司 | 一种基于国产申威平台的天蝎高性能存储节点 |
-
2021
- 2021-09-17 CN CN202111094895.6A patent/CN113900492A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150370749A1 (en) * | 2014-06-18 | 2015-12-24 | Inventec (Pudong) Technology Corporation | Server system |
| CN110232041A (zh) * | 2019-05-17 | 2019-09-13 | 无锡泰泓信息科技有限公司 | 一种基于申威芯片的国产服务器主板的实现方法 |
| CN211062032U (zh) * | 2020-02-29 | 2020-07-21 | 山东超越数控电子股份有限公司 | 一种基于国产申威平台的天蝎高性能存储节点 |
Non-Patent Citations (1)
| Title |
|---|
| 半岛小芯: "AVAGO-PEX8748", pages 4, Retrieved from the Internet <URL:http://semiee.com/cd4580f0-bb5e-4603-a20a-f0b5eb6bbcba.html> * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6799706B2 (ja) | 多重プロトコル入出力インターフェイスを支援するストレージシステム及びコンピューティングシステム | |
| US10993345B2 (en) | Peripheral storage card with offset slot alignment | |
| US11153986B2 (en) | Configuring a modular storage system | |
| US20080259555A1 (en) | Modular blade server | |
| US20120047302A1 (en) | Storage system | |
| KR101562010B1 (ko) | 플렉시블 확장성 시스템 아키텍처를 위한 슬롯 설계 | |
| TWI231414B (en) | Topology for 66 MHz PCI bus riser card system | |
| CN104820474A (zh) | 一种云服务器主板、云服务器及其实现方法 | |
| WO2016085016A1 (ko) | 디바이스 확장 기능을 갖는 확장형 멀티 디바이스 베이 시스템 | |
| CN109033009A (zh) | 一种支持通用和机柜型服务器的电路板及系统 | |
| CN215181829U (zh) | 一种基于申威3231处理器的服务器主板 | |
| CN102999096A (zh) | 计算机及其主板、测试卡 | |
| CN100476794C (zh) | 一种四路服务器主板 | |
| WO2016192136A1 (zh) | 内存子卡、主板及机箱 | |
| CN100541387C (zh) | 一种基于Opteron处理器的服务器系统 | |
| CN113900492A (zh) | 申威1621双处理器计算机组合服务器及布局结构 | |
| CN116502594A (zh) | 一种服务器安全管理模块及服务器 | |
| TWI419154B (zh) | 一種資料儲存系統 | |
| CN210428236U (zh) | 一种高密度八路服务器 | |
| CN217521554U (zh) | D2000记录存储刀片及设备机箱 | |
| US12072827B2 (en) | Scaling midplane bandwidth between storage processors via network devices | |
| US20240232119A9 (en) | Scaling midplane bandwidth between storage processors via network devices | |
| CN109656478A (zh) | 一种存储服务器 | |
| CN221056928U (zh) | 一种硬盘背板级联扩展结构 | |
| CN218181515U (zh) | 一种计算板卡及计算机设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |