CN113894445B - 一种基于光学检测及自动修正一体化的芯片表面打孔方法 - Google Patents

一种基于光学检测及自动修正一体化的芯片表面打孔方法 Download PDF

Info

Publication number
CN113894445B
CN113894445B CN202111497407.6A CN202111497407A CN113894445B CN 113894445 B CN113894445 B CN 113894445B CN 202111497407 A CN202111497407 A CN 202111497407A CN 113894445 B CN113894445 B CN 113894445B
Authority
CN
China
Prior art keywords
chip
converting
image
punching
matrix data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111497407.6A
Other languages
English (en)
Other versions
CN113894445A (zh
Inventor
赵迎宾
杨斌
郭嘉梁
华显刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Fozhixin Microelectronics Technology Research Co ltd
Original Assignee
Guangdong Xinhua Microelectronics Technology Co ltd
Guangdong Fozhixin Microelectronics Technology Research Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Xinhua Microelectronics Technology Co ltd, Guangdong Fozhixin Microelectronics Technology Research Co ltd filed Critical Guangdong Xinhua Microelectronics Technology Co ltd
Priority to CN202111497407.6A priority Critical patent/CN113894445B/zh
Publication of CN113894445A publication Critical patent/CN113894445A/zh
Application granted granted Critical
Publication of CN113894445B publication Critical patent/CN113894445B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • B23K26/382—Removing material by boring or cutting by boring
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/70—Auxiliary operations or equipment
    • B23K26/702—Auxiliary equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laser Beam Processing (AREA)

Abstract

本发明属于光电集成芯片技术领域，公开一种基于光学检测及自动修正一体化的芯片表面打孔方法，包括步骤：设计电路孔径图，将其图像转换为二值化黑白图像A，将图像A转为矩阵数据a；固定芯片，获取芯片坐标信息；根据电路孔径图和坐标信息，在芯片表面打孔；对打完孔的芯片进行拍照；将照片转换为二值化黑白图像B，并将图像B转为矩阵数据b；将矩阵数据a与矩阵数据b进行比对作差，若作差结果为零矩阵，则结束，否则进入下一步骤；记录作差结果中的非零部分，找到对应的像素点位置，记录位置坐标并汇总；根据汇总后的位置坐标，采用打孔设备对芯片表面进行补偿式打孔，直至作差结果为零矩阵。本发明可有效提升单批次芯片通孔率和检测效率。

Description

一种基于光学检测及自动修正一体化的芯片表面打孔方法
技术领域
本发明属于光电集成芯片技术领域，具体涉及一种基于光学检测及自动修正一体化的芯片表面打孔方法。
背景技术
近年来，大板级扇出型封装技术取得了长足的进展，大板级扇出型封装技术具有表面积小、厚度小、管脚数密度高、较低的热阻抗、电气性能优异等特点，可以实现系统级封装及3D封装的大数量低成本化制造，可更好满足终端市场对产品效能和体积的需求。在大板级扇出型封装工艺过程中，需要将逻辑芯片表面按照设计好的电路图在其表面进行打孔（TSV），不但可以实现多芯片之间的互连，还可以实现芯片不同线路层之间的电路导通。
由于在芯片表面需要打孔的数量巨大，因此现有的打孔技术是采用激光对芯片表面进行“圆圈式”打孔方法，这种方法在对芯片表面进行打孔时，存在着某些孔径不能完全打通、孔径导通率低的情况。如图1和图2所示，图中箭头所指的白色像素点即为伪通孔（未被导通的通孔）。如果芯片中存在伪通孔，并且不及时进行修正的话，就会导致芯片的通孔率降低，使得芯片失效，最终导致单批次封装芯片过程中的整体良率降低。
此外，当下对芯片表面打孔的方法是采用“激光打孔——显微镜下人工检测——人工或设备修补”的方法。这种方法需要消耗大量的时间，会使得芯片在生产和封装过程中的整体效率降低。
发明内容
本发明的目的在于提供一种基于光学检测及自动修正一体化的芯片表面打孔方法，可以有效提升单批次的芯片通孔率和检测效率。
为达此目的，本发明采用以下技术方案：
提供一种基于光学检测及自动修正一体化的芯片表面打孔方法，包括以下步骤：
S10、设计待打孔的芯片的电路孔径图，将所述电路孔径图对应的图像转换为二值化黑白图像A，根据像素点将图像A转换为矩阵数据a；
S20、固定待打孔的芯片，获取所述芯片的坐标信息；
S30、根据所设计的电路孔径图和所述坐标信息，采用打孔设备在所述芯片表面进行打孔；
S40、采用拍照设备对打完孔的芯片进行拍照，并存储照片；
S50、将所述照片转换为二值化黑白图像B，并根据像素点将图像B转换为矩阵数据b；
S60、将所述矩阵数据a与所述矩阵数据b进行比对：以所述矩阵数据a的数据组为基准，对所述矩阵数据b的数据组进行作差，若作差结果为零矩阵，则结束，否则进入步骤S70；
S70、记录作差结果中的非零部分，找到对应的像素点位置，记录其位置坐标并汇总；
S80、根据汇总后的位置坐标，采用打孔设备对芯片表面进行补偿式打孔，重复步骤S40，直至作差结果为零矩阵。
作为基于光学检测及自动修正一体化的芯片表面打孔方法的一种优选方案，所述打孔设备为激光打孔器。
作为基于光学检测及自动修正一体化的芯片表面打孔方法的一种优选方案，所述拍照设备为高分辨率线阵CCD相机。
作为基于光学检测及自动修正一体化的芯片表面打孔方法的一种优选方案，根据像素点将图像A转换为矩阵数据a以及将图像B转换为矩阵数据b是指：将黑色像素点标记为0，表示通孔，白色像素点标记为1，表示伪通孔。
由于矩阵数据a为所设计的电路孔径图的图像A对应的数据，对应的数据组中的数据全部为0。矩阵数据b中，数据组中与通孔位置对应的数据为0，伪通孔位置对应的数据为1。对两个数据组进行作差，通过判断作差结果是否为零矩阵，即可判定是否存在伪通孔以及伪通孔的位置。
本发明还提供了一种用于实现上述芯片表面打孔方法的装置，该装置包括：
定位台，用以定位待打孔的芯片；
激光打孔器，安装于定位台的上方，用于对芯片的表面进行打孔（TSV）；
高分辨率线阵CCD相机，安装于定位台的上方，用以对打孔后的芯片进行拍照。
本发明还包括图像处理模块，用以将所拍摄的图像转换为矩阵数据，该技术为本领域常规技术手段，具体不再赘述。
本发明还包括运动控制模块，根据芯片上待打孔的位置坐标，可控制激光打孔器对待打孔的位置坐标进行打孔，该技术为本领域常规技术手段，具体不再赘述。
本发明的有益效果：本发明提供一种基于光学检测和自动修正一体化的芯片表面高通孔率的垂直打孔方法，可在芯片封装过程中对芯片进行打孔（TSV）环节中使用。通过采用光学检测自动修正一体化控制策略，使得在对芯片进行表面打孔的过程中，有效地提升了芯片最终的通孔率；本发明通过采用光学检测及自动修正控制策略，不仅有效避免了在芯片表面进行垂直打孔时所产生的伪通孔现象，而且相比于传统的“激光打孔—显微镜人工检测—人工或设备修复”方法，其效率有了极大的提升（全程可实现自动化）。
综上所述，本发明结合光学检测和自动修正一体化思想，实现了芯片生产和封装过程中的高效率激光打孔方法，可以有效提升单批次的芯片良率（通孔率）和检测效率（降低检测所需的时间），具有很高的实际应用价值。
附图说明
图1是采用现有打孔方法的芯片在显微镜下的拍摄照片一；
图2是采用现有打孔方法的芯片在显微镜下的拍摄照片二；
图3是本发明的光学检测及自动修正一体化装置示意图；
图4是本发明的基于光学检测及自动修正一体化的芯片表面打孔方法的流程图。
图3中，附图标记如下：
1、定位台；2、激光打孔器；3、高分辨率线阵CCD相机；
100、芯片。
具体实施方式
基于本发明的一种基于光学检测及自动修正一体化的芯片表面打孔方法，下面通过具体实施方式来进一步说明。
如无具体说明，本发明的各种原料均可市售购得，或根据本技术领域的常规方法制备得到。
本实施例中的光学检测及自动修正一体化装置如图3所示，包括用以定位待打孔的芯片100的定位台1，安装于定位台1上方的激光打孔器2和高分辨率线阵CCD相机3，以及图像处理模块和运动控制模块。
参考图4，上述光学检测及自动修正一体化装置应用于芯片表面打孔方法时，具体包括以下步骤：
S10、设计待打孔的芯片的电路孔径图，将所述电路孔径图对应的图像转换为二值化黑白图像A，根据像素点将图像A转换为矩阵数据a；
S20、将待打孔的芯片100固定于定位台1上，获取所述芯片100的坐标信息；
S30、根据所设计的电路孔径图和所述坐标信息，采用激光打孔器2在所述芯片100表面进行打孔；
S40、采用高分辨率线阵CCD相机3对打完孔的芯片100进行拍照，并存储照片；
S50、将所述照片转换为二值化黑白图像B，并根据像素点将图像B转换为矩阵数据b；
S60、将所述矩阵数据a与所述矩阵数据b进行比对：以所述矩阵数据a的数据组为基准，对所述矩阵数据b的数据组进行作差，若作差结果为零矩阵，则结束，否则进入步骤S70；
S70、记录作差结果中的非零部分，找到对应的像素点位置，记录其位置坐标并汇总；
S80、根据汇总后的位置坐标，采用激光打孔器2对芯片100表面进行补偿式打孔，重复步骤S40，直至作差结果为零矩阵。
上述实施例中，根据像素点将图像A转换为矩阵数据a以及将图像B转换为矩阵数据b是指：将黑色像素点标记为0，表示通孔，白色像素点标记为1，表示伪通孔。
其中，矩阵数据a的数据组中的数据均为0，矩阵数据b中对应芯片中的通孔位置的数据为0，对应伪通孔位置的数据为1。
采用本实施例的基于光学检测及自动修正一体化的芯片表面打孔方法，不仅有效避免了在芯片表面进行垂直打孔时所产生的伪通孔现象，而且相比于传统的“激光打孔—显微镜人工检测—人工或设备修复”方法，其效率有了极大的提升（全程可实现自动化）。
以上实施例仅用来说明本发明的详细方法，本发明并不局限于上述详细方法，即不意味着本发明必须依赖上述详细方法才能实施。所属技术领域的技术人员应该明白，对本发明的任何改进，对本发明产品各原料的等效替换及辅助成分的添加、具体方式的选择等，均落在本发明的保护范围和公开范围之内。

Claims (4)

1.一种基于光学检测及自动修正一体化的芯片表面打孔方法，其特征在于，包括以下步骤：
S10、设计待打孔的芯片的电路孔径图，将所述电路孔径图对应的图像转换为二值化黑白图像A，根据像素点将图像A转换为矩阵数据a；
S20、固定待打孔的芯片，获取所述芯片的坐标信息；
S30、根据所设计的电路孔径图和所述坐标信息，采用打孔设备在所述芯片表面进行打孔；
S40、采用拍照设备对打完孔的芯片进行拍照，并存储照片；
S50、将所述照片转换为二值化黑白图像B，并根据像素点将图像B转换为矩阵数据b；
S60、将所述矩阵数据a与所述矩阵数据b进行比对：以所述矩阵数据a的数据组为基准，对所述矩阵数据b的数据组进行作差，若作差结果为零矩阵，则结束，否则进入步骤S70；
S70、记录作差结果中的非零部分，找到对应的像素点位置，记录其位置坐标并汇总；
S80、根据汇总后的位置坐标，采用打孔设备对芯片表面进行补偿式打孔，重复步骤S40，直至作差结果为零矩阵。
2.根据权利要求1所述的基于光学检测及自动修正一体化的芯片表面打孔方法，其特征在于，所述打孔设备为激光打孔器。
3.根据权利要求1所述的基于光学检测及自动修正一体化的芯片表面打孔方法，其特征在于，所述拍照设备为高分辨率线阵CCD相机。
4.根据权利要求1所述的基于光学检测及自动修正一体化的芯片表面打孔方法，其特征在于，根据像素点将图像A转换为矩阵数据a以及将图像B转换为矩阵数据b是指：将黑色像素点标记为0，表示通孔，白色像素点标记为1，表示伪通孔。
CN202111497407.6A 2021-12-09 2021-12-09 一种基于光学检测及自动修正一体化的芯片表面打孔方法 Active CN113894445B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111497407.6A CN113894445B (zh) 2021-12-09 2021-12-09 一种基于光学检测及自动修正一体化的芯片表面打孔方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111497407.6A CN113894445B (zh) 2021-12-09 2021-12-09 一种基于光学检测及自动修正一体化的芯片表面打孔方法

Publications (2)

Publication Number Publication Date
CN113894445A CN113894445A (zh) 2022-01-07
CN113894445B true CN113894445B (zh) 2022-02-15

Family

ID=79025638

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111497407.6A Active CN113894445B (zh) 2021-12-09 2021-12-09 一种基于光学检测及自动修正一体化的芯片表面打孔方法

Country Status (1)

Country Link
CN (1) CN113894445B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115846912B (zh) * 2023-02-14 2023-05-05 季华实验室 脑电极芯片打孔方法、装置、电子设备及激光打孔设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303074A (ja) * 2005-04-19 2006-11-02 Nec Toppan Circuit Solutions Inc プリント配線板の製造装置並びに製造方法
CN101030549A (zh) * 2006-03-03 2007-09-05 株式会社爱德万测试 Tcp处理设备以及tcp处理设备的不良冲除孔的检测方法
CN103507108A (zh) * 2012-06-26 2014-01-15 精工精密有限公司 开孔定位装置、及开孔定位方法
CN105579834A (zh) * 2013-09-30 2016-05-11 株式会社Ihi 图像分析装置和程序
CN106601635A (zh) * 2016-08-25 2017-04-26 合肥祖安投资合伙企业(有限合伙) 芯片封装工艺以及芯片封装结构
CN110084802A (zh) * 2019-04-29 2019-08-02 江苏理工学院 一种高精度pcb板芯片引脚中心定位方法
CN110262391A (zh) * 2019-07-11 2019-09-20 珠海格力智能装备有限公司 工件的开孔轨迹的生成方法、装置、存储介质和处理器
CN111335879A (zh) * 2020-03-03 2020-06-26 陕西煤业化工技术研究院有限责任公司 一种钻孔轨迹测量装置
CN212554090U (zh) * 2020-08-27 2021-02-19 维嘉数控科技（苏州）有限公司 印制电路板钻孔加工控制装置及钻孔设备

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303074A (ja) * 2005-04-19 2006-11-02 Nec Toppan Circuit Solutions Inc プリント配線板の製造装置並びに製造方法
CN101030549A (zh) * 2006-03-03 2007-09-05 株式会社爱德万测试 Tcp处理设备以及tcp处理设备的不良冲除孔的检测方法
CN103507108A (zh) * 2012-06-26 2014-01-15 精工精密有限公司 开孔定位装置、及开孔定位方法
CN105579834A (zh) * 2013-09-30 2016-05-11 株式会社Ihi 图像分析装置和程序
CN106601635A (zh) * 2016-08-25 2017-04-26 合肥祖安投资合伙企业(有限合伙) 芯片封装工艺以及芯片封装结构
CN110084802A (zh) * 2019-04-29 2019-08-02 江苏理工学院 一种高精度pcb板芯片引脚中心定位方法
CN110262391A (zh) * 2019-07-11 2019-09-20 珠海格力智能装备有限公司 工件的开孔轨迹的生成方法、装置、存储介质和处理器
CN111335879A (zh) * 2020-03-03 2020-06-26 陕西煤业化工技术研究院有限责任公司 一种钻孔轨迹测量装置
CN212554090U (zh) * 2020-08-27 2021-02-19 维嘉数控科技（苏州）有限公司 印制电路板钻孔加工控制装置及钻孔设备

Also Published As

Publication number Publication date
CN113894445A (zh) 2022-01-07

Similar Documents

Publication Publication Date Title
US10977829B2 (en) Depth camera calibration device and method thereof
US10027947B2 (en) Image processing apparatus and image processing method
CN113894445B (zh) 一种基于光学检测及自动修正一体化的芯片表面打孔方法
CN103543168A (zh) 一种多层封装基板缺陷的x射线检测方法及系统
CN101470325B (zh) 摄影装置及方法
JP4776197B2 (ja) 配線基板の検査装置
CN113240674A (zh) 基于三维点云和二维图像融合的共面度检测方法
CN112816493A (zh) 一种芯片打线缺陷检测方法及装置
CN108596829A (zh) 一种pcb裸板图片配准方法和装置
US11545423B2 (en) Package structure and manufacturing method thereof
CN114636385A (zh) 基于光场相机的三维成像方法和系统及三维成像测量产线
JP5170276B2 (ja) 画像再構成装置、画像再構成方法、及び画像再構成プログラム
TWI720869B (zh) 相機模組之對位方法
US9436988B2 (en) Method and system of classifying defects on a wafer
JP6287249B2 (ja) 外観検査装置、外観検査方法、およびプログラム
KR101890281B1 (ko) 볼 그리드 어레이형 반도체 칩 패키지의 검사 방법
CN103220880B (zh) 一种提高fpc加工精度的方法
CN114119445A (zh) 一种基于自动x射线成像的焊盘空洞率计算方法
CN1559086A (zh) 制造集成电路的方法、该方法获得的集成电路、提供有该方法获得的集成电路的晶片和包括由该方法获得的集成电路的系统
CN106874543A (zh) 版图的lef图形处理方法
CN103559706A (zh) 一种高速图像识别定位信息处理机及处理方法
CN104833681A (zh) 一种快速测量mcm基板电路图形尺寸误差的装置及方法
CN205992947U (zh) 多镜头摄像模组
JP2005203617A (ja) 固体撮像装置及びその製造方法
CN113870361A (zh) 深度相机的标定方法、装置、设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230414

Address after: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225

Patentee after: Guangdong fozhixin microelectronics technology research Co.,Ltd.

Address before: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225

Patentee before: Guangdong fozhixin microelectronics technology research Co.,Ltd.

Patentee before: Guangdong Xinhua Microelectronics Technology Co.,Ltd.