一种带接反保护的高压稳压电路
技术领域
本发明涉及电路技术领域,具体地,涉及一种带接反保护的高压稳压电路。
背景技术
用于将宽输入电压转换成可供使用的稳压器,例如,降压稳压器(转换器),可将直流电源的未经调节的电源转换为可用于负载的调节后的电压和电流,因此,平板电脑、笔记本电脑、便携式计算机、数字照相机、数字摄像机、手持游戏机、可穿戴装置(眼镜、腕带、手表、臂环、耳机等)等。
现在市场上使用稳压器的情况比较常见,但是大多数对于电源和地防反接并没有保护,尤其在高电压输入,大电流放电的场合。这样的稳压器一旦接反就会引起短路甚至烧毁元件和电路的危险。
专利文献为CN111488025A的发明专利公开了一种适用于高压的电源稳压电路,包括:选通模块、反馈电压模块、高压钳位负反馈调压模块、第一NMOS管以及逻辑模块,所述选通模块与所述第一NMOS管和所述高压钳位负反馈调压模块分别连接,所述反馈电压模块与所述高压钳位负反馈调压模块、所述逻辑模块以及所述第一NMOS管分别连接,所述高压钳位负反馈调压模块与所述选通模块、所述反馈电压模块以及所述第一NMOS管分别连接,所述第一NMOS管与所述选通模块、所述反馈电压模块以及所述高压钳位负反馈调压模块分别连接。本发明提供的适用于高压的电源稳压电路,利用低压NMOS管的精确反馈电压能力,使得负反馈电压精确,采用高压钳位NMOS管保证低压NMOS管正常工作,输出电压得到精确控制。但是上述方案无法实现接反保护。
发明内容
针对现有技术中的缺陷,本发明的目的是提供一种带接反保护的高压稳压电路。
根据本发明提供的一种带接反保护的高压稳压电路,包括带反接保护的电压输入模块、内部供电模块以及低压稳压模块,其中:
带反接保护的电压输入模块用于输入电压信号VIN,并产生电源电压输入至内部供电模块;
所述内部供电模块给电荷泵和时钟模块供电,并提供栅极电压保证低压稳压模块的最低工作电压;
所述低压稳压模块将内部供电模块产生的预稳压电压进一步稳压,给芯片提供电压VREG供电;同时将电压VREG返回带反接保护的电压输入模块进行比较。
优选地,所述带反接保护的电压输入模块包括高压NMOS器件NM1、高压PMOS器件PM1、比较器Comp1、稳压二极管D1、电阻R1、电阻R2、电阻R3、电阻R4,其中:
所述高压NMOS器件NM1的源极连接芯片地GND;栅极连接比较器Comp1的输出端;漏极连接到电阻R4的一端;
所述高压PMOS器件PM1的源极连接到输入VIN;栅极连接到电阻R4的另一端;漏极与衬底相连;栅极与漏极之间通过电阻R3和稳压二极管D1连接;
所述稳压二极管D1相连,稳压二极管D1的正极与PM1的栅极相连,负极与PM1的漏极相连;
所述的输入VIN通过电阻R1与电阻R2串联时R2的分压,与比较器Comp1的正脚相连,低压稳压模块产生的输出电压VREG与比较器Comp1的负脚相连;
所述高压PMOS器件PM1的漏极输出至内部供电模块作为内部供电模块的电源电压。
优选地,内部供电模块包括高压NMOS器件NM2、高压PMOS器件PM2,高压PMOS器件PM3、稳压二极管D2、稳压二极管D3、电阻R5、电阻R6、电荷泵模块以及时钟模块,其中:
高压PMOS器件PM2,PM3接成电流镜形式,源极连接到从带反接保护的电压输入模块输出的电压;PM2接成二极管结构,通过电阻R5连接到芯片地GND,PM3的漏极通过稳压二极管D2连接到地,并且连接到电荷泵模块和时钟模块;
所述的电荷泵模块和时钟模块通过时钟信号相连,电荷泵模块输出至高压NMOS器件NM2的栅极,同时向上通过电阻R6连接到从带反接保护的电压输入模块输出的电压,向下通过稳压二极管D3连接到芯片地GND;
所述的高压NMOS器件NM2的漏极连接到从带反接保护的电压输入模块输出的电压,源极作为预稳压电压输出到低压稳压模块。
优选地,PM3的漏极连接稳压二极管D2的负极,稳压二极管D2的正极连接到地。
优选地,电荷泵模块连接稳压二极管D3的负极,稳压二极管D3的正极连接到地。
优选地,低压稳压模块的输出端连接带反接保护的电压输入模块的比较器Comp1的负脚。
优选地,所述输入电压信号VIN的电压值为3-40V。
优选地,稳压二极管D1的反向击穿电压为X时,则高压NMOS器件NM2的栅极电压最高可以被抬高至X。
优选地,低压稳压模块输出2.5V电压。
与现有技术相比,本发明具有如下的有益效果:
1、本发明降低电路的功耗和实现的复杂度,同时还可防止电源、地反接时产生的大电流,避免芯片损伤。
2、本发明有着反接保护的作用,通过高压PMOS器件PM1为正向导通结构,PM1的源极连接到输入VIN;栅极连接到电阻R4的另一端,PM3的漏极与栅极和衬底短接,利用PMOS器件P型掺杂的源极和N型掺杂的衬底之间的PN结,构成一个由源极指向衬底的二极管结构,利用二极管的单向导电性,当电源、地反接时使此通路断开,保护芯片。
3、本发明有防止元件击穿的作用,稳压二极管D1具有防止栅漏电压击穿的作用,一般齐纳二极管的反向击穿电压值为5.8v,当漏极电压高于栅极电压5.8v后,稳压二极管D1被击穿使得栅漏电压不在继续增大,保护高压NMOS器件NM1。
4、本发明有防倒灌的作用,利用比较器Comp1比较输出电压VREG和输入电压VIN,及时的关闭高压NMOS器件NM1,做到防止电压倒灌;利用电阻R6保证此时电路的正常工作,提高芯片EMC能力。
5、本发明由于有电荷泵,因此有较一般高压稳压电路更高电源抑制比,特别是高频电源抑制比较低的问题。并且此发明的电路具有3.0V-40V的很宽的电压工作范围。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显:
图1是本发明的结构框图。
图2是本发明的电路原理图。
图3是是PMOS管接成二极管的剖面图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明,但不以任何形式限制本发明。应当指出的是,对本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变化和改进。这些都属于本发明的保护范围。
如图1至图3所示,根据本发明提供的一种带接反保护的高压稳压电路,包括:带反接保护的电压输入模块101、内部供电模块102和低压稳压模块103;电压输入模块101输入为电压VIN,输出为内部供电模块102提供电源电压;带反接保护的电压输入模块101既具有输入电源VIN和地接反的方向保护功能,又同时具有VIN比内部电压VREG低时的防电压倒灌功能,避免芯片损伤。内部供电模块102用于给电荷泵和时钟模块供电,输出提供足够高的栅极电压保证低压稳压模块103的最低工作电压。低压稳压模块103可对内部供电模块102产生的预稳压电压进行进一步稳压,给芯片提供精确的VREG电压供电。同时将电压VREG返回电压输入模块101进行比较。
参照图2,带反接保护的电压输入模块101包括一个高压NMOS器件NM1;一个高压PMOS器件PM1;一个比较器Comp1;一个稳压二极管D1;四个电阻R1、R2、R3、R4。NM1的源极都连接到芯片地GND;栅极连接到比较器Comp1的输出端;漏极连接到电阻R4的一端。PM1的源极连接到输入VIN;栅极连接到电阻R4的另一端;漏极与衬底相连;栅极与漏极之间通过电阻R3和稳压二极管D1相连。稳压二极管D1的正极与PM1的栅极相连,负极与PM1的漏极相连。VIN通过电阻R1与R2串联时R2的分压,与比较器Comp1的正脚相连,低压稳压模块103产生的输出电压VREG与比较器Comp1的负脚相连。
当正常输入电压VIN时,VIN经过R1和R2串联R2分压后比电压VREG高,比较器Comp1输出为高电平,NM1导通。由于PM1是一个较大的管子,因此此时输入电压VIN几乎无损的到达PM1的漏极。PM1漏极的电压高于栅极电压,电流通过电阻R3和R4流到NM1,此时电阻R3和R4就起到限流的作用,防止流过NM1的电流过大。而稳压二极管D1的反向击穿电压大约是5.8v,因此只要PM1漏极的电压超过栅极电压5.8v,便不会继续升高,保证PM1处于饱和状态,保证PM1的正常工作。PM1漏极的电压作为电源电压输入内部供电模块102。
参考图3,其中PM1的源极连接至高压电压输入VIN,栅极、衬底、漏极短接起来,利用PMOS器件P型掺杂的源极和N型掺杂的衬底之间的PN结,构成一个源极到漏极的二极管结构。可以当电源、地反接时有效保护芯片。
所述电源、地接反保护的具体方法为:当电源、地反接时,根据PM1通路断开,PM1的中漏极、衬底PN结的反偏,避免了电流从PM1漏极流至源极的损伤,保护芯片。
参照图2,内部供电模块102包括一个高压NMOS器件NM2;两个高压PMOS器件PM2,PM3;两个稳压二极管D2、D3;两个电阻R5、R6;一个电荷泵和一个时钟模块。两个高压PMOS器件PM2,PM3接成电流镜形式,源极连接到从带反接保护的电压输入模块101输出的电压(PM1的漏极),PM2接成二极管结构,通过电阻R5连接到芯片地GND,PM3的漏极通过稳压二极管D2(连接到稳压二极管D2的负极)连接到地,并且连接到电荷泵模块和时钟模块。电荷泵模块和时钟模块通过时钟信号相连,电荷泵模块输出至高压NMOS器件NM2的栅极,同时向上通过电阻R6连接到从带反接保护的电压输入模块101输出的电压(PM1的漏极),向下通过稳压二极管D3(连接到稳压二极管D3的负极)连接到芯片地GND。高压NMOS器件NM2的漏极连接到从带反接保护的电压输入模块101输出的电压(PM1的漏极),源极作为预稳压电压输出到低压稳压模块103。
PM1漏极的电压作为电源电压为电流镜结构的两个高压PMOS器件PM2,PM3提供电源。并且加在R6的一端,但是由于稳压二极管D3的存在,高压NMOS器件NM2的栅极电压最高可以被抬高至大约5.8v,此时,若是VIN较高,PM1漏极的电压也较高,电路正常工作,高压NM2的源极电压近似为5.8v-VGS2,作为预稳压的电压输入低压稳压模块103。
低压稳压模块103可对内部供电模块102产生的预稳压电压进行进一步稳压,给芯片提供精确的VREG电压供电。
参照图2,低压稳压模块103将电压VREG返回电压输入模块101与经过分压后的输入电压VIN进行比较,输入比较器Comp1。当正常输入电压VIN时,VIN经过R1和R2串联R2分压后比电压VREG高,比较器Comp1输出为高电平,NM1导通。当输入电压VIN较低时,当VIN输入电压低于VTHNM2+2.5v,VIN经过R1和R2串联R2分压后比VREG低,此时NM1截止,同时PM3为电荷泵模块和时钟模块提供大约为的电源,电荷泵模块通过和时钟模块的配合,将输出电压不断抬高,由于稳压二极管D3的存在高压NMOS器件NM2的栅极电压最高可以被抬高至大约5.8v。同时高压PMOS器件PM1的源极漏极对调,但是由于没有电流,因此PM1栅极和源极电压相等(电阻R6两端电压相等),高压PMOS器件PM1截止,防止电压倒灌。同时NM2的栅极电压流过R6再充当NM2的漏极电压,保证电路的正常工作。
综上,本发明提供一种带接反保护的高压稳压电路,本发明具有宽输入、输出电压稳定、面积小、可防止电源、地反接损伤芯片、防止电压倒灌等优点,可用于模拟集成电路,可用于模拟集成电路。
在本申请的描述中,需要理解的是,术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
以上对本发明的具体实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,本领域技术人员可以在权利要求的范围内做出各种变化或修改,这并不影响本发明的实质内容。在不冲突的情况下,本申请的实施例和实施例中的特征可以任意相互组合。