CN113889029A - 一种显示面板、显示装置及数据写入方法 - Google Patents

Abstract

本发明公开了一种显示面板、显示装置及数据写入方法，用以现有技术中的时序控制方法无法实现准确的灰阶问题。本发明公开的一种包括M行N列像素单元、沿列方向依次排布的M条扫描信号线、沿行方向依次排布的N条数据线的显示面板，通过控制N条数据线同时接收并存储像素单元实现最大灰阶对应的数据电压，之后在第一数据写入阶段，与相邻两列像素单元连接的一条数据线接收数据电压；在第二数据写入阶段，与相邻两列像素单元连接的另一条数据线接收数据电压，使得数据电压的写入不受像素单元以及扫描信号线、数据线交叠部分的电容耦合的影响，从而使得像素单元输入的数据电压为数据线接收到的数据电压，进而使像素单元显示准确的灰阶。

Description

一种显示面板、显示装置及数据写入方法

技术领域

本发明涉及显示技术领域，特别涉及一种显示面板、显示装置及数据写入方法。

背景技术

目前的现有技术针对微型发光二极管显示装置，例如微米级发光二极管(μLightEmitting Diode，μLED)，大部分以红色发光二极管、绿色发光二极管、蓝色发光二极管等构成的亚像素电路作为显示板的组成部分，并通过脉冲幅值调制(Pulse AmplitudeModulation，PAM)的驱动方式调控亚像素的灰阶，由于数据线交叠位置存在寄生电容，因此通过PAM控制时序的方法无法实现准确的灰阶。

发明内容

本发明提供一种显示面板及其数据写入方法，用以现有技术中的时序控制方法无法实现准确的灰阶问题。

本发明方法包括：

第一方面，本发明实施例提供一种显示面板，包括M行N列像素单元、沿列方向依次排布的M条扫描信号线、沿行方向依次排布的N条数据线；所述M条扫描线与所述N条数据线存在交叠；

每个像素单元包括像素电路，所述像素电路包括扫描信号端和数据端；

第i列像素电路的数据端与第i条数据线电连接，其中，1≤i≤N；

第j行像素电路的扫描信号端与第j条扫描信号线电连接，其中，1≤j≤M；

分别与相邻两列像素单元连接的数据线，被配置为分别在第一数据写入时间段和第二数据写入时间段接收数据电压，所述第一数据写入时间段和所述第二数据写入时间段不重合；

所述N条数据线，被配置为在重置阶段同时接收目标数据电压并存储，所述目标数据电压为所述像素单元实现最大灰阶对应的数据电压；

所述重置阶段在时间上早于所述第一数据写入时间段或所述第二数据写入时间段。

在一种可能的实施方式中，所述像素电路还包括数据写入电路、驱动晶体管和储能电容；

所述储能电容的第一端与第一节点电连接，所述储能电容的第二端与第一电源端电连接；

所述驱动晶体管的控制极与所述第一节点电连接，所述驱动晶体管的第一极与第二节点电连接，所述驱动晶体管的第二极与第三节点电连接；

所述数据写入电路，分别与所述数据端、所述扫描信号端、所述第一节点、所述第二节点和所述第三节点电连接，被配置为在阈值补偿阶段，在所述扫描信号端的控制下，所述第一节点的电位变化至所述目标数据电压和阈值电压的和，所述阈值电压为所述驱动晶体管的阈值电压；

其中，所述阈值补偿阶段在时间上晚于所述重置阶段，早于所述第一数据写入时间段和所述第二数据写入时间段。

在一种可能的实施方式中，所述数据写入电路包括第一晶体管和第二晶体管；

所述第一晶体管的控制极与所述扫描信号端电连接，所述第一晶体管的第一极与所述数据端电连接，所述第一晶体管的第二极与所述第三节点电连接；

所述第二晶体管的控制极与所述扫描信号端电连接，所述第二晶体管的第一极与所述第二节点电连接，所述第二晶体管的第二极与所述第一节点电连接。

在一种可能的实施方式中，所述像素电路还包括发光元件和复位电路；

所述复位电路，分别与复位信号端、第二电源端、第一节点和第四节点电连接，被配置为在复位阶段，在所述复位信号端的控制下，对所述第一节点和所述第四节点进行复位；

所述发光元件，分别与第三电源端和所述第二节点电连接；

其中，所述复位阶段在时间上早于所述重置阶段。

在一种可能的实施方式中，所述复位电路包括第三晶体管和第四晶体管；

所述第三晶体管的控制极与所述复位信号端电连接，所述第三晶体管的第一极与所述第二电源端和所述第四晶体管的第一极电连接，所述第三晶体管的第二极与所述第一节点电连接；

所述第二晶体管的控制极与所述复位信号端电连接，所述第二晶体管的第二极与所述第四节点电连接。

在一种可能的实施方式中，所述像素电路还包括发光控制电路；

所述发光控制电路，分别与发光控制信号端、所述第二节点、所述第三节点、所述第四节点和所述第一电源端电连接，被配置为在发光阶段，在所述发光控制信号端的控制下，导通所述第一电源端与所述第四节点以及所述第一电源端与所述第一节点之间的通路；

其中，所述发光阶段在时间上晚于所述第一数据写入时间段或所述第二数据写入时间段。

在一种可能的实施方式中，所述发光控制电路包括第五晶体管和第六晶体管；

所述第五晶体管的控制极与所述发光控制信号端电连接，所述第五晶体管的第一极与所述第四节点电连接，所述第五晶体管的第二极与所述第二节点电连接；

所述第六晶体管的控制极与所述发光控制信号端电连接，所述第六晶体管的第一极与所述第三节点电连接，所述第六晶体管的第二极与所述第一电源电连接。

在一种可能的实施方式中，该显示面板还包括第一选择信号线、第二选择信号线、沿行方向依次排布的K条数据输出线和多路输出选择电路，K＝N/2；

所述K条数据输出线，被配置为在所述重置阶段输出所述目标数据电压；在所述第一数据写入时间段和所述第二数据写入时间段输出所述数据电压；

所述多路选择电路，分别与所述第一选择信号线、所述第二选择信号线和K条所述数据输出线电连接，被配置在所述重置阶段，在所述第一选择信号线输出的第一选择信号和所述第二选择信号线输出的第二选择信号的控制下，向所述N条数据线输出所述目标数据电压；在所述第一数据写入时间段和所述第二数据写入时间段，分别在所述第一选择信号和所述第二选择信号的控制下，向分别与相邻两列像素单元连接的数据线输出所述数据电压。

在一种可能的实施方式中，所述多路选择电路，还被配置为在所述阈值补偿阶段，在所述第一选择信号和所述第二选择信号的控制下，停止向所述N条数据线输出所述目标数据电压。

在一种可能的实施方式中，所述多路选择电路包括K个第一选择晶体管和K个第二选择晶体管；

每个第一选择晶体管，所述第一选择晶体管的控制极与所述第一选择信号端电连接，所述第一选择晶体管的第二极和与其对应的数据输出线电连接，所述第一选择晶体管的第二极和与其对应的数据线电连接；

每个第二选择晶体管，所述第二选择晶体管的控制极与所述第二选择信号端电连接，所述第二选择晶体管的第二极和与其对应的数据输出线电连接，所述第二选择晶体管的第二极和与其对应的数据线电连接。

第二方面，本发明实施例提供一种数据写入方法，应用于如第一方面任一所述的显示面板，该方法包括：

重置阶段：N条数据线同时接收目标数据电压，所述目标数据电压为所述像素单元实现最大灰阶对应的数据电压；

第一数据写入时间段和第二数据写入时间段：分别与相邻两列像素单元连接的数据线接收数据电压；

所述重置阶段在时间上早于所述第一数据写入时间段或所述第二数据写入时间段。

在一种可能的实施方式中，该方法还包括：

阈值补偿阶段：在扫描信号的控制下，所述第一节点的电位变化至所述目标数据电压和阈值电压的和，所述阈值电压为所述驱动晶体管的阈值电压；

其中，所述阈值补偿阶段在时间上晚于所述重置阶段，早于所述第一数据写入时间段和所述第二数据写入时间段。

在一种可能的实施方式中，该方法还包括：

复位阶段：在复位信号端的控制下，对所述第一节点和所述第四节点进行复位；

所述复位阶段在时间上早于所述重置阶段。

在一种可能的实施方式中，该方法还包括：

发光阶段：在发光信号端的控制下，导通所述第一电源端与所述第四节点以及所述第一电源端与所述第一节点之间的通路；

其中，所述发光阶段在时间上晚于所述第一数据写入时间段或所述第二数据写入时间段。

本发明有益效果如下：

本发明公开了一种显示面板、显示装置及数据写入方法，用以现有技术中的时序控制方法无法实现准确的灰阶问题。本发明公开的一种包括M行N列像素单元、沿列方向依次排布的M条扫描信号线、沿行方向依次排布的N条数据线的显示面板，通过控制N条数据线同时接收并存储像素单元实现最大灰阶对应的数据电压，之后在第一数据写入阶段，与相邻两列像素单元连接的一条数据线接收数据电压；在第二数据写入阶段，与相邻两列像素单元连接的另一条数据线接收数据电压，使得数据电压的写入不受像素单元以及扫描信号线、数据线交叠部分的电容耦合的影响，从而使得像素单元输入的数据电压为数据线接收到的数据电压，进而使像素单元显示准确的灰阶。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种显示面板的结构示意图；

图2为本发明实施例提供的一种像素单元的结构示意图；

图3为本发明实施例提供的一种显示面板的复位阶段示意图；

图4为本发明实施例提供的一种复位阶段的控制时序示意图；

图5为本发明实施例提供的一种显示面板的重置阶段示意图；

图6为本发明实施例提供的一种重置阶段的控制时序示意图；

图7为本发明实施例提供的一种显示面板的阈值补偿阶段示意图；

图8为本发明实施例提供的一种阈值补偿阶段的控制时序示意图；

图9为本发明实施例提供的一种显示面板的第一数据写入时间段示意图；

图10为本发明实施例提供的一种显示面板的第二数据写入时间段示意图；

图11为本发明实施例提供的一种数据写入阶段的控制时序示意图；

图12为本发明实施例提供的一种显示面板的发光阶段示意图；

图13为本发明实施例提供的一种发光阶段的控制时序示意图；

图14为本发明实施例提供的一种数据写入方法的流程示意图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

现有的通过脉冲幅值调制(Pulse Amplitude Modulation，PAM)进行时序控制方法中，若像素电路的储能电容的容值大于数据线和信号扫描线交叠产生的寄生电容的容值或与寄生电容的容值接近时，寄生电容的电压会上升，从而使得像素电路无法显示准确的灰阶。

基于上述问题，本发明实施例提供一种显示面板、显示装置和数据写入方法，用以解决现有技术中存在通过PAM控制时序的方法无法实现准确的灰阶问题。

下面参考附图来描述本申请示例性实施方式提供的显示面板、显示装置和数据写入方法，需要注意的是，上述应用场景仅是为了便于理解本申请的精神和原理而示出，本申请的实施方式在此方面不受任何限制。

在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。

本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。

在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。

在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。

在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。

如图1所示，为本发明实施例提供的一种显示面板的结构示意图，该显示面板01包括M行N列像素单元10、沿列方向依次排布的M条扫描信号线G₁、G₂……G_M、沿行方向依次排布的N条数据线D₁、D₂……D_N；M条扫描信号线与N条数据线存在N*M个交叠区域；

每个像素单元10包括像素电路101，所述像素电路101包括扫描信号端Gate和数据端Data；

第i列像素电路101的数据端Data与第i条数据线D_i电连接，其中，1≤i≤N；

第j行像素电路101的扫描信号端Gate与第j条扫描信号线G_j电连接，其中，1≤j≤M；

分别与相邻两列像素单元10连接的数据线D_i和D_i+1，被配置为分别在第一数据写入时间段和第二数据写入时间段接收数据电压，第一数据写入时间段和第二数据写入时间段不重合；

N条数据线D₁、D₂……D_N，被配置为在重置阶段同时接收目标数据电压DI_H，目标数据电压DI_H为像素单元10实现最大灰阶对应的数据电压；

重置阶段在时间上早于第一数据写入时间段或第二数据写入时间段。

本发明公开的一种包括M行N列像素单元、沿列方向依次排布的M条扫描信号线、沿行方向依次排布的N条数据线的显示面板，通过控制N条数据线同时接收并存储像素单元实现最大灰阶对应的数据电压，之后在第一数据写入阶段，与相邻两列像素单元连接的一条数据线接收数据电压；在第二数据写入阶段，与相邻两列像素单元连接的另一条数据线接收数据电压，使得数据电压的写入不受像素单元以及扫描信号线、数据线交叠部分的电容耦合的影响，从而使得像素单元输入的数据电压为数据线接收到的数据电压，进而使像素单元显示准确的灰阶。

如图2所示，为本发明实施例提供的一种像素单元的结构示意图，结合图1，每个像素单元10还包括发光元件104，像素电路101包括驱动晶体管Md、储能电容Cst、复位电路1011、数据写入电路1014，发光控制电路1015，其中，数据写入电路1011包括第一晶体管M1和第二晶体管M2，该复位电路1014包括第三晶体管M3和第四晶体管M4，该发光控制电路1015包括第五控制晶体管M5和第六控制晶体管M6。

显示面板01还包括多路输出选择电路105，多路输出选择电路105与第一选择信号线MuxG1、第二选择信号线MuxG2和沿行方向依次排布的K条数据输出线S₁、S₂……S_K连接，其中，K＝N/2。

如图1所示，多路选择电路105包括K个第一选择晶体管Mux1和K个第二选择晶体管Mux2，其中，第一选择晶体管Mux1的控制端与第一选择信号线Mux1电连接，第一选择晶体管Mux1的第一端与第二选择晶体管Mux2的第一端与同一条数据输出线电连接，第一选择晶体管Mux1的第二端和第二选择晶体管Mux2的第二端分别与相邻的两条数据线电连接。

本申请实施例中，以显示面板01中包括的晶体管均为N型管为例进行说明，以一个第一选择晶体管Mux1和一个第二选择晶体管Mux2为例，并结合图1和图2对显示面板01的具体连接关系进行说明：

发光元件104和像素电路101电连接，其中，发光元件104的输入端与第二电源端LVDD电连接，发光元件104的输出端与第一节点A电连接；

对于数据写入电路1011，第一晶体管M1的控制极与扫描信号端Gate电连接，第一晶体管M1的第一极与数据端Data电连接，第一晶体管M1的第二极与第三节点C电连接；第二晶体管M2的控制极与扫描信号端Gate电连接，第二晶体管M2的第一极与第二节点B电连接，第二晶体管M2的第二极与第一节点A电连接；

对于复位电路1014，第三晶体管M3的控制极与复位信号端Rst电连接，第三晶体管M3的第一极与第二电源端IVDD和第四晶体管M4的第一极电连接，第三晶体管M3的第二极与第一节点A电连接，第四晶体管M4的控制极与复位信号端Rst电连接，第四晶体管M4的第一极与第二电源端IVDD和第三晶体管M3的第二极电连接，第四晶体管M4的第二极与第四节点D电连接；

对于发光控制电路1015，发光控制晶体管M5的控制极和发光控制信号端EM电连接，发光控制晶体管M5的第一极与第四节点D电连接，发光控制晶体管M5的第二极与第二节点B电连接，发光控制晶体管M6的控制极和发光控制信号端EM电连接，发光控制晶体管M6的第一极与第三节点C电连接，发光控制晶体管M6的第二极与第一电源端LVSS电连接；

储能电容Cst的第一极与第一节点A电连接，储能电容Cst的第二极与第一电源端LVSS电连接；驱动晶体管Md的控制极与第一节点A电连接，驱动晶体管Md的第一极与第三节点C电连接，驱动晶体管Md的第二极与第二节点B电连接。

对于多路选择电路105，第一选择晶体管Mux1的控制极与第一选择信号线MuxG1电连接，第一选择晶体管Mux1的第一极和与其对应的数据输出线电连接，第一选择晶体管Mux1的第二极和与其对应的数据线电连接；第二选择晶体管Mux2的控制极第二选择信号线MuxG2电连接，第二选择晶体管的第一极和与其对应的数据输出线电连接，第二选择晶体管Mux2的第二极和与其对应的数据线电连接，其中，相邻的数据线对应的第一选择晶体管Mux1和第二选择晶体管Mux2连接同一根数据输出线S。

由于扫描信号线和数据线存在交叠，因此在其交叠区域会形成寄生电容Cdata。相关技术中，首先通过数据线将当前帧的数据电压Vdata₀写入数据端Data，由于寄生电容Cdata的存在，数据电压Vdata₀被存储在寄生电容Cdata中；当扫描信号端Gate为有效信号时，第一节点A的电压由IVDD应当变为(Vdata₀+Vth)，并存储在储能电容Cst中；然而当Cdata的容值比Cst的容值小或者相似时，第一节点A的电压由IVDD变为了(Vdata’+Vth)，其中，

即数据端Data无法提供准确的数据电压，导致不能显示正确的灰阶。

本发明实施例提供的显示面板、显示装置和数据写入方法可以解决上述问题。下面结合图1、图2和时序图对本发明实施例进行详细说明。

如图3和图4所示，在复位阶段，发光控制信号端EM输入低电平信号，第五晶体管M5和第六晶体管M6关闭，扫描信号端Gate输入低电平信号，第一晶体管M1和第二晶体管M2关闭，第一选择晶体管Mux1和第二选择晶体管Mux2的控制极均输入低电平信号，第一选择晶体管Mux1和第二选择晶体管Mux2关闭，复位信号端Rst输入高电平信号，第三晶体管M3和第四晶体管M4开启，第二电源端IVDD通过第三晶体管M3向第一节点A输出电压IVDD，即向驱动晶体管Md的控制极和输出电压IVDD，从而对驱动晶体管Md进行复位，避免当前帧的数据电压对下一帧的数据电压造成影响，从而影响显示画面的效果；同时，第二电源端IVDD向储能电容Cst输出电压IVDD；第二电源端IVDD通过第四晶体管M4向第二节点B输出电压IVDD，对发光单元的阴极进行复位。

如图5和图6所示，在重置阶段，复位信号端Rst输入低电平信号，第三晶体管M3和第四晶体管M4关闭，发光控制信号端EM输入低电平信号，第五晶体管M5和第六晶体管M6关闭，扫描信号端Gate输入低电平信号，第一晶体管M1和第二晶体管M2关闭，第一选择信号线MuxG1向第一选择晶体管Mux1的控制极输入高电平信号、第二选择信号线MuxG2向第二选择晶体管Mux2的控制极输入高电平信号，数据输出线S1通过第一选择晶体管Mux1和第二选择晶体管Mux2向相邻的数据线输出目标数据电压DH_I，并存储在与该像素电路连接的扫描信号线以及数据线交叠区域形成的寄生电容Cdata中；

如图7和图8所示，在阈值补偿阶段，复位信号端Rst输入低电平信号，第三晶体管M3和第四晶体管M4关闭，发光控制信号端EM输入低电平信号，第五晶体管M5和第六晶体管M6关闭，第一选择信号线向第一选择晶体管Mux1的控制极输入低电平信号、第二选择信号线向第二选择晶体管Mux2的控制极输入低电平信号，第一选择晶体管Mux1和第二选择晶体管Mux2关闭，即停止向相邻数据线输出目标数据电压DH_I，扫描信号端Gate输入高电平信号，第一晶体管M1和第二晶体管M2开启，即在扫描信号端Gate的控制下，将存储在寄生电容Cdata中的目标数据电压DH_I依次通过像素单元10A和像素单元10B中的第一晶体管M1、驱动晶体管Md、第二晶体管M2提供给第一节点A，直至像素单元10A和像素单元10B中的驱动晶体管Md工作在饱和区中开启和关断的临界状态，像素单元10A和像素单元10B的第一节点A的电位均稳定至(DH_I+Vth)。

如图9、图10和图11所示，本发明实施例的数据写入阶段包括第一数据写入时间段和第二数据写入时间段，在第一数据写入时间段和第二数据写入时间段，复位信号端Rst输入低电平信号，第三晶体管M3和第四晶体管M4关闭，发光控制信号端EM输入低电平信号，第五晶体管M5和第六晶体管M6关闭，在第一数据写入时间段，第一选择信号线MuxG1向第一选择晶体管Mux1的控制极输入高电平信号、第二选择信号线MuxG2向第二选择晶体管Mux2的控制极输入低电平信号，第一选择晶体管Mux1开启，第二选择晶体管Mux2关闭，数据输出线S1通过第一选择晶体管Mux1向数据线D₁输出当前帧的数据电压dataO(n)，数据电压dataO(n)依次通过像素单元10A中的第一晶体管M1、驱动晶体管Md、第二晶体管M2提供给第一节点A，直至驱动晶体管Md工作在饱和区中开启和关断的临界状态，第一节点A的电位稳定至(dataO(n)+Vth)；在第二数据写入时间段，第一选择信号线MuxG1向第一选择晶体管Mux1的控制极输入低电平信号、第二选择信号线MuxG2向第二选择晶体管Mux2的控制极输入高电平信号，第一选择晶体管Mux1关闭，第二选择晶体管Mux2开启，数据输出线S1通过第二选择晶体管Mux2向数据线D₂输出当前帧的数据电压dataE(n)，数据电压dataE(n)依次通过像素单元10B中的第一晶体管M1、驱动晶体管Md、第二晶体管M2提供给第一节点A，直至驱动晶体管Md工作在饱和区中开启和关断的临界状态，第一节点A的电位稳定至(dataE(n)+Vth)。

如图12和图13所示，为本发明实施例提供的一种发光阶段的时序示意图，在发光阶段，复位信号端Rst输入低电平信号，第三晶体管M3和第四晶体管M4关闭，第一选择信号线MuxG1向第一选择晶体管Mux1的控制极输入低电平信号、第二选择信号线MuxG2向第二选择晶体管Mux2的控制极输入低电平信号，第一选择晶体管Mux1和第二选择晶体管Mux2关闭，发光控制信号端EM输入低电平信号，第五晶体管M5和第六晶体管M6开启，导通第二节点B与第一电源端LVSS之间的通路，向发光元件提供驱动电流，以使发光元件发光。

可以理解的是，由于显示面板01包括M行N列像素单元10，所有的像素单元10可以同时执行发光阶段，而重置阶段、阈值补偿阶段、数据写入阶段以及复位阶段共同构成图4、图6、图8、图11和图13中的1H阶段，且对于显示面板而言，采用逐行扫描的方式，依次对每一行像素单元执行重置阶段、阈值补偿阶段、数据写入阶段以及复位阶段，在此不做限定。

本发明实施例中，由于在重置阶段数据线接收的是像素单元实现最大灰阶对应的数据电压，因此，在数据写入阶段，数据端的电压不会因为寄生电容的存在而发生变化，从而可以正确显示灰阶。

基于相同的发明构思，本发明实施例还提供一种显示装置，该显示装置包括上述任一种显示面板。显示装置的实施可以参照显示面板的实施，重复之处不再赘述。

基于同一发明构思，本发明实施例中还提供了一种数据写入方法，由于该方法对应的设备是本发明实施例中的显示面板，并且该方法解决问题的原理与该设备相似，因此该方法的实施可以参见显示面板的实施，重复之处不再赘述。

如图14所示，为本发明实施例提供的一种数据写入方法示意图，该方法包括：

步骤1401，重置阶段：N条数据线同时接收目标数据电压，所述目标数据电压为所述像素单元实现最大灰阶对应的数据电压；

步骤1402，第一数据写入时间段和第二数据写入时间段：分别与相邻两列像素单元连接的数据线接收数据电压；

所述重置阶段在时间上早于所述第一数据写入时间段或所述第二数据写入时间段。

可选的，该方法还包括：

阈值补偿阶段：在扫描信号的控制下，所述第一节点的电位变化至所述目标数据电压和阈值电压的和，所述阈值电压为所述驱动晶体管的阈值电压；

其中，所述阈值补偿阶段在时间上晚于所述重置阶段，早于所述第一数据写入时间段和所述第二数据写入时间段。

可选的，该方法还包括：

复位阶段：在复位信号端的控制下，对所述第一节点和所述第四节点进行复位；

所述复位阶段在时间上早于所述重置阶段。

可选的，该方法还包括：

发光阶段：在发光控制信号端的控制下，导通所述第一电源端与所述第四节点以及所述第一电源端与所述第一节点之间的通路；

其中，所述发光阶段在时间上晚于所述第一数据写入时间段或所述第二数据写入时间段。

本发明公开的显示面板、显示装置及数据写入方法，其中，公开的一种包括M行N列像素单元、沿列方向依次排布的M条扫描信号线、沿行方向依次排布的N条数据线的显示面板，通过控制N条数据线同时接收并存储像素单元实现最大灰阶对应的数据电压，之后在第一数据写入阶段，与相邻两列像素单元连接的一条数据线接收数据电压；在第二数据写入阶段，与相邻两列像素单元连接的另一条数据线接收数据电压，使得数据电压的写入不受像素单元以及扫描信号线、数据线交叠部分的电容耦合的影响，从而使得像素单元输入的数据电压为数据线接收到的数据电压，进而使像素单元显示准确的灰阶。

本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (14)

1.一种显示面板，其特征在于，包括M行N列像素单元、沿列方向依次排布的M条扫描信号线、沿行方向依次排布的N条数据线；所述M条扫描线与所述N条数据线存在交叠；

每个像素单元包括像素电路，所述像素电路包括扫描信号端和数据端；

第i列像素电路的数据端与第i条数据线电连接，其中，1≤i≤N；

第j行像素电路的扫描信号端与第j条扫描信号线电连接，其中，1≤j≤M；

分别与相邻两列像素单元连接的数据线，被配置为分别在第一数据写入时间段和第二数据写入时间段接收数据电压，所述第一数据写入时间段和所述第二数据写入时间段不重合；

所述N条数据线，被配置为在重置阶段同时接收目标数据电压并存储，所述目标数据电压为所述像素单元实现最大灰阶对应的数据电压；

所述重置阶段在时间上早于所述第一数据写入时间段或所述第二数据写入时间段。

2.如权利要求1所述的显示面板，其特征在于，所述像素电路还包括数据写入电路、驱动晶体管和储能电容；

所述储能电容的第一端与第一节点电连接，所述储能电容的第二端与第一电源端电连接；

所述驱动晶体管的控制极与所述第一节点电连接，所述驱动晶体管的第一极与第二节点电连接，所述驱动晶体管的第二极与第三节点电连接；

所述数据写入电路，分别与所述数据端、所述扫描信号端、所述第一节点、所述第二节点和所述第三节点电连接，被配置为在阈值补偿阶段，在所述扫描信号端的控制下，所述第一节点的电位变化至所述目标数据电压和阈值电压的和，所述阈值电压为所述驱动晶体管的阈值电压；

其中，所述阈值补偿阶段在时间上晚于所述重置阶段，早于所述第一数据写入时间段和所述第二数据写入时间段。

3.如权利要求2所述的显示面板，其特征在于，所述数据写入电路包括第一晶体管和第二晶体管；

所述第一晶体管的控制极与所述扫描信号端电连接，所述第一晶体管的第一极与所述数据端电连接，所述第一晶体管的第二极与所述第三节点电连接；

所述第二晶体管的控制极与所述扫描信号端电连接，所述第二晶体管的第一极与所述第二节点电连接，所述第二晶体管的第二极与所述第一节点电连接。

4.如权利要求2所述的显示面板，其特征在于，所述像素电路还包括发光元件和复位电路；

所述复位电路，分别与复位信号端、第二电源端、第一节点和第四节点电连接，被配置为在复位阶段，在所述复位信号端的控制下，对所述第一节点和所述第四节点进行复位；

所述发光元件，分别与第三电源端和所述第二节点电连接；

其中，所述复位阶段在时间上早于所述重置阶段。

5.如权利要求4所述的显示面板，其特征在于，所述复位电路包括第三晶体管和第四晶体管；

所述第三晶体管的控制极与所述复位信号端电连接，所述第三晶体管的第一极与所述第二电源端和所述第四晶体管的第一极电连接，所述第三晶体管的第二极与所述第一节点电连接；

所述第二晶体管的控制极与所述复位信号端电连接，所述第二晶体管的第二极与所述第四节点电连接。

6.如权利要求4所述的显示面板，其特征在于，所述像素电路还包括发光控制电路；

所述发光控制电路，分别与发光控制信号端、所述第二节点、所述第三节点、所述第四节点和所述第一电源端电连接，被配置为在发光阶段，在所述发光控制信号端的控制下，导通所述第一电源端与所述第四节点以及所述第一电源端与所述第一节点之间的通路；

其中，所述发光阶段在时间上晚于所述第一数据写入时间段或所述第二数据写入时间段。

7.如权利要求6所述的显示面板，其特征在于，所述发光控制电路包括第五晶体管和第六晶体管；

所述第五晶体管的控制极与所述发光控制信号端电连接，所述第五晶体管的第一极与所述第四节点电连接，所述第五晶体管的第二极与所述第二节点电连接；

所述第六晶体管的控制极与所述发光控制信号端电连接，所述第六晶体管的第一极与所述第三节点电连接，所述第六晶体管的第二极与所述第一电源电连接。

8.如权利要求1-7任一所述的显示面板，其特征在于，还包括第一选择信号线、第二选择信号线、沿行方向依次排布的K条数据输出线和多路输出选择电路，K＝N/2；

所述K条数据输出线，被配置为在所述重置阶段输出所述目标数据电压；在所述第一数据写入时间段和所述第二数据写入时间段输出所述数据电压；

所述多路选择电路，分别与所述第一选择信号线、所述第二选择信号线和K条所述数据输出线电连接，被配置在所述重置阶段，在所述第一选择信号线输出的第一选择信号和所述第二选择信号线输出的第二选择信号的控制下，向所述N条数据线输出所述目标数据电压；在所述第一数据写入时间段和所述第二数据写入时间段，分别在所述第一选择信号和所述第二选择信号的控制下，向分别与相邻两列像素单元连接的数据线输出所述数据电压。

9.如权利要求8所述的显示面板，其特征在于，所述多路选择电路，还被配置为在所述阈值补偿阶段，在所述第一选择信号和所述第二选择信号的控制下，停止向所述N条数据线输出所述目标数据电压。

10.如权利要求8或9所述的显示面板，其特征在于，所述多路选择电路包括K个第一选择晶体管和K个第二选择晶体管；

每个第一选择晶体管，所述第一选择晶体管的控制极与所述第一选择信号端电连接，所述第一选择晶体管的第二极和与其对应的数据输出线电连接，所述第一选择晶体管的第二极和与其对应的数据线电连接；

每个第二选择晶体管，所述第二选择晶体管的控制极与所述第二选择信号端电连接，所述第二选择晶体管的第二极和与其对应的数据输出线电连接，所述第二选择晶体管的第二极和与其对应的数据线电连接。

11.一种数据写入方法，其特征在于，应用于如权利要求1-10任一所述的显示面板，该方法包括：

重置阶段：N条数据线同时接收目标数据电压，所述目标数据电压为所述像素单元实现最大灰阶对应的数据电压；

第一数据写入时间段和第二数据写入时间段：分别与相邻两列像素单元连接的数据线接收数据电压；

所述重置阶段在时间上早于所述第一数据写入时间段或所述第二数据写入时间段。

12.如权利要求11所述的方法，其特征在于，该方法还包括：

阈值补偿阶段：在扫描信号的控制下，所述第一节点的电位变化至所述目标数据电压和阈值电压的和，所述阈值电压为所述驱动晶体管的阈值电压；

其中，所述阈值补偿阶段在时间上晚于所述重置阶段，早于所述第一数据写入时间段和所述第二数据写入时间段。

13.如权利要求11所述的方法，其特征在于，该方法还包括：

复位阶段：在复位信号端的控制下，对所述第一节点和所述第四节点进行复位；

所述复位阶段在时间上早于所述重置阶段。

14.如权利要求11-13任一所述的方法，其特征在于，该方法还包括：

发光阶段：在发光信号端的控制下，导通所述第一电源端与所述第四节点以及所述第一电源端与所述第一节点之间的通路；

其中，所述发光阶段在时间上晚于所述第一数据写入时间段或所述第二数据写入时间段。

Images