CN113872588A - 一种适用lvds接收级的冷备份和失效保护电路 - Google Patents

Abstract

本发明涉及一种适用LVDS接收级的冷备份和失效保护电路，该电路包括浮阱结构电路、Failsafe电路和上电偏置电路。浮阱结构电路在电源正常上电时，对N阱进行充电，N阱被充电至电源电压，保证Failsafe电路正常工作；在电源掉电或者浮空条件下，切断LVDS输入端与电源的寄生通道，实现冷备份功能；Failsafe电路在端口浮空条件下，将LVDS的P端拉升至电源电位，N端拉低至地端电位，保证输出为稳态高电平；上电偏置电路在电源上电时提供偏置电压，保证浮阱结构电路正常工作。本发明电路在满足失效保护功能的同时，在电源掉电或者浮空条件下，可以切断从端口到电源的通路，满足冷备份需求。

Description

一种适用LVDS接收级的冷备份和失效保护电路

技术领域

本发明涉及一种通过浮阱结构实现的适用LVDS接收级的冷备份和失效保护电路，属于高速接口电路设计领域。

背景技术

对于LVDS接收器电路，在其没有数据接收时必须保证最终输出为稳态电平，这样才能保证后级系统的正常工作，因此LVDS接收级需增加失效保护电路，在其失效条件下稳定输出电压。

若电路不具备冷备份功能，在输入LVDS端口加载信号的条件下，电源就不能完成掉电，造成系统错误，因此电路LVDS端口需增加冷备份功能。

现有的LVDS接收器电路只能实现单一的失效保护功能或冷备份功能，不能同时满足失效保护功能或冷备份功能，且失效保护功能需要通过配置外部上下拉电阻实现，增加了电路使用复杂性。

发明内容

本发明的目的在于提供一种适用LVDS接收级的冷备份和失效保护电路。该电路在满足失效保护功能的同时，在电源掉电或者浮空条件下，可以切断从端口到电源的通路，满足冷备份需求，可以用于LVDS接收器的设计。

本发明目的通过如下技术方案予以实现：

一种适用LVDS接收级的冷备份和失效保护电路，包括浮阱结构电路、Failsafe电路和上电偏置电路；

浮阱结构电路：在电源正常上电时，对N阱进行充电，N阱被充电至电源电压，保证Failsafe电路正常工作；在电源掉电或者浮空条件下，切断LVDS输入端与电源的寄生通道，实现冷备份功能；

Failsafe电路：在端口浮空条件下，将LVDS的P端拉升至电源电位，N端拉低至地端电位，保证输出为稳态高电平；

上电偏置电路：在电源上电时提供偏置电压，保证浮阱结构电路正常工作。

浮阱结构电路包括电阻R1、PMOS管P1、PMOS管P2、PMOS管P3、NMOS管N1和NMOS管N2；

PMOS管P1的源极接LVDS的P输入端，PMOS管P1的漏极接PMOS管P2的源极，PMOS管P1的栅极通过电阻R1与电源VDD连接，PMOS管P2的漏极与栅极相连，形成二极管结构；PMOS管P2的栅极同时连接PMOS管P3的栅极以及NMOS管N1的漏极，NMOS管N1的栅极与PMOS管P1的栅极连接，NMOS管N1的源极与NMOS管N2的漏极连接，NMOS管N2的源极接地，NMOS管N2的栅极接上电偏置电路的输出端；PMOS管P3的源极与电源VDD连接，PMOS管P1、P2、P3做在同一个N阱中，PMOS管P3的漏极与所述N阱连接。

Failsafe电路包括PMOS管P4、PMOS管P5、PMOS管P6、PMOS管P7、NMOS管N3、NMOS管N4、NMOS管N5、NMOS管N6、NMOS管N7以及NMOS管N8；

PMOS管P4的源极与电源VDD连接，PMOS管P4的漏极同时连接PMOS管P5的源极以及PMOS管P6的源极，PMOS管P4的栅极与PMOS管P3的栅极连接；PMOS管P5的栅极连接PMOS管P6的栅极，PMOS管P5的漏极接LVDS的P输入端；PMOS管P6的漏极与栅极连接；NMOS管N3的漏极接PMOS管P6的漏极，NMOS管N3的源极接地，NMOS管N3的栅极同时连接PMOS管P7的栅极以及NMOS管N8的栅极；PMOS管P7的源极与电源VDD连接，PMOS管P7的漏极与NMOS管N4的漏极连接，NMOS管N4的源极与NMOS管N5的漏极连接；PMOS管P7的漏极与栅极连接，NMOS管N4的漏极与栅极连接，NMOS管N5的漏极与栅极连接；NMOS管N5的源极接地；NMOS管N6的漏极接LVDS的N输入端，NMOS管N6的栅极与漏极连接，NMOS管N6的源极与NMOS管N7的漏极连接，NMOS管N7的源极与NMOS管N8的漏极连接，NMOS管N8的源极接地，NMOS管N7的栅极与漏极连接；

PMOS管P4、P5、P6、P7做在同一个N阱中。

PMOS管P4、P5、P6、P7的N阱与P1、P2、P3的N阱为同一个N阱。

NMOS管N3和N8为倒比管。

N4、N5和P7构成偏置电路，为N3和N8提供不小于2倍V_th的偏置电压，V_th为N5的阈值电压。

上电偏置电路包括PMOS管P9、PMOS管P10、PMOS管P11、NMOS管N9、NMOS管N10以及NMOS管N11；

PMOS管P9的源极与电源VDD连接，PMOS管P9的栅极同时与NMOS管N9的栅极、NMOS管N9的漏极、PMOS管P9的漏极以及NMOS管N10的栅极连接；NMOS管N9的源极接地；PMOS管P10的源极与电源VDD连接，PMOS管P10的栅极接地，PMOS管P10的漏极同时与NMOS管N10的漏极、PMOS管P11的栅极以及NMOS管N11的栅极连接，NMOS管N10的源极接地；PMOS管P11的源极与电源VDD连接，PMOS管P11的漏极与NMOS管N11的漏极连接后作为上电偏置电路的输出端OUT，NMOS管N11的源极接地。

本发明与现有接收器相比具有如下优点：

(1)本发明通过内部上下拉结构，保证浮空条件下输出为稳态高电平，不需配备外部电阻；

(2)本发明在满足失效保护功能的同时，在电源掉电或者浮空条件下，可以切断从端口到电源的通路，支持电路冷备份使用，使用范围更加宽泛。

附图说明

图1为电路结构原理图；

图2为上电偏置电路的电路图；

具体实施方式

下面结合附图对本发明的具体实施方式做详细的说明。

本发明中通过浮阱结构在保证失效保护电路正常工作的条件下实现了冷备份功能，可用于LVDS接收级的电路设计中。

本发明电路包括浮阱结构电路、失效保护Failsafe电路以及上电偏置模块。浮阱结构电路在电源正常上电时，对N阱进行充电，N阱被充电至电源电压，保证Failsafe电路正常工作；在电源掉电或者浮空条件下，切断N阱与电源端的连接，保证输入端与电源直接没有寄生的漏电通路。Failsafe电路为输入P端和N端提供一个微安级的上拉和下拉电流，可以在端口浮空条件下将P端拉至高电位，N端为地电位，经过后级LVDS接收级的判别，保证输出为稳态高电平。上电偏置模块在电源上电时使N2开启，保证浮阱结构电路正常工作。

如图1所示，浮阱结构电路包括电阻R1、PMOS管P1、PMOS管P2、PMOS管P3、NMOS管N1和NMOS管N2。

PMOS管P1的源极接LVDS的P输入端，PMOS管P1的漏极接PMOS管P2的源极，PMOS管P1的栅极通过电阻R1与电源VDD连接，PMOS管P2的漏极与栅极相连，形成二极管结构；PMOS管P2的栅极同时连接PMOS管P3的栅极以及NMOS管N1的漏极，NMOS管N1的栅极与PMOS管P1的栅极连接，NMOS管N1的源极与NMOS管N2的漏极连接，NMOS管N2的源极接地，NMOS管N2的栅极接上电偏置电路；PMOS管P3的源极与电源VDD连接，PMOS管P1、P2、P3做在同一个N阱中，PMOS管P3的漏极与所述N阱连接。

Failsafe电路包括PMOS管P4、PMOS管P5、PMOS管P6、PMOS管P7、NMOS管N3、NMOS管N4、NMOS管N5、NMOS管N6、NMOS管N7以及NMOS管N8。

PMOS管P4的源极与电源VDD连接，PMOS管P4的漏极同时连接PMOS管P5的源极以及PMOS管P6的源极，PMOS管P4的栅极与PMOS管P3的栅极连接；PMOS管P5的栅极连接PMOS管P6的栅极，PMOS管P5的漏极接LVDS的P输入端；PMOS管P6的漏极与栅极连接；NMOS管N3的漏极接PMOS管P6的漏极，NMOS管N3的源极接地，NMOS管N3的栅极同时连接PMOS管P7的栅极以及NMOS管N8的栅极；PMOS管P7的源极与电源VDD连接，PMOS管P7的漏极与NMOS管N4的漏极连接，NMOS管N4的源极与NMOS管N5的漏极连接；PMOS管P7的漏极与栅极连接，NMOS管N4的漏极与栅极连接，NMOS管N5的漏极与栅极连接；NMOS管N5的源极接地；NMOS管N6的漏极接LVDS的N输入端，NMOS管N6的栅极与漏极连接，NMOS管N6的源极与NMOS管N7的漏极连接，NMOS管N7的源极与NMOS管N8的漏极连接，NMOS管N8的源极接地，NMOS管N7的栅极与漏极连接。

PMOS管P4、P5、P6、P7做在同一个N阱中。

PMOS管P4、P5、P6、P7的N阱与P1、P2、P3的N阱为同一个N阱。

如图2所示，上电偏置电路包括PMOS管P9、PMOS管P10、PMOS管P11、NMOS管N9、NMOS管N10以及NMOS管N11。

PMOS管P9的源极与电源VDD连接，PMOS管P9的栅极同时与NMOS管N9的栅极、NMOS管N9的漏极、PMOS管P9的漏极以及NMOS管N10的栅极连接；NMOS管N9的源极接地；PMOS管P10的源极与电源VDD连接，PMOS管P10的栅极接地，PMOS管P10的漏极同时与NMOS管N10的漏极、PMOS管P11的栅极以及NMOS管N11的栅极连接，NMOS管N10的源极接地；PMOS管P11的源极与电源VDD连接，PMOS管P11的漏极与NMOS管N11的漏极连接后作为上电偏置电路的输出端OUT，NMOS管N11的源极接地。

P5和P6的宽长比相同，R1为100Ω，P3和P4的宽长比均大于10。P5和N8工作在三极管区，尽量避免同时工作在饱和区。P7的宽长比在1—2之间，避免产生额外功耗。

浮阱结构电路主要由N1、N2、P1～P3、R1组成。在电源正常上电时，N1、N2开启对Q点放电，Q点低电位使得P3导通，电源通过开关管P3对N阱充电，N阱电位VNW充电至电源电压，即所有PMOS的阱电位为电源电压，保证Failsafe电路处于正常工作状态。在电源掉电或浮空状态下，P1开启，N2截止，P输入端通过P1、P2对Q点充电，Q点电位升高，P3变为截止态，切断从P输入端通过PN结→N阱→电源的漏电通路，电路实现冷备份功能。

失效保护Failsafe电路包括偏置电路、上拉电路、下拉电路三部分。偏置电路产生合适的偏置电压，上拉电路、下拉电路则为P端和N端提供一个微安级的上拉和下拉电流，可以在端口浮空条件下将P端拉至高电位，N端为地电位。

具体地，Failsafe电路中N4、N5和P7构成偏置电路，为N3和N8提供不小于2V_th的偏置电压，V_th为N5的阈值电压。N3和N8为倒比管，控制其电流大小为微安量级。N3和N8的宽长比小于1/10。

N6、N7和N8构成N输入端的下拉电路，在端口浮空条件下可以将其拉低至地电位。P4～P6及N3构成P输入端上拉通路，P5、P6为电流镜结构，P5镜像P6微安级电流作为其上拉电流，在端口浮空条件下可以将P端拉高至电源电压，P4作为开关管，在冷备份条件下截止，切断P输入端到电源的漏电通路。

上电偏置电路由N9～N11和P9～P11组成，初始态OUT为低，在电源上电到一定电压后，OUT变为高电平，控制N2开启，保证冷备份和失效保护电路的正常工作。

本发明电路所用PMOS的N阱不直接与电源相连，在电源正常上电时，该结构可以对N阱进行充电，N阱被充电至电源电压，保证Failsafe电路正常工作；在电源掉电或者浮空条件下，切断N阱与电源端的连接，保证输入端与电源直接没有寄生的漏电通路。Failsafe电路为P输入端提供一个弱上拉、N输入端提供一个弱下拉，上下拉电流为微安级别的弱电流，Failsafe电路不影响正常LVDS信号接收功能。

本发明中，电源正常上电时，浮阱结构电路将N阱电位VNW充电至电源电压，内部功能电路正常接收LVDS信号，Failsafe电路为P输入端提供一个弱上拉、N输入端提供一个弱下拉，因为电流为微安级别的弱电流，所以不影响电路正常LVDS信号接收功能。若输入端浮空，由于P端弱上拉、N端弱下拉的作用，P端被拉至电源电位，N端为地电位，通过内部功能电路判别，最终输出为高电位，实现失效保护功能。在电源掉电或浮空条件下，N端下拉管均为NMOS，不存在从N端到电源端的漏电通道；电路采用浮阱结构，N阱不直接与电源端连接，隔绝了P端到电源端的漏电；电路具备冷备份功能。

以上所述，仅为本发明最佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

本发明说明书中未作详细描述的内容属于本领域专业技术人员的公知技术。

Claims (7)

1.一种适用LVDS接收级的冷备份和失效保护电路，其特征在于，包括浮阱结构电路、Failsafe电路和上电偏置电路；

浮阱结构电路：在电源正常上电时，对N阱进行充电，N阱被充电至电源电压，保证Failsafe电路正常工作；在电源掉电或者浮空条件下，切断LVDS输入端与电源的寄生通道，实现冷备份功能；

Failsafe电路：在端口浮空条件下，将LVDS的P端拉升至电源电位，N端拉低至地端电位，保证输出为稳态高电平；

上电偏置电路：在电源上电时提供偏置电压，保证浮阱结构电路正常工作。

2.根据权利要求1所述的一种适用LVDS接收级的冷备份和失效保护电路，其特征在于：浮阱结构电路包括电阻R1、PMOS管P1、PMOS管P2、PMOS管P3、NMOS管N1和NMOS管N2；

PMOS管P1的源极接LVDS的P输入端，PMOS管P1的漏极接PMOS管P2的源极，PMOS管P1的栅极通过电阻R1与电源VDD连接，PMOS管P2的漏极与栅极相连，形成二极管结构；PMOS管P2的栅极同时连接PMOS管P3的栅极以及NMOS管N1的漏极，NMOS管N1的栅极与PMOS管P1的栅极连接，NMOS管N1的源极与NMOS管N2的漏极连接，NMOS管N2的源极接地，NMOS管N2的栅极接上电偏置电路的输出端；PMOS管P3的源极与电源VDD连接，PMOS管P1、P2、P3做在同一个N阱中，PMOS管P3的漏极与所述N阱连接。

3.根据权利要求2所述的一种适用LVDS接收级的冷备份和失效保护电路，其特征在于：Failsafe电路包括PMOS管P4、PMOS管P5、PMOS管P6、PMOS管P7、NMOS管N3、NMOS管N4、NMOS管N5、NMOS管N6、NMOS管N7以及NMOS管N8；

PMOS管P4的源极与电源VDD连接，PMOS管P4的漏极同时连接PMOS管P5的源极以及PMOS管P6的源极，PMOS管P4的栅极与PMOS管P3的栅极连接；PMOS管P5的栅极连接PMOS管P6的栅极，PMOS管P5的漏极接LVDS的P输入端；PMOS管P6的漏极与栅极连接；NMOS管N3的漏极接PMOS管P6的漏极，NMOS管N3的源极接地，NMOS管N3的栅极同时连接PMOS管P7的栅极以及NMOS管N8的栅极；PMOS管P7的源极与电源VDD连接，PMOS管P7的漏极与NMOS管N4的漏极连接，NMOS管N4的源极与NMOS管N5的漏极连接；PMOS管P7的漏极与栅极连接，NMOS管N4的漏极与栅极连接，NMOS管N5的漏极与栅极连接；NMOS管N5的源极接地；NMOS管N6的漏极接LVDS的N输入端，NMOS管N6的栅极与漏极连接，NMOS管N6的源极与NMOS管N7的漏极连接，NMOS管N7的源极与NMOS管N8的漏极连接，NMOS管N8的源极接地，NMOS管N7的栅极与漏极连接；

PMOS管P4、P5、P6、P7做在同一个N阱中。

4.根据权利要求3所述的一种适用LVDS接收级的冷备份和失效保护电路，其特征在于：PMOS管P4、P5、P6、P7的N阱与P1、P2、P3的N阱为同一个N阱。

5.根据权利要求3所述的一种适用LVDS接收级的冷备份和失效保护电路，其特征在于：NMOS管N3和N8为倒比管。

6.根据权利要求5所述的一种适用LVDS接收级的冷备份和失效保护电路，其特征在于：N4、N5和P7构成偏置电路，为N3和N8提供不小于2倍V_th的偏置电压，V_th为N5的阈值电压。

7.根据权利要求3所述的一种适用LVDS接收级的冷备份和失效保护电路，其特征在于：上电偏置电路包括PMOS管P9、PMOS管P10、PMOS管P11、NMOS管N9、NMOS管N10以及NMOS管N11；

PMOS管P9的源极与电源VDD连接，PMOS管P9的栅极同时与NMOS管N9的栅极、NMOS管N9的漏极、PMOS管P9的漏极以及NMOS管N10的栅极连接；NMOS管N9的源极接地；PMOS管P10的源极与电源VDD连接，PMOS管P10的栅极接地，PMOS管P10的漏极同时与NMOS管N10的漏极、PMOS管P11的栅极以及NMOS管N11的栅极连接，NMOS管N10的源极接地；PMOS管P11的源极与电源VDD连接，PMOS管P11的漏极与NMOS管N11的漏极连接后作为上电偏置电路的输出端OUT，NMOS管N11的源极接地。

Images