CN113871374A - 堆叠的裸芯封装体的斜坡状互连体 - Google Patents

堆叠的裸芯封装体的斜坡状互连体 Download PDF

Info

Publication number
CN113871374A
CN113871374A CN202010619593.5A CN202010619593A CN113871374A CN 113871374 A CN113871374 A CN 113871374A CN 202010619593 A CN202010619593 A CN 202010619593A CN 113871374 A CN113871374 A CN 113871374A
Authority
CN
China
Prior art keywords
mechanical support
support structure
die
electrical contacts
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010619593.5A
Other languages
English (en)
Inventor
崔显炉
严俊荣
陈治强
钱中华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Western Digital Technologies Inc
Original Assignee
Western Digital Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Digital Technologies Inc filed Critical Western Digital Technologies Inc
Priority to CN202010619593.5A priority Critical patent/CN113871374A/zh
Priority to US17/107,838 priority patent/US11756932B2/en
Publication of CN113871374A publication Critical patent/CN113871374A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92227—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体装置封装体，包含机械支承结构，其为裸芯的堆叠体提供机械支承，其中裸芯彼此侧向地偏移。支承结构具有斜坡状表面，其设置为与机械支承结构的其他表面成非垂直且非平行的角度。电接触体设置在机械支承结构的斜坡状表面上以与堆叠的裸芯电相接，并且设置在机械支承结构的不同表面上以与衬底电相接。

Description

堆叠的裸芯封装体的斜坡状互连体
技术领域
本公开在各种实施例中涉及一种集成电路封装，并且更特别地涉及一种用于堆叠的裸芯封装体的斜坡状互连体。
背景技术
随着集成电路技术发展，晶体管密度日益增长，每个集成电路裸芯的输入和输出的数目也增多，以适应附加晶体管和更大的电路的通信。另外，对于诸如多裸芯堆叠体的三维组件结构，引线键合体和其他传统互连技术可能对增大数目的输入和输出是不足的。这样的三维组件结构的机械支承也可能不足，导致裸芯倾斜、裸芯翘曲和弯曲、暴露的裸芯，以及其他结构故障和可靠性问题。
发明内容
提出了用于堆叠的集成电路装置的斜坡状互连体的设备。在一个实施例中，机械支承结构为多个集成电路裸芯提供机械和/或电支承。在某些实施例中，机械支承结构的斜坡状表面设置为与机械支承结构的其他表面成非垂直和/或非平行的角度。在一些实施例中，多个电接触体设置在机械支承结构的斜坡状表面上，以与多个集成电路裸芯电相接。
提出了用于堆叠的集成电路装置的斜坡状互连体的其他设备。在一个实施例中，设备包含用于机械地支承多个侧向地偏移的、堆叠的集成电路裸芯的构件。在某些实施例中，设备包含用于通过用于机械地支承多个集成电路装置的构件而在沿着多个集成电路装置的堆叠的、悬伸的边缘的集成电路装置电接触体与衬底之间提供电通信的构件。
提出了用于堆叠的集成电路裸芯封装体的斜坡状互连体的系统。在一个实施例中，多个集成电路裸芯被堆叠且相对于彼此侧向地偏移。在一些实施例中，多个集成电路裸芯包括沿着多个集成电路裸芯的边缘的多个集成电路裸芯电接触体。在某些实施例中，机械支承结构包括斜坡状表面，斜坡状表面包括电耦接到多个集成电路裸芯的多个集成电路裸芯电接触体的多个输入/输出电接触体。
附图说明
下面参考附图中示出的特定实施例包括更具体的描述。应理解，这些附图仅描绘了本公开的某些实施例，因此不应被认为是对其范围的限制，通过使用附图以附加的特征和细节来描述和解释本公开，其中：
图1A是堆叠的集成电路裸芯的机械支承结构的系统的一个实施例的示意性框图；
图1B是堆叠的集成电路裸芯的机械支承结构的系统的另一个实施例的示意性框图；
图2是图示堆叠的集成电路裸芯的机械支承结构的系统的另一个实施例的示意性框图；
图3是图示堆叠的集成电路裸芯的机械支承结构的系统的一个实施例的示意性框图；
图4A是图示机械支承结构的一个实施例的示意性框图；
图4B是图示机械支承结构的一个实施例的示意性框图；
图4C是图示机械支承结构的一个实施例的示意性框图；
图4D是图示机械支承结构的一个实施例的示意性框图；
图4E是图示机械支承结构的一个实施例的示意性框图；
图4F是图示机械支承结构的一个实施例的示意性框图；
图4G是图示机械支承结构的一个实施例的示意性框图；
图5A是图示集成电路裸芯的一个实施例的侧视图和仰视图的示意性框图；
图5B是图示集成电路裸芯的另一实施例的侧视图和仰视图的示意性框图；
图6是图示电接触体的一个实施例的示意性框图；
图7A是图示集成电路裸芯的一个实施例的示意性框图；
图7B是图示集成电路裸芯的一个实施例的示意性框图；
图7C是图示集成电路裸芯的一个实施例的示意性框图；
图7D是图示集成电路裸芯的一个实施例的示意性框图；
图8A是图示集成电路裸芯的一个实施例的示意性框图；
图8B是图示集成电路裸芯的一个实施例的示意性框图；
图8C是图示集成电路裸芯的一个实施例的示意性框图；
图8D是图示集成电路裸芯的一个实施例的示意性框图；
图9是图示机械支承结构和集成电路裸芯的堆叠体的封装体的一个实施例的示意性框图；
图10是图示堆叠的集成电路裸芯的机械支承结构的系统的一个实施例的示意性框图；
图11是图示形成机械支承结构的方法的一个实施例的流程图；以及
图12是图示形成机械支承结构和多个堆叠的集成电路裸芯的方法的一个实施例的流程图。
具体实施方式
本公开的方面可以实施为设备、系统或方法。相应地，本公开的方面可以采取完全硬件实施例或组合软件与硬件方面的实施例，其在本文中全部统称为“电路”、“模块”、“设备”或“系统”。
本说明书中所描述的许多功能单元已经被标记为模块，以便更特别地强调它们的实现方式独立性。例如，模块可以实现为硬件电路，包括定制VLSI电路或门阵列，现成半导体，诸如逻辑芯片、裸芯、晶体管，或其他分立部件。模块还可以实现为可编程硬件装置，诸如现场可编程门阵列、可编程阵列逻辑、可编程逻辑装置，等等。
模块还可以至少部分实现为由各种类型的处理器执行的软件。所识别的可执行代码的模块可以例如包括计算机指令的一个或多个物理或逻辑块，其可以例如组织为对象、过程或功能。然而，所识别的模块的可执行物不需物理地位于一起，而是可以包括储存在不同位置中的全异(disparate)指令，当其逻辑上结合在一起时，构成模块并且实现模块的所述目的。
如本文中所使用的部件包括有形、物理、非瞬态装置。例如，部件可以实现为硬件逻辑电路，包括定制VLSI电路、门阵列或其他集成电路；现成半导体，诸如逻辑芯片、裸芯、晶体管，或其他分立装置；和/或其他机械或电装置。部件还可以实现为可编程硬件装置，诸如现场可编程门阵列、可编程阵列逻辑、可编程逻辑装置，等等。部件可以包括一个或多个硅集成电路装置(例如，芯片、裸芯、裸芯平面、封装体)或其他分立电装置，它们通过印刷电路板(PCB)的电线路等与一个或多个其他部件电通信。在某些实施例中，本文中所描述的模块中的每一个可以替代地由部件实施或实现为部件。
如本文中所使用的电路包括一组一个或多个电气和/或电子部件，其提供电流的一个或多个通路。在某些实施例中，电路可以包含电流的返回通路，从而电路为闭合回路。然而，在另一实施例中，不包含电流的返回通路的一组部件可以称为电路(例如，开放回路)。例如，集成电路可以称为电路，无论集成电路是否耦接到接地(作为电流的返回通路)。在各种实施例中，电路可以包含集成电路的一部分、集成电路、一组集成电路，具有或不具有集成电路装置的一组非集成电和/或电部件，等等。在一个实施例中，电路可以包含定制VLSI电路、门阵列、逻辑电路，或其他集成电路；现成半导体，诸如逻辑芯片、裸芯、晶体管，或其他分立装置；和/或其他机械或电装置。电路还可以实现为可编程硬件装置中的合成电路，诸如现场可编程门阵列、可编程阵列逻辑、可编程逻辑装置等等(例如，作为固件、网络列表等)。电路可以包括一个或多个硅集成电路装置(例如，芯片、裸芯、裸芯平面、封装体)或其他分立电装置，它们通过印刷电路板(PCB)的电线路等与一个或多个其他部件电通信。在某些实施例中，本文中所描述的模块中的每一个可以由电路实施或实现为电路。
在整个说明书中，对“一个实施例”、“实施例”或类似语言的引用意味着结合该实施例描述的特定特征、结构或特性包括在本公开的至少一个实施例中。因此，贯穿本说明书的短语“在一个实施例中”、“在实施例中”和类似的语言的出现可以但并非必须全部指代相同的实施例，而是指“一个或多个但不是所有实施例”，除非另有明确说明。除非另外明确指出，否则术语“包括”、“包含”、“具有”及其变体表示“包括但不限于”。枚举的项目清单并不意味着任何或所有项目都是互斥和/或互斥的，除非另有明确说明。除非另外明确指出，术语“个”和“该”也指“一个或多个”。
应注意，在一些替代实施方式中，方框中指出的功能可以不按图中指出的顺序发生。例如，取决于所涉及的功能，实际上可以基本上同时执行连续示出的两个框，或者有时可以以相反的顺序执行这些框。可以构想其他步骤和方法，这些步骤和方法在功能、逻辑或效果上等同于所示附图的一个或多个框或其部分。尽管在流程图和/或框图中可以采用各种箭头类型和线条类型，但是应理解它们不限制相应特征的范围。例如，箭头可以指示所描绘的实施例的列举步骤之间的未指定持续时间的等待或监视时段。
在下面的详细描述中，参考形成其一部分的附图。前述概述仅是说明性的，而非旨在以任何方式进行限制。除了上述说明性方面、实施例和特征之外，通过参考附图和以下详细描述，其他方面、实施例和特征将变得显而易见。每个附图中的元件的描述可以涉及附图的元件。在附图中相似的标号可以指代相似的元件，包括相似的元件的替代实施例。
图1A是多个堆叠的集成电路裸芯123的机械支承结构104的系统100的一个实施例的示意性框图。在绘示的实施例中，系统100包含机械支承结构104(例如，斜坡状互连体104等)、衬底106、间隔体108，以及多个堆叠的裸芯123。在绘示的实施例中，机械支承结构104包含耦接(例如，用焊料凸块142等)到对应的裸芯电接触体144(例如，沿着多个裸芯123的边缘朝向机械支承结构104等)的多个电接触体140和耦接(例如，用焊料凸块148等)到衬底106的对应的衬底电接触体146的多个电接触体150。
在某些实施例中，机械支承结构104可以在集成电路封装体、壳体等内包括斜坡状互连体，其为多个裸芯123提供机械支承和/或电连接。例如，在各种实施例中，在制造、组装和/或封装期间，在现场使用期间等等，机械支承结构104可以降低和/或消除倾斜、弯曲、破裂和/或相关联裸芯123的故障。在一些实施例中，在没有斜坡状互连体104或其他机械支承结构104的情况下，堆叠的裸芯123(例如，使用键合引线等耦接)可能具有不足数目的电接触体(例如，不足的输入/输出(I/O)数)，可能在制造和/或组装期间变得倾斜，可能弯曲，可能变得通过封装暴露，可能故障和/或具有其他可靠性问题。
斜坡状互连体或其他机械支承结构104可以包括和/或由以下形成：实质上绝缘、不导电的基本材料，诸如硅(例如，无掺杂、氧化、加热等以提供绝缘性质)、多晶硅、玻璃、陶瓷和/或另一绝缘体。在某些实施例中，斜坡状互连体104或其他机械支承结构104包括多个电接触体140、150，对应于设置在一个或多个裸芯123和/或衬底106上的一个或多个电接触体144、146，以及一个或多个导电的电迹线、穿硅通孔和/或其他电互连体。如本文中所使用的，电接触体140、144、146、150包括导电连接，诸如金属或其他导电垫、引脚、端口、迹线、柱，等等。电接触体140、144、146、150可以使用焊料、导电引线、端口、钳、夹等电气地和/或机械地耦接。
例如，在绘示的实施例中，机械支承结构104的电接触体150使用焊料球148和/或焊料凸块148的球栅阵列等电气地和机械地耦接到衬底106的电接触体146。相似地，在绘示的实施例中，多个裸芯123的电接触体144使用焊料球148和/或焊料凸块148的球栅阵列等电气地和机械地耦接到机械支承结构104的斜坡状表面上的电接触体140。
如本文中所使用的，集成电路裸芯123包括一个或多个制造的电气电路和/或其他电部件(例如，单片集成电路等)。例如，集成电路裸芯123可以包括半导体装置(例如，硅、砷化镓等)，其具有一个或多个门、晶体管、电容器、电阻器、二极管、电源、放大器、迹线、通孔、其他电连接、电接触体和/或其他集成电部件。集成电路裸芯123可以使用光刻法和/或化学工艺制造，其中一层或多层的半导体、金属或其他导体、绝缘体等被沉积在半导体衬底上和/或从半导体衬底移除以形成电气电路。
在一个实施例中，多个芯片、裸芯平面、裸芯和/或其他集成电路装置123可以被堆叠或以其他方式组合为多个裸芯123布置。例如，多个集成电路裸芯123可以被堆叠且相对于彼此侧向地偏移，以为电连接提供空间(例如，机械支承结构104的电接触体140，在堆叠的裸芯123之间等)。在一些实施例中，多个裸芯123可以直接或间接地耦接到相同的衬底106或芯片载体106(例如，通过机械支承结构104等)，并且可以通过衬底106和/或芯片载体106彼此通信。多个裸芯123可以设置在相同的封装体和/或壳体(例如，用于保护、机械支承等)内，诸如树脂、塑料或其他聚合物、陶瓷和/或其他坚固材料，其容纳和/或包封裸芯123和机械支承结构104，以及一个或多个电迹线、引脚、接触体等，它们从裸芯123(例如，穿过机械支承结构104和/或衬底106)延伸穿过封装体或其他壳体以用于封装体之外的外部电通信。
在某些实施例中，机械支承结构104具有至少一个斜坡状表面152，其具有对应于连续的集成电路装置123之间的偏移的角度和/或斜坡，允许多个裸芯123中的每一个电耦接到相同的机械支承结构104。在一些实施例中，机械支承结构104的斜坡状表面152与机械支承结构104的一个或多个其他表面和/或侧面成非垂直且非平行的角度(例如，不是九十度角、不是方形等)。
例如，在绘示的实施例中，机械支承结构104包括三角形楔形形状(例如，具有直角三角形轮廓)，以提供斜坡状表面152，从而与多个堆叠的裸芯123电气地和机械地并支承多个堆叠的裸芯123。在其他实施例中，机械支承结构104可以包括不同形状，且斜坡状表面152具有与一个或多个其他表面和/或侧面非垂直且非平行的角度，诸如斜坡状表面152的平行四边形、不等边三角形和/或另一形状的轮廓。
尽管在绘示的实施例中斜坡状表面152具有实质上不变的角度(例如，实质上直线)，在其他实施例中，机械支承结构104的斜坡状表面152可以包括一个或多个阶梯、切口等等(例如，对应于和/或成型为接收一个或多个集成电路装置123)。在一些实施例中，具有一个或多个阶梯和/或其他切口的斜坡状表面152的总体斜坡和/或总体角度(例如，从机械支承结构104的一端和/或边缘到相对端和/或边缘测得)可以关于机械支承结构的一个或多个其他表面104非垂直和/或非平行，即使阶梯和/或切口的一个或多个表面可能平行和/或垂直于一个或多个其他表面。
在绘示的实施例中，多个集成电路装置电接触体144(即，裸芯接合垫)沿着裸芯123的边缘设置，对齐以与设置在机械支承结构104的斜坡状表面152上的多个电接触体140相接。在绘示的实施例中，每个裸芯123包括一行电接触体144。在其他实施例中，裸芯123可以包括两行、三行、四行、五行、六行、七行、八行或更多行的电接触体144和/或可以包括非行图案的电接触体144。
在某些实施例中，裸芯123可以包括至少两行电接触体144，并且不同行的电接触体144可以具有不同高度(例如，以补偿机械支承结构104的斜坡状表面152的非垂直和/或非平行的角度)。例如，不同行的电接触体140、144可以包括不同量的焊料142，一个或多个行可以包括导电柱140、144(例如，金属柱，诸如铜柱等)和/或可以包括不同高度。在各种实施例中，可以通过以下提供不同高度：在裸芯123自身上提供不同高度电接触体144，在机械支承结构104的斜坡状表面152上提供不同高度的对应的电接触体140和/或在斜坡状表面152和裸芯123两者上提供不同高度的电接触体140、144。
在某些实施例中，支承结构104可以在斜坡状表面152上的电接触体140与不同表面154上的电接触体150之间和/或在机械支承结构104上的其他位置提供电连接体(例如，金属电迹线、金属化穿硅通孔、导电层和/或其他导电通路，例如，用于将电信号从集成电路装置123提供到衬底106，从一个集成电路装置123提供到另一集成电路装置123等)。例如，电迹线、穿硅通孔等可以包括重分布层，其使得来自一个或多个电接触体140、150的电信号在机械支承结构104上的另一位置中可用。以此方式，在一些实施例中，机械支承结构104可以为裸芯123和衬底106提供机械和电气互连体两者。
在绘示的实施例中，系统100包含间隔体108。在某些实施例中，间隔体108可以设置在裸芯123与衬底106之间(例如，为裸芯123提供机械支承，将裸芯123与设置在支承结构104的斜坡状表面152上的电接触体140对齐等)。间隔体108可以包括实质上绝缘、不导电的材料和/或由之形成，诸如硅(例如，无掺杂、氧化、加热等，以提供绝缘性质)、多晶硅、玻璃、陶瓷和/或另一绝缘体。
在某些实施例中，间隔体108可以包括一个或多个电接触体，其对应于设置在裸芯123中的一个或多个和/或衬底106上的一个或多个电接触体，一个或多个导电电迹线、穿硅通孔和/或至少底部集成电路装置123与衬底106之间的其他电互连体。在其他实施例中，间隔体108不包括电接触体和/或电连接。
图1B是堆叠的裸芯123的机械支承结构104的系统101的一个实施例的示意性框图。尽管本文中使用存储器系统102的存储器装置120作为多个堆叠的裸芯123的系统101的一个示例，但在其他实施例中，多个裸芯123可以包括一个或多个网络接口控制器(NIC)裸芯123，一个或多个图形处理单元(GPU)裸芯123，一个或多个中央处理单元(CPU)裸芯123和/或发送和/或接收数据的一个或多个其他类型的裸芯123。
在一些实施例中，计算装置110的存储器系统102可以包括处理器111、易失性存储器112，以及通信接口113。处理器111可以包括一个或多个中央处理单元，一个或多个通用处理器，一个或多个应用专用处理器、一个或多个虚拟处理器(例如，计算装置110可以是在主机内运行的虚拟机)、一个或多个处理器核心等等。通信接口113可以包括一个或多个网络接口，其配置为将计算装置110和/或装置126通信地耦接到通信网络115，诸如互联网协议(IP)网络、储存局域网络(SAN)、无线网络、有线网络等等。
在各种实施例中，存储器装置120可以设置在相对于计算装置110的一个或多个不同位置中。在一个实施例中，存储器装置120包括一个或多个易失性和/或非易失性存储器元件123(即，堆叠的裸芯123)，诸如设置在一个或多个印刷电路板、储存壳体和/或其他机械和/或电支承结构上的半导体芯片、裸芯、封装体，或其他集成电路装置。例如，存储器装置120可以包括一个或多个直插存储器模块(DIMM)卡、一个或多个扩展卡和/或子卡、存储器卡、通用串行总线(USB)驱动器、固态驱动器(SSD)或其他硬盘驱动器装置，和/或可以具有另一存储器和/或储存形状因数。存储器装置120可以与计算装置110的主板集成和/或安装在计算装置110的主板上，安装在计算装置110的端口和/或插槽中，安装在网络115上的不同计算装置110和/或专用储存设施上，与计算装置110通过外部总线(例如，外部硬盘驱动器)通信，等等。
在一个实施例中，存储器装置120可以设置在处理器111的存储器总线上(例如，在与易失性存储器112相同的存储器总线上，在与易失性存储器112不同的存储器总线上，替代易失性存储器112等)。在其他实施例中，存储器装置120可以设置在计算装置110的外围总线上，诸如外围部件互连高速(PCI Express或PCIe)总线、串行先进技术附件(SATA)总线、并行先进技术附件(PATA)总线、小型计算机系统接口(SCSI)总线、火线总线、光纤信道连接、通用串行总线(USB)、PCIe先进切换(PCIe-AS)总线，等等。在另一实施例中，存储器装置120可以设置在数据网络115上，诸如以太网网络，无线带宽网络，网络115上的SCSIRDMA、储存局域网络(SAN)，局域网络(LAN)，广域网络(WAN)，诸如互联网、另一有线和/或无线网络115，等等。
一个或多个裸芯123可以包括裸芯123之间的电互连体(例如，一个或多个局域总线、反向信道、子网络、内部网络、内部总线、键合引线、电路迹线等)，从而一个裸芯123(例如，有源集成电路)可以发送数据到一个或多个其他裸芯123，并且裸芯123可以并行地传输数据(例如，到装置控制器126、到处理器111、到计算机可读储存介质114，通过数据网络115，通过总线125、127等)。
根据各种实施例，装置控制器126可以管理一个或多个存储器装置120、存储器元件(即，裸芯123)和/或其他集成电路装置。(多个)存储器装置120可以包括记录、存储器和/或储存装置，诸如(多个)固态储存装置和/或(多个)半导体储存装置，其布置和/或划分为多个可寻址介质储存位置。如本文中所使用的，介质储存位置是指存储器的任何物理单元(例如，存储器装置120上的任意量的物理储存介质)。存储器单元可以包含但不限于：页、存储器分区、块、扇区、物理储存位置的集合或组(例如，逻辑页、逻辑块)，等等。
通信接口113可以包括一个或多个网络接口，其配置为将计算装置110和/或装置控制器126通信地耦接到网络115和/或到一个或多个远程、网络可访问储存客户端116。储存客户端116可以包含在计算装置110上运行的局域储存客户端116和/或经由网络115和/或网络接口113可访问的远程、储存客户端116。装置控制器126是一个或多个存储器装置120的一部分和/或与之通信。尽管图1B绘示了单个存储器装置120，但本公开不限于此，并且可以适于包括任意数目的存储器装置120。
存储器装置120可以包括易失性和/或非易失性存储器介质122的一个或多个裸芯123，其可以包含但不限于：易失性存储器，诸如SRAM和/或DRAM；非易失性存储器，诸如ReRAM、忆阻器存储器，可编程金属化单元存储器、相变存储器(PCM、PCME、PRAM、PCRAM、双向统一(ovonic unified)存储器、硫族化物RAM或C-RAM)、NAND闪速存储器(例如，2D NAND闪速存储器、3D NAND闪速存储器)、NOR闪速存储器、纳米随机存取存储器(纳米RAM或NRAM)、基于纳米晶线的存储器、基于硅氧化物的10纳米以下工艺存储器、石墨烯存储器、硅-氧化物-氮化物-氧化物-硅(SONOS)、可编程金属化单元(PMC)、导电桥RAM(CBRAM)、磁阻式RAM(MRAM)、磁储存介质(例如，硬盘、磁带)和/或光学储存介质；或其他存储器和/或储存介质。在某些实施例中，存储器介质122的一个或多个裸芯123包括储存级存储器(SCM)。
尽管存储器介质122本文中称为“存储器介质”，但在各种实施例中，存储器介质122可以更一般地包括能够记录数据的一个或多个易失性和/或非易失性记录介质，其可以称为存储器介质、储存介质，等等。另外，在各种实施例中，存储器装置120可以包括记录装置、存储器装置、储存装置，等等。相似地，在各种实施例中，存储器元件123可以包括记录元件、存储器元件、储存元件，等等。在其他实施例中，存储器元件123可以包括不同类型的集成电路装置(例如，ASIC、CPU、通信装置、图形装置、芯片上系统、可编程逻辑装置等)，并且使用存储器元件123仅作为一种类型的集成电路装置123(例如，集成电路裸芯、芯片、裸芯平面、封装体等)的示例，并且其他类型的集成电路装置设想在本公开的范围内。
存储器介质122可以包括一个或多个存储器元件123，其可以包含但不限于：芯片、封装体、裸芯、裸芯平面，等等。装置控制器126可以配置为管理存储器介质122上的数据操作，并且可以包括一个或多个处理器、可编程处理器(例如，FPGA)、ASIC、微控制器等等。在一些实施例中，装置控制器126配置为在存储器介质122上储存数据和/或从存储器介质122读取数据，以与存储器装置120往复转移数据，等等。
装置控制器126可以通过总线127通信地耦接到存储器介质122和/或其他裸芯123。总线127可以包括I/O总线，以与裸芯123往复通信数据。总线127可以还包括控制总线，以通信寻址和其他命令和控制信息到裸芯123。在一些实施例中，总线127可以并行地将裸芯123通信地耦接到装置控制器126。该并行过程可以允许集成电路装置123作为组管理(例如，在裸芯123包括存储器元件的实施例中，形成逻辑存储器元件129等)。逻辑存储器元件129可以被划分为相应的逻辑存储器单元(例如，逻辑页)和/或逻辑存储器分区(例如，逻辑块)。逻辑存储器单元可以通过逻辑上组合每个裸芯123的物理存储器单元而形成。
图2绘示了储存装置110的一个实施例，其可以包含一个或多个存储器裸芯或芯片123a-n和/或另一类型的集成电路装置，其经由多个输入/输出电接触体144a-n而耦接到机械支承结构104和/或间隔体108。储存装置110可以实质上相似于参考图1B所描述的存储器装置120。在一些实施例中，存储器裸芯123a-n包含存储器单元200的阵列(二维或三维)、裸芯控制器220，以及读/写电路230A/230B。在一个实施例中，各种外围电路对存储器阵列200的访问在阵列的相对侧上以对称方式实现，使得每侧上的访问线和电路的密度减半。在其他实施例中，读/写电路230A/230B包含多个感测块250，其允许存储器单元的页并行地读取或编程。
在各种实施例中，存储器阵列200由字线经由行解码器240A/240B且由位线经由列解码器242A/242B可寻址。在一些实施例中，装置控制器126包含在与一个或多个存储器裸芯123a-n相同的存储器装置110(例如，可移除储存卡或封装体)中。命令和数据在主机与装置控制器126之间并在装置控制器126与一个或多个存储器裸芯123a-n之间经由线232转移。一种实现方式可以包含多个芯片123a-n，芯片123a-n可以包含多个裸芯123a-n和/或裸芯平面123a-n，等等。
在一个实施例中，裸芯控制器220与读/写电路230A/230B协作，以对存储器阵列200进行存储器操作。在某些实施例中，裸芯控制器220包含状态机222、裸芯上地址解码器224，以及电力控制电路226。在一个实施例中，状态机222提供存储器操作的裸芯/芯片级控制。裸芯上地址解码器224提供地址接口，以在由主机或存储器控制器所用的地址到由解码器240A、240B、242A、242B所用的硬件地址之间转换。电力控制电路226控制在存储器操作期间供给到字线和位线的电力和电压。在一个实施例中，电力控制电路226包含一个或多个电荷泵，其可以产生大于供给电压的电压。
在一个实施例中，裸芯控制器220、电力控制电路226、解码器电路224、状态机电路222、解码器电路242A、解码器电路242B、解码器电路240A、解码器电路240B、读/写电路230A、读/写电路230B、和/或控制器126中的一个或任意的组合可以称为一个或多个管理电路。
在绘示的实施例中，存储器裸芯123a-n包含集成电路电接触体144a-n，并且装置控制器126包含集成电路电接触体252a-n。如本文中所使用的，电接触体144a-n、252a-n包括导电连接，诸如金属垫、引脚、端口、迹线，等等。如本文中所使用的，电互连体包括电通信信道，诸如一个或多个局部总线、反向信道、子网络、内部网络、内部总线、键合引线、电路迹线、电导体、光纤连接，等等。
图3是图示堆叠的裸芯123的机械支承结构104的系统300的一个实施例的示意性框图。在一些实施例中，系统300可以实质上相似于图1A的系统100(例如，系统100的侧视图等)。
系统300包含机械支承结构104(例如，斜坡状互连体104等)、衬底106、间隔体108，以及具有一个或多个互连体302的多个堆叠的裸芯123。机械支承结构104包含多个电接触体140和多个电接触体150，多个电接触体140耦接到(例如，用焊料凸块142等)对应的集成电路装置电接触体144(例如，沿着裸芯123的边缘朝向机械支承结构104等)，多个电接触体150耦接到(例如，用焊料凸块148等)衬底106的对应的衬底电接触体146。
一个或多个裸芯123可以包括电互连体302，诸如绘示的键合引线互连体302，其在不同裸芯123之间，从而一个裸芯123可以独立于和/或附加于通过机械支承结构104的通信而发送数据到一个或多个其他裸芯123。在其他实施例中，不同裸芯123可以在没有附加电互连体302的情况下通过机械支承结构104和/或衬底106通信。
图4A是图示机械支承结构104的制造阶段400的一个实施例的示意性框图。在绘示的实施例(例如，第一制造阶段400等)中，机械支承结构104包括材料的块，诸如硅、多晶硅、玻璃、陶瓷等的块。
图4B是图示机械支承结构104的制造阶段410的一个实施例的示意性框图。在绘示的实施例(例如，第二制造阶段410等)中，机械支承结构104包括三角形楔形和/或具有斜坡状表面152的另一形状，其由材料的块(例如，硅、多晶硅、玻璃、陶瓷等的块)形成(例如，切割、研磨等)。
图4C是图示机械支承结构104的制造阶段420的一个实施例的示意性框图。在绘示的实施例(例如，第三制造阶段420等)中，过孔422(例如，穿硅通孔)已经形成在机械支承结构104中(例如，通过钻孔、激光烧蚀等)。
图4D是图示机械支承结构104的制造阶段430的一个实施例的示意性框图。在绘示的实施例中(例如，第四制造阶段430等)，衬垫432已经形成在包含过孔422(例如，穿硅通孔)的机械支承结构104之上。例如，衬垫432可以包括硅氧化物(例如，由氧化物沉积等形成)、扩散屏障、聚合物，等等。
图4E是图示机械支承结构104的制造阶段440的一个实施例的示意性框图。在绘示的实施例(例如，第五制造阶段440等)中，已经进行金属化工艺(例如，铜籽晶形成、铜电镀、经由光刻法和/或化学蚀刻的电迹线图案形成等)，以形成一个或多个导电路径442。例如，金属化工艺可以在穿硅通孔422中，在衬垫432之上和/或在机械支承结构104中和/或周围的其他位置中沉积金属442和/或另一导体442，等等。
图4F是图示机械支承结构104的制造阶段450的一个实施例的示意性框图，并且图4G是图示机械支承结构104的制造阶段460的一个实施例的示意性框图。在绘示的实施例中(例如，第六制造阶段450、第七制造阶段460等)，已经在机械支承结构104上进行一个或多个附加沉积和/或金属化工艺，形成其间具有绝缘体层(例如，氧化物层、扩散屏障等)的一个或多个附加导电路径452、462(例如，电接触体/垫、电迹线、重分布层等)。
在某些实施例中，一个或多个导电路径462可以在机械支承结构104的斜坡状表面152上包括电接触体140，以与裸芯123上的集成电路电接触体144相接，一个或多个导电路径462可以在机械支承结构104的不同表面154上包括电接触体154，以与衬底106的衬底电接触体146相接，等等。
图5A是图示具有一行集成电路装置电接触体144的裸芯123的一个实施例的侧视图500和仰视图502的示意性框图。在绘示的实施例中，集成电路装置电接触体144不包含焊料凸块142和/或焊料球142。例如，焊料凸块142和/或焊料球142可以已经沉积在机械支承结构104的电接触体140上，可以尚未沉积在集成电路装置电接触体144上，等等。在绘示的实施例中，集成电路装置电接触体144沿着裸芯123的边缘布置成行，以便与沿着机械支承结构104的斜坡状表面152的对应的电接触体140对齐，等等。
图5B是图示具有一行集成电路装置电接触体144的裸芯123的另一实施例的侧视图510和仰视图512的示意性框图。在绘示的实施例中，集成电路装置电接触体144包含焊料凸块142和/或焊料球142。例如，焊料凸块142和/或焊料球142可以在球栅阵列和/或倒装芯片类型配置等中已经沉积在集成电路装置电接触体144上，以与沿着机械支承结构104的斜坡状表面152的对应的电接触体140耦接(例如，在回流期间等)，等等。
图6是图示电接触体600的一个实施例的示意性框图。在绘示的实施例中，电接触体600包含导电柱608(例如，铜柱608和/或另一金属柱608a)，其沉积和/或以其他方式形成在集成电路装置123的电接触垫144上，钝化层602、聚酰亚胺层604、底部凸块金属化(UBM)层606提供导电柱608的基础，且镍层610和焊料帽142设置在导电柱608上。尽管作为示例绘示了集成电路装置123的电接触垫144，在其他实施例中，钝化层602、聚酰亚胺层604、UBM层606、导电柱608、镍层610和/或焊料帽142可以设置在机械支承结构104的电接触垫140上，在衬底106的电接触垫146上，等等。
图7A是图示裸芯123的一个实施例的示意性框图700。在绘示的实施例中，裸芯123具有单行的电接触体144，电接触体144具有焊料凸块142和/或导电柱142，焊料凸块142和/或导电柱142各自具有相似高度，以与机械支承结构104的对应的电接触体140等相接。
图7B是图示裸芯123的一个实施例的示意性框图710。在绘示的实施例中，裸芯123具有两行电接触体144，电接触体144具有焊料凸块142和/或导电柱142，焊料凸块142和/或导电柱142各自具有相似高度，以与机械支承结构104的对应的电接触体140等相接。
图7C是图示裸芯123的一个实施例的示意性框图720。在绘示的实施例中，裸芯123具有三行电接触体144，电接触体144具有焊料凸块142和/或导电柱142，焊料凸块142和/或导电柱142各自具有相似高度，以与机械支承结构104的对应的电接触体140等相接。
图7D是图示裸芯123的一个实施例的示意性框图。在绘示的实施例中，裸芯123具有N行电接触体144a-n，电接触体144a-n具有焊料凸块142a-n和/或导电柱142a-n，焊料凸块142a-n和/或导电柱142a-n各自具有相似高度，以与机械支承结构104的对应的电接触体140a-n等相接。在多行电接触体144a-n、焊料凸块142a-n和/或导电柱142a-n具有相同高度的实施例中，对应的机械支承结构104可以具有成足够小的角度的斜坡状表面152，以便与高度相同的每一个耦接，或设置在机械支承结构104上的电接触体140a-n、焊料凸块142a-n和/或导电柱142a-n可以具有不同高度，以补偿机械支承结构104的角度等。
图8A是图示裸芯123的一个实施例的示意性框图。在绘示的实施例中，裸芯123具有单行电接触体144，电接触体144具有焊料凸块142和/或导电柱142，焊料凸块142和/或导电柱142各自具有相似高度，以与机械支承结构104的对应的电接触体140等相接。
图8B是图示裸芯123的一个实施例的示意性框图。在绘示的实施例中，裸芯123具有两行电接触体144，电接触体144具有焊料凸块142和/或导电柱142，焊料凸块142和/或导电柱142具有不同高度，以与机械支承结构104的对应的电接触体140以补偿机械支承结构104的斜坡状表面152的角度等的方式相接。
图8C是图示裸芯123的一个实施例的示意性框图。在绘示的实施例中，裸芯123具有三行电接触体144，电接触体144具有焊料凸块142和/或导电柱142，焊料凸块142和/或导电柱142具有不同高度，以与机械支承结构104的对应的电接触体140以补偿机械支承结构104的斜坡状表面152的角度等的方式相接。
图8D是图示裸芯123的一个实施例的示意性框图。在绘示的实施例中，裸芯123具有N行电接触体144a-n，电接触体144a-n具有焊料凸块142a-n和/或导电柱142a-n，焊料凸块142a-n和/或导电柱142a-n具有不同高度，以与机械支承结构104的对应的电接触体140a-n以补偿机械支承结构104的斜坡状表面152的角度等的方式相接。
图9是图示具有机械支承结构104和裸芯的堆叠体123的包封材料902和底部填充904的封装的装置900的示意性框图。包封材料902可以包括树脂、塑料或其他聚合物、陶瓷和/或其他坚固材料，其容纳和/或包封裸芯123和机械支承结构104，一个或多个电迹线、引脚、接触体等从裸芯123延伸穿过(例如，穿过机械支承结构104和/或衬底106)封装体902或其他壳体，以用于封装体之外的外部电通信。
在封装的装置900的绘示的实施例中，包封材料902包封机械支承结构104、裸芯123和间隔体108，但不包封衬底106。即，衬底106的底表面暴露。在其他实施例中，包封材料902可以部分包封衬底106，可以完全包封衬底106，等等。
在一个实施例中，封装的装置900包含底部填充904,底部填充904在机械支承结构104与衬底106之间，在衬底电接触体146、焊料148/导电柱148和/或机械支承结构104电接触体150等周围。例如，底部填充904可以包括环氧树脂、树脂和/或另一材料，以在封装体902的包封期间保护机械支承结构104与衬底106之间的键合体。在其他实施例中，可以不使用底部填充904等等。
图10是图示堆叠的集成电路裸芯123的机械支承结构104的系统1000的一个实施例的示意性框图。系统1000的斜坡状表面152包括一个或多个阶梯1002，其可以被切去、模制和/或以其他方式形成为斜坡状表面152。一个或多个阶梯1002可以对应于和/或成型以接收以下中的一个或多个：集成电路装置123(例如，在没有不同高度的电接触体144、焊料凸块142、导电柱142等的情况下，以补偿斜坡状表面152的角度)。具有一个或多个阶梯1002的斜坡状表面152的总体斜坡和/或总体角度可以从机械支承结构104的一端和/或边缘到机械支承结构104的相对端和/或边缘测得，从而总体斜坡和/或总体角度关于机械支承结构的一个或多个其他表面104非垂直和/或非平行(例如，成斜坡)，即使阶梯1004的表面平行和/或垂直于机械支承结构的一个或多个其他表面104。
图11是图示形成机械支承结构104的方法1100的一个实施例的流程图。如本文中所使用的，制造商(即，封装厂)包括工厂，其取得具有多个集成电路裸芯的晶片，并将裸芯封装为集成电路装置，诸如固态存储器装置。
方法1100开始，并且制造商从例如毛坯硅块或具有预先钻孔的通孔的毛坯硅块形成(1102)机械支承结构104的斜坡状表面152。制造商在斜坡状表面152上形成(1104)多个电接触体144，并且方法1100结束。
图12是形成机械支承结构104和多个堆叠的裸芯123的方法1200的一个实施例的流程图的图示。方法1200开始，并且制造商形成(1202)机械支承结构104。制造商为所形成(1202)的机械支承结构104形成(1204)斜坡状表面152。
制造商在机械支承结构104中形成(1206)(例如，钻孔、激光烧蚀等)一个或多个过孔422(例如，穿硅通孔等)。制造商形成(1208)机械支承结构104的衬垫层432。制造商形成(1210)机械支承结构104的一个或多个导电层(例如，与绝缘体层等交替)。制造商形成(1212)机械支承结构104的一个或多个重分布层。制造商在机械支承结构104上(例如，在用于与裸芯123相接的斜坡状表面152上，在用于与衬底106相接的不同表面154上等)形成(1214)多个电接触体140、150。
制造商在多个裸芯123上形成(1216)多个电接触体144。制造商在裸芯123上形成(1216)的电接触体144上形成(1218)焊料凸块142和/或导电柱142。制造商将机械支承结构104耦接(1220)(例如，使用焊料回流工艺等)到衬底106。制造商底部填充(1222)机械支承结构104(例如，在机械支承结构104与衬底106之间等)。
制造商将间隔体108耦接(1224)到衬底106(例如，使用粘贴、焊料回流工艺等)。制造商形成堆叠的裸芯结构，并且将堆叠的裸芯123耦接(1226)到机械支承结构104(例如，使用焊料142回流工艺将裸芯123的电接触体144焊接到机械支承结构104的斜坡状表面152的对应的电接触体140等)。制造商底部填充(1228)裸芯123(例如，在裸芯123与机械支承结构104之间，在裸芯123自身之间，在底部集成电路装置123与间隔体108之间等)。制造商在裸芯123和机械支承结构104两者周围形成(1230)封装体902，并且方法1200结束。
在各种实施例中，用于机械地支承多个侧向地偏移、堆叠的裸芯123的构件可以包含机械支承结构104，衬底106，间隔体108，底部填充904，封装体902，焊料142、148，导电柱142、148、608，其他硬件，等等。其他实施例可以包含相似或等同的用于机械地支承多个侧向地偏移、堆叠的裸芯123的构件。
在各种实施例中，用于在集成电路装置电接触体144与衬底106之间提供电通信的构件可以包含机械支承结构104，焊料142、146，导电柱142、148、608，衬底电接触体146，机械支承结构104的不同侧154上的电接触体150，电迹线，过孔，穿硅通孔，导电层，重分布层，其他硬件，等等。其他实施例可以包含相似或等同的用于在集成电路装置电接触体144与衬底106之间提供电通信的构件。
在各种实施例中，用于补偿斜坡状表面152的非垂直和/或非平行的角度的构件可以包含导电柱142、148、608，集成电路装置电接触体144，焊料凸块142和/或焊料球142，间隔体108，其他硬件，等等。其他实施例可以包含相似或等同的用于补偿斜坡状表面152的非垂直且非平行的角度的构件。
在不脱离本发明的精神或基本特征的情况下，本发明可以以其他具体形式来体现。所描述的实施例在所有方面仅应被认为是说明性的而非限制性的。因此，本公开的范围由所附权利要求而不是前面的描述来指示。落入权利要求等同含义和范围内的所有改变均应包含在其范围之内。

Claims (20)

1.一种设备，包括：
机械支承结构，用于支承多个集成电路裸芯；
所述机械支承结构的斜坡状表面，所述斜坡状表面设置为与所述机械支承结构的其他表面成非垂直且非平行的角度；以及
多个第一电接触体，设置在所述机械支承结构的斜坡状表面上，以与所述多个集成电路裸芯电相接。
2.如权利要求1所述的设备，其中所述多个集成电路裸芯堆叠且相对于彼此侧向地偏移，使得沿着所述多个集成电路裸芯的边缘的多个装置电接触体对齐以与设置在所述机械支承结构的斜坡状表面上的所述第一多个电接触体相接。
3.如权利要求2所述的设备，其中所述多个装置电接触体在所述多个集成电路裸芯中的单个集成电路裸芯上包括至少两行电接触体，所述至少两行电接触体具有不同高度，并且所述不同高度被选择为补偿所述机械支承结构的斜坡状表面的所述非垂直且非平行的角度。
4.如权利要求3所述的设备，其中所述至少两行电接触体中的至少一行包括导电柱。
5.如权利要求1所述的设备，还包括：
衬底，在其上安装所述机械支承结构；以及
第二多个电接触体，设置在所述机械支承结构的不同表面上，以与所述衬底电相接，由此使能所述衬底与所述多个集成电路裸芯之间的电通信。
6.如权利要求5所述的设备，其中所述第二多个电接触体与所述第一多个电接触体电通信，使得所述机械支承结构提供所述多个集成电路裸芯与所述衬底之间的电连接。
7.如权利要求6所述的设备，还包括在所述斜坡状表面与所述不同表面之间设置在所述机械支承结构内的多个穿硅通孔，所述穿硅通孔提供所述第一多个电接触体与第二多个电接触体之间的所述电通信。
8.如权利要求5所述的设备，还包括设置在所述斜坡状表面和所述不同表面中的一个或多个中的多个电迹线，提供所述第一多个电接触体与第二多个电接触体之间的电通信。
9.如权利要求8所述的设备，其中所述多个电迹线的至少一部分包括重分布层，使得所述第一多个电接触体和第二多个电接触体的至少一部分在所述机械支承结构上的另一位置中可用。
10.如权利要求5所述的设备，还包括设置在所述多个堆叠的集成电路裸芯与所述衬底之间的间隔体，所述间隔体为所述多个集成电路裸芯提供机械支承，并且将所述多个集成电路裸芯与所述第一多个电接触体对齐。
11.如权利要求1所述的设备，还包括形成在所述多个集成电路裸芯和所述机械支承结构两者周围的包封材料。
12.如权利要求1所述的设备，还包括所述多个集成电路裸芯之间的多个电互连体。
13.如权利要求1所述的设备，其中所述斜坡状表面包括多个阶梯，并且所述多个阶梯的总体角度包括所述斜坡状表面关于所述机械支承结构的其他表面的所述非垂直且非平行的角度。
14.如权利要求1所述的设备，其中所述机械支承结构包括绝缘体，所述绝缘体包括以下中的一者或多者：硅、玻璃、陶瓷，以多晶硅。
15.一种系统，包括：
多个集成电路裸芯，其堆叠且相对于彼此侧向地偏移，所述多个裸芯包括沿着所述多个裸芯的边缘的多个裸芯电接触体；以及
机械支承结构，包括斜坡状表面，所述斜坡状表面包括电耦接到所述多个裸芯电接触体的第一多个电接触体。
16.如权利要求15所述的系统，其中所述斜坡状表面设置为关于所述机械支承结构的其他表面成非垂直且非平行的角度。
17.如权利要求16所述的系统，其中所述多个裸芯电接触体包括所述多个裸芯中的单个裸芯上的至少两行电接触体，所述至少两行电接触体具有不同高度，并且所述不同高度被选择为补偿所述机械支承结构的斜坡状表面的所述非垂直且非平行的角度。
18.如权利要求15所述的系统，还包括：
衬底，在其上安装所述机械支承结构；
间隔体，设置在所述多个裸芯中的一个底部裸芯与所述衬底之间；以及
盖，形成在所述多个裸芯和所述机械支承结构两者周围；
其中所述机械支承结构还包括设置在所述机械支承结构的不同表面上的第二多个电接触体，所述第二多个电接触体电耦接到所述衬底的电接触体，使得所述机械支承结构提供所述多个裸芯与所述衬底之间的电连接。
19.一种设备，包括：
用于机械地支承多个侧向地偏移、堆叠的集成电路装置的构件；以及
用于通过所述用于机械地支承多个集成电路装置的构件而在沿着所述多个集成电路装置的堆叠的、悬伸的边缘的集成电路装置电接触体与衬底之间提供电通信的构件。
20.如权利要求19所述的设备，还包括用于补偿用于机械地支承多个集成电路装置的构件的非垂直且非平行的角度的构件，以在所述集成电路装置电接触体与所述衬底之间提供所述电通信。
CN202010619593.5A 2020-06-30 2020-06-30 堆叠的裸芯封装体的斜坡状互连体 Pending CN113871374A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010619593.5A CN113871374A (zh) 2020-06-30 2020-06-30 堆叠的裸芯封装体的斜坡状互连体
US17/107,838 US11756932B2 (en) 2020-06-30 2020-11-30 Sloped interconnector for stacked die package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010619593.5A CN113871374A (zh) 2020-06-30 2020-06-30 堆叠的裸芯封装体的斜坡状互连体

Publications (1)

Publication Number Publication Date
CN113871374A true CN113871374A (zh) 2021-12-31

Family

ID=78981800

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010619593.5A Pending CN113871374A (zh) 2020-06-30 2020-06-30 堆叠的裸芯封装体的斜坡状互连体

Country Status (2)

Country Link
US (1) US11756932B2 (zh)
CN (1) CN113871374A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101660430B1 (ko) * 2009-08-14 2016-09-27 삼성전자 주식회사 반도체 패키지
CN108292653B (zh) * 2015-09-25 2022-11-08 英特尔公司 用来使封装集成电路管芯互连的方法、设备和系统
US10276545B1 (en) * 2018-03-27 2019-04-30 Powertech Technology Inc. Semiconductor package and manufacturing method thereof

Also Published As

Publication number Publication date
US11756932B2 (en) 2023-09-12
US20210407967A1 (en) 2021-12-30

Similar Documents

Publication Publication Date Title
US8421237B2 (en) Stacked memory layers having multiple orientations and through-layer interconnects
CN107978585B (zh) 堆叠式存储器封装件、其制造方法和ic封装基板
US9502345B2 (en) Ball-grid-array package, electronic system and method of manufacture
US8218346B2 (en) Multi-chip packages including extra memory chips to define additional logical packages and related devices
US11355485B2 (en) Semiconductor die and semiconductor package
CN108307662B (zh) 存储设备中的双层电介质
US11189535B2 (en) Semiconductor chip including chip pad, redistribution wiring test pad, and redistribution wiring connection pad
KR20120137051A (ko) 솔리드 스테이트 드라이브 패키지 및 그의 제조 방법
KR20180138117A (ko) 메모리 디바이스용 이종의 팬-아웃 구조물
KR102354986B1 (ko) 솔리드 스테이트 드라이브
US12033977B2 (en) Semiconductor package and method for fabricating the same
TW202145492A (zh) 包括堆疊在控制器晶粒上方的核心晶粒的堆疊封裝件
KR20210034784A (ko) 솔리드 스테이트 드라이브 장치 및 그 제조 방법
US11276669B2 (en) High capacity semiconductor device including bifurcated memory module
US11798918B2 (en) Ball grid array substrate
US11425817B2 (en) Side contact pads for high-speed memory card
US11195786B1 (en) Ball grid array substrate
US11756932B2 (en) Sloped interconnector for stacked die package
TW202218114A (zh) 半導體元件及包括所述半導體元件的半導體封裝
US12021061B2 (en) Packaged memory device with flip chip and wire bond dies
US11204718B2 (en) Apparatuses, systems, and methods to store pre-read data associated with a modify-write operation
US20090039529A1 (en) Integrated Circuit Having a Plurality of Connection Pads and Integrated Circuit Package
US12022618B2 (en) Printed circuit board with stacked passive components
US20240215240A1 (en) Nand plane boundary shrink
KR20240012139A (ko) 반도체 칩 적층 구조, 반도체 패키지 및 이들의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination