CN113868696A - 一种通过cpld动态调整i2c地址的方法、系统和装置 - Google Patents
一种通过cpld动态调整i2c地址的方法、系统和装置 Download PDFInfo
- Publication number
- CN113868696A CN113868696A CN202110964939.XA CN202110964939A CN113868696A CN 113868696 A CN113868696 A CN 113868696A CN 202110964939 A CN202110964939 A CN 202110964939A CN 113868696 A CN113868696 A CN 113868696A
- Authority
- CN
- China
- Prior art keywords
- address
- cpld
- setting
- module
- communicating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 79
- 238000004891 communication Methods 0.000 claims abstract description 23
- 230000008569 process Effects 0.000 claims abstract description 15
- 230000003993 interaction Effects 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 9
- 230000004913 activation Effects 0.000 claims description 4
- 230000017525 heat dissipation Effects 0.000 claims description 3
- 238000012986 modification Methods 0.000 claims description 3
- 230000004048 modification Effects 0.000 claims description 3
- 230000015654 memory Effects 0.000 description 22
- 238000013461 design Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000004590 computer program Methods 0.000 description 3
- 238000007726 management method Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000013500 data storage Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/60—Protecting data
- G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Bioethics (AREA)
- General Health & Medical Sciences (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
Abstract
本发明提出了一种通过CPLD动态调整I2C地址的方法、系统和装置，该方法包括响应于服务器的启动，设置与CPLD通信的第一地址；响应于与CPLD通信的过程，在通信结束后，设置与CPLD通信的第二地址；第二地址不同于第一地址。设置第二地址的方法为：第二地址等于第一地址加N；N为大于等于1的整数；或者随机生成第二地址，并判断第一地址和第二地址是否相同，如果相同，则再次随机生成第二地址，直到第二地址和第一地址不同。基于该方法法，本发明还提出了一种通过CPLD动态调整I2C地址的系统和装置。本发明可有效解决传统只有固定I2C寻址的访问方式，并达到提升数据保护的方法。
Description
技术领域
本发明属于服务器技术领域，特别涉及一种通过CPLD动态调整I2C地址的方法、系统和装置。
背景技术
现今的服务器主板设计中，主板设计者都会设计CPLD在主板上,最主要是因为CPLD是可编辑逻辑芯片，并可以集合外部的电路，通过编码的方式整合到CPLD，即包含了主板上的时序控制，不仅仅是控制时序，同时也可以搜集包含主板上所有重要的电源的状态，另外也可以达到风扇的控制,或是主板上一些重要事件的状态记录，包含温度监控，或是主板上的灯号显示状态。然而当CPLD搜集了这些信息，就需要回传给主板上的BMC,而目前BMC与CPLD的数据传输方式，都是使用I2C协议。
如图1给出了现有技术中BMC通过I2C访问CPLD的连接示意图；现有技术中CPLD与BMC的数据传输方式，通常都会定义好一组固定的I2C地址。通过这个固定的地址,BMC可以与CPLD达到数据传输的目地,这个代表的是如果只使用这种固定I2C传统地址的方式，就有机会被黑客轻易地窃取或是修改CPLD内部的I2C状态。因为黑客可以通过BMC经过多次的I2C地址尝试机制，都发给CPLD，只要CPLD有响应的时候，黑客就可以知道当前BMC与CPLD的沟通地址，并开始进一步尝试窃取CPLD内部的I2C数据,或是修改CPLD内部的设定,比如风扇的转速控制。所以现有技术的设计方式,由于I2C的地址是固定的，所以容易存在资料被窃取的风险。
发明内容
为了解决上述技术问题，本发明提出了一种通过CPLD动态调整I2C地址的方法、系统和装置，可有效解决传统只有固定I2C寻址的访问方式,并达到提升数据保护的方法。
为实现上述目的，本发明采用以下技术方案：
一种通过CPLD动态调整I2C地址的方法，包括以下步骤：
响应于服务器的启动，设置与CPLD通信的第一地址；
响应于与CPLD通信的过程，在通信结束后，设置与CPLD通信的第二地址；所述第二地址不同于第一地址。
进一步的，所述第二地址确定的方法包括：第二地址等于第一地址加N；所述N为大于等于1的整数。
进一步的，所述第二地址确定的方法包括：随机生成第二地址，并判断第一地址和第二地址是否相同，如果相同，则再次随机生成第二地址，直到第二地址和第一地址不同。
进一步的，所述方法还包括通过第二地址再次与所述CPLD进行通信。
进一步的，所述响应于服务器的启动，设定与CPLD通信的第一地址具体为：
CPLD响应于服务器的启动，在CPLD内部设置第一地址，用于CPLD与控制模块进行通信；所述控制模块包括但不限于基板管理控制器。
进一步的，所述响应于与CPLD通信的过程，在通信结束后，设置与CPLD通信的第二地址具体为：在控制模块与CPLD通信结束后，CPLD设定第二地址，使控制模块通过第二地址再次与所述CPLD进行通信。
本发明还提出了一种通过CPLD动态调整I2C地址的系统，包括第一设置模块和第二设置模块；
所述第一设置模块用于响应于服务器的启动，设置与CPLD通信的第一地址；
所述第二设置模块用于响应于与CPLD通信的过程，在通信结束后，设置与CPLD通信的第二地址；所述第二地址不同于第一地址。
本发明还提出了一种通过CPLD动态调整I2C地址的装置，包括CPLD和控制模块；
所述CPLD用于在服务器启动之后，设置第一地址，通过第一地址与控制模块进行通信；并在所述第一地址与控制模块通信结束后，设置不同于第一地址的第二地址，通过所述第二地址与控制模块进行通信；
所述控制模块用于读取第一地址，通过第一地址与CPLD进行第一次数据交互；以及读取第二地址，通过第二地址与CPLD进行第二次数据交互。
进一步的，所述CPLD包括存取模块和调整模块；
所述存取模块用于存储与控制模块进行交互的信息，以及控制主板上的显示模块和散热模块；
所述调整模块用于设置第一地址和第二地址。
进一步的，所述调整模块设置第二地址的方法为：第二地址等于第一地址加N；所述N为大于等于1的整数；或者随机生成第二地址，并判断第一地址和第二地址是否相同，如果相同，则再次随机生成第二地址，直到第二地址和第一地址不同。
发明内容中提供的效果仅仅是实施例的效果，而不是发明所有的全部效果，上述技术方案中的一个技术方案具有如下优点或有益效果：
本发明提出了一种通过CPLD动态调整I2C地址的方法、系统和装置，该方法包括响应于服务器的启动，设置与CPLD通信的第一地址；响应于与CPLD通信的过程，在通信结束后，设置与CPLD通信的第二地址；第二地址不同于第一地址。设置第二地址的方法为：第二地址等于第一地址加N；N为大于等于1的整数；或者随机生成第二地址，并判断第一地址和第二地址是否相同，如果相同，则再次随机生成第二地址，直到第二地址和第一地址不同。基于一种通过CPLD动态调整I2C地址的方法，本发明还提出了一种通过CPLD动态调整I2C地址的系统和装置。本发明通过CPLD的可程序化设计，来动态调整I2C地址，将不会在固定一个I2C地址让BMC存取,而是每当BMC结束I2C存取的访问时,就必须在更换一次I2C的地址,并达到数据保护的方法。可有效解决传统只有固定I2C寻址的访问方式，并达到提升数据保护的方法。
附图说明
如图1为本发明实施例1提出的一种通过CPLD动态调整I2C地址的方法流程图；
如图2为本发明实施例2提出的一种通过CPLD动态调整I2C地址的系统示意图；
如图3为本发明实施例3提出的一种通过CPLD动态调整I2C地址的装置示意图。
具体实施方式
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
实施例1
本发明实施例1提出了一种通过CPLD动态调整I2C地址的方法，本方法不仅解决了传统固定的I2C地址的方式，同时也达到了资料保存的效果，因为如果CPLD内部的I2C地址是变动的，这让非设计者的人员，或者黑客更无法随机的调整或者窃取CPLD内部的资料。该方法包括响应于服务器的启动，设置与CPLD通信的第一地址；响应于与CPLD通信的过程，在通信结束后，设置与CPLD通信的第二地址；第二地址不同于第一地址。
该方法中第二地址确定的方法包括：第二地址等于第一地址加N；所述N为大于等于1的整数。
或者随机生成第二地址，并判断第一地址和第二地址是否相同，如果相同，则再次随机生成第二地址，直到第二地址和第一地址不同。
采用第一种方法，每次给出确切的地址。不会出现第二地址和第一地址重复的情况。
采用第二种方法，随机产生的第二地址，会出现第二地址和第一地址相同的情况，如果相同，则重新随机再产生第二地址。
如图1为本发明实施例1提出的一种通过CPLD动态调整I2C地址的方法流程图。
在步骤S101中，CPLD设定第一地址，其中第一地址为I2C存取地址。
在步骤S102中，判断BMC是否读取CPLD设定的第一地址，如果BMC已经读取CPLD设定的第一地址，则执行步骤S103，否则，返回步骤S101。
在步骤S103中，BMC读取CPLD设定的第一地址。
在步骤S104中，判断BMC是否完成对第一地址的读取，如果完成，则执行步骤S105，否则返回步骤S104。
在步骤S105中，CPLD设定第二地址，其中第二地址的设定方法包括第二地址等于第一地址加N；所述N为大于等于1的整数；或者随机生成第二地址，
在步骤S106中，判断第一地址和第二地址是否相同，如果相同，则返回步骤S105中再次随机生成第二地址，直到第二地址和第一地址不同。然后BMC通过第二地址与CPLD再次进行通信。
本发明通过CPLD的可程序化设计，来动态调整I2C地址，将不会在固定一个I2C地址让BMC存取,而是每当BMC结束I2C存取的访问时,就必须在更换一次I2C的地址,并达到数据保护的方法。可有效解决传统只有固定I2C寻址的访问方式，并达到提升数据保护的方法。
实施例2
基于本发明实施例1提出的一种通过CPLD动态调整I2C地址的方法，本发明实施例2还提出了一种通过CPLD动态调整I2C地址的系统。如图2为本发明实施例2提出的一种通过CPLD动态调整I2C地址的系统示意图；该系统包括第一设置模块和第二设置模块；
第一设置模块用于响应于服务器的启动，设置与CPLD通信的第一地址；
第二设置模块用于响应于与CPLD通信的过程，在通信结束后，设置与CPLD通信的第二地址；第二地址不同于第一地址。然后通过第二地址与BMC进行数据交互。
其中，第一设置模块实现的过程为：CPLD响应于服务器的启动，在CPLD内部设置第一地址，用于CPLD与控制模块进行通信；控制模块包括但不限于基板管理控制器。本发明实施例2中控制模块采用基板管理控制器BMC
第二设置模块实现的过程为：在控制模块与CPLD通信结束后，CPLD设定第二地址，使控制模块通过第二地址再次与所述CPLD进行通信。
第二地址确定的方法包括：第二地址等于第一地址加N；所述N为大于等于1的整数。随机生成第二地址，并判断第一地址和第二地址是否相同，如果相同，则再次随机生成第二地址，直到第二地址和第一地址不同。
方法还包括通过第二地址再次与CPLD进行通信。
本发明通过CPLD的可程序化设计，来动态调整I2C地址，将不会在固定一个I2C地址让BMC存取,而是每当BMC结束I2C存取的访问时,就必须在更换一次I2C的地址,并达到数据保护的方法。可有效解决传统只有固定I2C寻址的访问方式，并达到提升数据保护的方法。
实施例3
基于本发明实施例1提出的一种通过CPLD动态调整I2C地址的方法，本发明实施例3还提出了一种通过CPLD动态调整I2C地址的装置。如图3为本发明实施例3提出的一种通过CPLD动态调整I2C地址的装置示意图，该装置包括CPLD和控制模块；
所述CPLD用于在服务器启动之后，设置第一地址，通过第一地址与控制模块进行通信；并在所述第一地址与控制模块通信结束后，设置不同于第一地址的第二地址，通过所述第二地址与控制模块进行通信；
所述控制模块用于读取第一地址，通过第一地址与CPLD进行第一次数据交互；以及读取第二地址，通过第二地址与CPLD进行第二次数据交互。
CPLD包括存取模块和调整模块；
存取模块用于存储与控制模块进行交互的信息，以及控制主板上的显示模块和散热模块；
调整模块用于设置第一地址和第二地址。
调整模块设置第二地址的方法为：第二地址等于第一地址加N；所述N为大于等于1的整数；或者随机生成第二地址，并判断第一地址和第二地址是否相同，如果相同，则再次随机生成第二地址，直到第二地址和第一地址不同。
在CPLD中具备BMC的I2C存取模块的基础上，在CPLD内部再设置一个I2C动态地址调节模块。
具体可以先给这个I2C动态地址模块一个地址,让BMC可以先获取这个I2C动态地址的模块的数据,而该数据就是I2C存模块的地址。如下表给出的I2C的定义方式表：
由于该模块的地址必须为变动的,本发明设计的方式,是当CPLD检测到BMC已结束了I2C存取模块的沟通时,CPLD就会将I2C存取模块地址自动加一,当BMC要进行下一次与I2C存取模块沟通时,必须先去读取I2C动态地址模块里面的I2C存取模块地址,来获取当前最新的I2C存取模块的地址。
或者随产生一组地址作为下一次沟通时所采用的地址。
本发明通过CPLD可程序化的特性,增加一个I2C的动态地址模块,来达到动态更换CPLD内部的I2C存取模块,此方法将不会在固定一个I2C地址让BMC存取,而是每当BMC结束I2C存取模块的访问时,就必须在更换一次I2C的地址,并达到数据保护的方法。可有效解决传统只有固定I2C寻址的访问方式,并达到提升数据保护的方法。
本方法不仅解决了传统固定的I2C地址的方式，同时也达到了资料保存的效果，因为如果CPLD内部的I2C地址是变动的，这让非设计者的人员，或者黑客更无法随机的调整或者窃取CPLD内部的资料。
需要说明：本发明技术方案还提供了一种通过CPLD动态调整I2C地址的装置，包括：通信接口，能够与其它设备比如网络设备等进行信息交互；处理器，与通信接口连接，以实现与其它设备进行信息交互，用于运行计算机程序时，执行上述一个或多个技术方案提供的一种通过CPLD动态调整I2C地址的方法，而所述计算机程序存储在存储器上。当然，实际应用时，电子设备中的各个组件通过总线系统耦合在一起。可理解，总线系统用于实现这些组件之间的连接通信。总线系统除包括数据总线之外，还包括电源总线、控制总线和状态信号总线。本申请实施例中的存储器用于存储各种类型的数据以支持电子设备的操作。这些数据的示例包括：用于在电子设备上操作的任何计算机程序。可以理解，存储器可以是易失性存储器或非易失性存储器，也可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(ROM，Read Only Memory)、可编程只读存储器(PROM，ProgrammableRead-Only Memory)、可擦除可编程只读存储器(EPROM，Erasable Programmable Read-Only Memory)、电可擦除可编程只读存储器(EEPROM，Electrically ErasableProgrammable Read-Only Memory)、磁性随机存取存储器(FRAM，ferromagnetic randomaccess memory)、快闪存储器(Flash Memory)、磁表面存储器、光盘、或只读光盘(CD-ROM，Compact Disc Read-Only Memory)；磁表面存储器可以是磁盘存储器或磁带存储器。易失性存储器可以是随机存取存储器(RAM，Random AccessMemory)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(SRAM，StaticRandom Access Memory)、同步静态随机存取存储器(SSRAM，Synchronous Static RandomAccess Memory)、动态随机存取存储器(DRAM，Dynamic Random Access Memory)、同步动态随机存取存储器(SDRAM，SynchronousDynamic Random Access Memory)、双倍数据速率同步动态随机存取存储器(DDRSDRAM，Double Data Rate Synchronous Dynamic RandomAccess Memory)、增强型同步动态随机存取存储器(ESDRAM，Enhanced SynchronousDynamic Random Access Memory)、同步连接动态随机存取存储器(SLDRAM，SyncLinkDynamic Random Access Memory)、直接内存总线随机存取存储器(DRRAM，Direct RambusRandom Access Memory)。本申请实施例描述的存储器旨在包括但不限于这些和任意其它适合类型的存储器。上述本申请实施例揭示的方法可以应用于处理器中，或者由处理器实现。处理器可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、DSP(Digital Signal Processing，即指能够实现数字信号处理技术的芯片)，或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。处理器可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者任何常规的处理器等。结合本申请实施例所公开的方法的步骤，可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于存储介质中，该存储介质位于存储器，处理器读取存储器中的程序，结合其硬件完成前述方法的步骤。处理器执行所述程序时实现本申请实施例的各个方法中的相应流程，为了简洁，在此不再赘述。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。或者，本申请上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台电子设备(可以是个人计算机、服务器、或者网络设备等)执行本申请各个实施例所述方法的全部或部分。而前述的存储介质包括：移动存储设备、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。另外，本申请实施例提供的上述技术方案中与现有技术中对应技术方案实现原理一致的部分并未详细说明，以免过多赘述。
上述虽然结合附图对本发明的具体实施方式进行了描述，但并非对本发明保护范围的限制。对于所属领域的技术人员来说，在上述说明的基础上还可以做出其它不同形式的修改或变形。这里无需也无法对所有的实施方式予以穷举。在本发明的技术方案的基础上，本领域技术人员不需要付出创造性劳动即可做出的各种修改或变形仍在本发明的保护范围以内。
Claims (10)
1.一种通过CPLD动态调整I2C地址的方法，其特征在于，包括以下步骤：
响应于服务器的启动，设置与CPLD通信的第一地址；
响应于与CPLD通信的过程，在通信结束后，设置与CPLD通信的第二地址；所述第二地址不同于第一地址。
2.根据权利要求1所述的一种通过CPLD动态调整I2C地址的方法，其特征在于，所述第二地址确定的方法包括：第二地址等于第一地址加N；所述N为大于等于1的整数。
3.根据权利要求1所述的一种通过CPLD动态调整I2C地址的方法，其特征在于，所述第二地址确定的方法包括：随机生成第二地址，并判断第一地址和第二地址是否相同，如果相同，则再次随机生成第二地址，直到第二地址和第一地址不同。
4.根据权利要求2或3所述的一种通过CPLD动态调整I2C地址的方法，其特征在于，所述方法还包括通过第二地址再次与所述CPLD进行通信。
5.根据权利要求1所述的一种通过CPLD动态调整I2C地址的方法，其特征在于，所述响应于服务器的启动，设定与CPLD通信的第一地址具体为：
CPLD响应于服务器的启动，在CPLD内部设置第一地址，用于CPLD与控制模块进行通信；所述控制模块包括但不限于基板管理控制器。
6.根据权利要求5所述的一种通过CPLD动态调整I2C地址的方法，其特征在于，所述响应于与CPLD通信的过程，在通信结束后，设置与CPLD通信的第二地址具体为：在控制模块与CPLD通信结束后，CPLD设定第二地址，使控制模块通过第二地址再次与所述CPLD进行通信。
7.一种通过CPLD动态调整I2C地址的系统，其特征在于，包括第一设置模块和第二设置模块；
所述第一设置模块用于响应于服务器的启动，设置与CPLD通信的第一地址；
所述第二设置模块用于响应于与CPLD通信的过程，在通信结束后，设置与CPLD通信的第二地址；所述第二地址不同于第一地址。
8.一种通过CPLD动态调整I2C地址的装置，其特征在于，包括CPLD和控制模块；
所述CPLD用于在服务器启动之后，设置第一地址，通过第一地址与控制模块进行通信；并在所述第一地址与控制模块通信结束后，设置不同于第一地址的第二地址，通过所述第二地址与控制模块进行通信；
所述控制模块用于读取第一地址，通过第一地址与CPLD进行第一次数据交互；以及读取第二地址，通过第二地址与CPLD进行第二次数据交互。
9.根据权利要求8所述的一种通过CPLD动态调整I2C地址的装置，其特征在于，所述CPLD包括存取模块和调整模块；
所述存取模块用于存储与控制模块进行交互的信息，以及控制主板上的显示模块和散热模块；
所述调整模块用于设置第一地址和第二地址。
10.根据权利要求9所述的一种通过CPLD动态调整I2C地址的装置，其特征在于，所述调整模块设置第二地址的方法为：第二地址等于第一地址加N；所述N为大于等于1的整数；或者随机生成第二地址，并判断第一地址和第二地址是否相同，如果相同，则再次随机生成第二地址，直到第二地址和第一地址不同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110964939.XA CN113868696A (zh) | 2021-08-20 | 2021-08-20 | 一种通过cpld动态调整i2c地址的方法、系统和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110964939.XA CN113868696A (zh) | 2021-08-20 | 2021-08-20 | 一种通过cpld动态调整i2c地址的方法、系统和装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113868696A true CN113868696A (zh) | 2021-12-31 |
Family
ID=78988159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110964939.XA Withdrawn CN113868696A (zh) | 2021-08-20 | 2021-08-20 | 一种通过cpld动态调整i2c地址的方法、系统和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113868696A (zh) |
-
2021
- 2021-08-20 CN CN202110964939.XA patent/CN113868696A/zh not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5469254B2 (ja) | プロセッサスワップ無しという条件を検出するメカニズムおよびブート中の高速バスキャリブレーションの修正変更 | |
| DE102015115533B4 (de) | Vorrichtung, computerlesbare Speichermedien und Verfahren für eine Kontrollstrategie für eine Laufwerksanordnung | |
| JP3761544B2 (ja) | 設定装置、情報処理装置、設定方法、プログラム、及び記録媒体 | |
| US8082391B2 (en) | Component discovery in multi-blade server chassis | |
| TWI611299B (zh) | 使用一啟動組態來組態計算裝置 | |
| JP2005507111A (ja) | Ｄｒａｍ電力管理 | |
| CN104679685B (zh) | 基板管理控制器存取方法 | |
| US9338057B2 (en) | Techniques for searching data associated with devices in a heterogeneous data center | |
| JP2008225765A (ja) | ネットワークストレージ・システムとその管理方法及び制御プログラム | |
| US10942798B2 (en) | Watchdog timer hierarchy | |
| CN114528029B (zh) | 一种实现bios选项设置的方法、系统、设备和存储介质 | |
| CN115408707A (zh) | 一种数据传输方法、装置、系统及电子设备和存储介质 | |
| US20210149804A1 (en) | Memory Interleaving Method and Apparatus | |
| CN112506539B (zh) | 一种固件更新方法、装置及电子设备和存储介质 | |
| JP5475983B2 (ja) | キャッシュ・パフォーマンスに基づいたコンピュータ・システムに関する先制的な熱管理システム | |
| CN113868696A (zh) | 一种通过cpld动态调整i2c地址的方法、系统和装置 | |
| CN102904946B (zh) | 集群内节点管理方法和装置 | |
| AU2019272434B2 (en) | Processor feature ID response for virtualization | |
| US8028134B2 (en) | System and method of imaging a memory module while in functional operation | |
| CN114490449B (zh) | 一种内存访问方法、装置及处理器 | |
| WO2023142367A1 (zh) | 一种pci设备热重启方法、系统及相关组件 | |
| TW201525686A (zh) | 基板管理控制器存取方法 | |
| US20220417021A1 (en) | Token brokering in parent frame on behalf of child frame | |
| TW202029036A (zh) | 以嵌入式瀏覽器模組管理憑證之系統及方法 | |
| CN114003535B (zh) | 一种设备带宽配置方法、系统及电子设备和存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20211231 |