CN113867741A - 一种扩展芯片的调试升级系统、方法和装置 - Google Patents

一种扩展芯片的调试升级系统、方法和装置 Download PDF

Info

Publication number
CN113867741A
CN113867741A CN202111006622.1A CN202111006622A CN113867741A CN 113867741 A CN113867741 A CN 113867741A CN 202111006622 A CN202111006622 A CN 202111006622A CN 113867741 A CN113867741 A CN 113867741A
Authority
CN
China
Prior art keywords
chip
uart
debugging
cpld
upgrading
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111006622.1A
Other languages
English (en)
Inventor
张�杰
闫波
李岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Electronic Information Industry Co Ltd
Original Assignee
Inspur Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Electronic Information Industry Co Ltd filed Critical Inspur Electronic Information Industry Co Ltd
Priority to CN202111006622.1A priority Critical patent/CN113867741A/zh
Publication of CN113867741A publication Critical patent/CN113867741A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/61—Installation
    • G06F8/63—Image based installation; Cloning; Build to order
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本申请实施例公开了一种扩展芯片的调试升级系统、方法和装置，将BMC与第一UART SW芯片连接；每个扩展芯片连接至少一个第二UART SW芯片；第一UART SW芯片与各第二UART SW芯片连接。BMC与CPLD连接，依据当前所需调试升级的目标扩展芯片，调整CPLD的寄存器信息。CPLD与第一UART SW芯片连接，用于依据寄存器信息控制第一UART SW芯片与目标扩展芯片对应的第二UART SW芯片连通，控制第一UART SW芯片与其余扩展芯片对应的第二UART SW芯片断开，以实现对目标扩展芯片的调试升级。通过BMC和CPLD的配合，降低了调试升级工作的难度。

Description

一种扩展芯片的调试升级系统、方法和装置
技术领域
本申请涉及服务器硬件管控技术领域，特别是涉及一种扩展芯片的调试升级系统、方法和装置。
背景技术
随着大数据的发展，服务器的存储容量需求越来越大，使得服务器需要连接的硬盘数量越来越多。服务器硬盘类型包括硬盘驱动器(Hard Disk Drive，HDD)、非易失性内存主机控制器接口规范(Non-Volatile Memory express，NVME)等多种形态硬盘。
服务器硬件上需要多片SAS Expander芯片或PCIE Switch芯片等扩展芯片来扩展连接大量的硬盘。SAS Expander芯片是把一个SAS口扩展成多个SAS口的设备。
SAS Expander芯片或PCIE Switch芯片一般位于机箱比较深的内部，使得这些芯片的调试和固件(Firmware，FW)烧写升级比较困难。SAS Expander芯片和PCIE Switch芯片一般通过通用异步收发传输器(Universal Asynchronous Receiver/Transmitter，UART)调试线缆连接个人计算机(personal computer，PC)，通过PC机对扩展芯片进行调试和FW烧写。
图1为现有技术中实现扩展芯片(SAS EXP/PCIE SW)调试和FW烧写的框架图，SASExpander或PCIE Switch芯片一般会有两个串口调试端口，一个SDB(Serial Debug UARTport)Debug口，一个UART Debug口。其中，SDB Debug口主要是用于访问和读写扩展芯片内部寄存器，用于测试和调试扩展芯片。UART Debug口主要用于FW的烧写升级和配置，FW文件烧写到扩展芯片连接的Flash中。PC机通过运行串口软件建立与扩展芯片的连接，从而完成扩展芯片的调试或FW烧写。
现有技术方案在单板硬件调试阶段，使用UART专用线缆(Cable)完成扩展芯片的调试和FW烧写，在服务器可以正常运行系统程序(Windows或linux系统)后，可以通过指令进行在线调试和远程升级FW。但是在单板硬件调试阶段，服务器还无法正常运行系统软件时，无法进行系统调试和远程升级FW，只能通过UART专用线缆进行调试和FW烧写。
UART调试线缆不方便从机箱外部的PC机连接到比较深的服务器机箱内部的单板上，并且由于服务器机箱内部单板数量和线缆数量较多造成空间紧凑，使得插拔UART专用线缆比较困难。而且多个扩展芯片调试和FW烧写需要多次插拔线缆，这就需要多次打开服务器机箱盖进行插拔线缆，对调试工作造成了比较大的困扰。
可见，如何降低调试工作的难度，是本领域技术人员需要解决的问题。
发明内容
本申请实施例的目的是提供一种扩展芯片的调试升级系统、方法和装置，可以降低调试工作的难度。
为解决上述技术问题，本申请实施例提供一种扩展芯片的调试升级系统，包括BMC、CPLD、UART SW芯片和扩展芯片；其中，所述BMC与第一UART SW芯片连接；每个扩展芯片连接至少一个第二UART SW芯片；所述第一UART SW芯片与各所述第二UART SW芯片连接；
所述BMC与所述CPLD连接，用于依据当前所需调试升级的目标扩展芯片，调整所述CPLD的寄存器信息；
所述CPLD与所述第一UART SW芯片连接，用于依据所述寄存器信息，控制所述第一UART SW芯片与所述目标扩展芯片对应的第二UART SW芯片连通，控制所述第一UART SW芯片与其余扩展芯片对应的第二UART SW芯片断开，以实现对所述目标扩展芯片的调试升级。
可选地，所述CPLD与所述第一UART SW芯片设置于同一个IO板。
可选地，每个扩展芯片连接的第二UART SW芯片的个数基于单个所述扩展芯片包含的串口调试端口个数以及所述第二UART SW芯片的型号设置。
可选地，所述第一UART SW芯片的个数基于所述第二UART SW芯片的个数以及所述第一UART SW芯片的型号设置。
可选地，还包括PC机；
所述PC机分别与各所述扩展芯片的串口调试端口连接，以实现对所述扩展芯片的本地调试升级。
可选地，所述CPLD与所述第一UART SW芯片的使能端连接，用于在执行本地调试升级时，控制所述第一UART SW芯片关断；在执行BMC调试升级时，控制所述第一UART SW芯片连通。
本申请实施例还提供了一种扩展芯片的调试升级方法，适用于包括BMC、CPLD、UART SW芯片和扩展芯片的调试升级系统；其中，所述BMC分别与所述CPLD以及第一UART SW芯片连接；每个扩展芯片连接至少一个第二UART SW芯片；所述第一UART SW芯片与各所述第二UART SW芯片连接；所述方法包括：
依据当前所需调试升级的目标扩展芯片，调整CPLD的寄存器信息，以便于所述CPLD依据所述寄存器信息，控制所述第一UART SW芯片与所述目标扩展芯片对应的第二UART SW芯片连通，控制所述第一UART SW芯片与其余扩展芯片对应的第二UART SW芯片断开，以实现对所述目标扩展芯片的调试升级。
可选地，还包括：
在本地调试升级的情况下，将所述CPLD中与所述第一UART SW芯片对应的寄存器信息调整为非使能值，以便于所述CPLD控制所述第一UART SW芯片关断；其中，所述CPLD与所述第一UART SW芯片的使能端连接；
在执行BMC调试升级时，将所述CPLD中与所述第一UART SW芯片对应的寄存器信息调整为使能值，以便于所述CPLD控制所述第一UART SW芯片连通。
本申请实施例还提供了一种扩展芯片的调试升级装置，适用于包括BMC、CPLD、UART SW芯片和扩展芯片的调试升级系统；其中，所述BMC与第一UART SW芯片连接；每个扩展芯片连接至少一个第二UART SW芯片；所述第一UART SW芯片与各所述第二UART SW芯片连接；所述装置包括调整单元；
所述调整单元，用于依据当前所需调试升级的目标扩展芯片，调整CPLD的寄存器信息，以便于所述CPLD依据所述寄存器信息，控制所述第一UART SW芯片与所述目标扩展芯片对应的第二UART SW芯片连通，控制所述第一UART SW芯片与其余扩展芯片对应的第二UART SW芯片断开，以实现对所述目标扩展芯片的调试升级。
可选地，所述调整单元还用于在本地调试升级的情况下，将所述CPLD中与所述第一UART SW芯片对应的寄存器信息调整为非使能值，以便于所述CPLD控制所述第一UART SW芯片关断；其中，所述CPLD与所述第一UART SW芯片的使能端连接；在执行BMC调试升级时，将所述CPLD中与所述第一UART SW芯片对应的寄存器信息调整为使能值，以便于所述CPLD控制所述第一UART SW芯片连通。
由上述技术方案可以看出，扩展芯片的调试升级系统包括BMC、CPLD、UART SW芯片和扩展芯片；为了解决由于服务器机箱内部空间紧凑，对调试工作造成的的困扰，并且在单板开机调试初期系统软件还无法正常运行的问题，在该技术方案中采用BMC控制CPLD的方式，实现对服务器内部扩展芯片的调试和升级工作。在具体实现中，可以将BMC与第一UARTSW芯片连接；每个扩展芯片连接至少一个第二UART SW芯片；第一UART SW芯片与各第二UART SW芯片连接。BMC与CPLD连接，当需要对某个目标扩展芯片执行调试或升级操作时，BMC可以依据当前所需调试升级的目标扩展芯片，调整CPLD的寄存器信息。CPLD的寄存器信息可以用于指示第一UART SW芯片与各第二UART SW芯片之间的通断。CPLD与第一UART SW芯片连接，CPLD依据寄存器信息可以控制第一UART SW芯片与目标扩展芯片对应的第二UART SW芯片连通，控制第一UART SW芯片与其余扩展芯片对应的第二UART SW芯片断开，以实现对目标扩展芯片的调试升级。在该技术方案中，通过第一UART SW芯片将一路UART信号扩展成多路，可以实现对多片扩展芯片的控制。通过BMC和CPLD的配合，可以控制第一UARTSW芯片和第二UART SW芯片之间的通断，由于每个扩展芯片连接有至少一个第二UART SW芯片，从而可以达到控制第一UART SW芯片与扩展芯片之间的通断。通过CPLD控制UART通道的选通，实现多片扩展芯片的远程在线调试和FW烧写升级，解决了需要频繁插拔调试线缆和频繁开关服务器机箱的难题，有效的降低了调试升级工作的难度。
附图说明
为了更清楚地说明本申请实施例，下面将对实施例中所需要使用的附图做简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中实现扩展芯片调试和FW烧写的框架图；
图2为本申请实施例提供的一种扩展芯片的调试升级系统的结构示意图；
图3为本申请实施例提供的一种扩展芯片的调试升级系统的硬件设备连接关系示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本申请保护范围。
本申请的说明书和权利要求书及上述附图中的术语“包括”和“具有”以及他们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可包括没有列出的步骤或单元。
为了使本技术领域的人员更好地理解本申请方案，下面结合附图和具体实施方式对本申请作进一步的详细说明。
接下来，详细介绍本申请实施例所提供的一种扩展芯片的调试升级系统。图2为本申请实施例提供的一种扩展芯片的调试升级系统的结构示意图，该系统包括BMC(Baseboard Management Controller，基板管理控制器)11、CPLD(Complex ProgrammableLogic Device，复杂可编程逻辑器件)12、UART SW(UART SWitch)芯片和扩展芯片15；其中，BMC11与第一UART SW芯片13连接；每个扩展芯片15连接至少一个第二UART SW芯片14；第一UART SW芯片13与各第二UART SW芯片14连接。
在具体实现中，第一UART SW芯片13和第二UART SW芯片14可以采用相同型号的芯片。其中，芯片的型号可以包括芯片输出端口的个数。在本申请实施例中，为了便于区分不同的UART SW芯片，将与BMC和CPLD直接连接的UART SW芯片称作第一UART SW芯片13，将与扩展芯片15直接连接的UART SW芯片称作第二UART SW芯片14。
扩展芯片可以包括SAS Expander(Serial Attached SCSI Expander，硬盘交换机)或PCIE Switch。
考虑到现有技术中由于服务器机箱内部单板数量和线缆数量较多造成空间紧凑，使得插拔UART专用线缆比较困难。而且多个扩展芯片调试和FW烧写需要多次插拔线缆，这就需要多次打开服务器机箱盖进行插拔线缆，对调试工作造成了比较大的困扰。而通过指令实现扩展芯片的调试和远程FW烧写的方式，需要在服务器可以正常运行系统程序(Windows或linux系统)后，通过指令进行在线调试和远程FW烧写。但是在单板硬件调试阶段，服务器还无法正常运行系统软件时，因此无法进行系统调试和远程FW烧写，只能通过UART专用线缆进行调试和FW烧写。
故此，本申请实施例提供了一种可行的实现方式，针对于扩展芯片设置第二UARTSW芯片14，BMC11可以通过第一UART SW芯片13实现与不同第二UART SW芯片14的连接。BMC11通过控制CPLD12，可以实现对第一UART SW芯片13各输出端口通断的控制。
在具体实现中，BMC11与CPLD12连接，BMC11可以依据当前所需调试升级的目标扩展芯片15，调整CPLD12的寄存器信息。
在实际应用中，CPLD12中可以包括用于记录第一UART SW芯片13各输出端口状态的寄存器。在寄存器中可以采用不同的数字表征输出端口的不同状态，例如，可以采用数字“1”表示输出端口连通，采用数字“0”表示输出端口断开连接。
第一UART SW芯片13可以包含多个输出端口，每一个输出端口与一个第二UART SW芯片14连接，从而实现对多个扩展芯片15的连接。
在实际应用中，一般都是对各扩展芯片15依次进行调试或升级操作。为了便于区分，可以将需要执行调试升级的扩展芯片15称作目标扩展芯片15。
当需要对目标扩展芯片15进行调试或升级操作时，需要控制其它剩余扩展芯片15不受影响，因此CPLD12与第一UART SW芯片13连接，可以依据寄存器信息，控制第一UART SW芯片13与目标扩展芯片15对应的第二UART SW芯片14连通，控制第一UART SW芯片13与其余扩展芯片15对应的第二UART SW芯片14断开，以实现对目标扩展芯片15的调试升级。
由上述技术方案可以看出，扩展芯片的调试升级系统包括BMC、CPLD、UART SW芯片和扩展芯片；为了解决由于服务器机箱内部空间紧凑，对调试工作造成的的困扰，并且在单板开机调试初期系统软件还无法正常运行的问题，在该技术方案中采用BMC控制CPLD的方式，实现对服务器内部扩展芯片的调试和升级工作。在具体实现中，可以将BMC与第一UARTSW芯片连接；每个扩展芯片连接至少一个第二UART SW芯片；第一UART SW芯片与各第二UART SW芯片连接。BMC与CPLD连接，当需要对某个目标扩展芯片执行调试或升级操作时，BMC可以依据当前所需调试升级的目标扩展芯片，调整CPLD的寄存器信息。CPLD的寄存器信息可以用于指示第一UART SW芯片与各第二UART SW芯片之间的通断。CPLD与第一UART SW芯片连接，CPLD依据寄存器信息可以控制第一UART SW芯片与目标扩展芯片对应的第二UART SW芯片连通，控制第一UART SW芯片与其余扩展芯片对应的第二UART SW芯片断开，以实现对目标扩展芯片的调试升级。在该技术方案中，通过第一UART SW芯片将一路UART信号扩展成多路，可以实现对多片扩展芯片的控制。通过BMC和CPLD的配合，可以控制第一UARTSW芯片和第二UART SW芯片之间的通断，由于每个扩展芯片连接有至少一个第二UART SW芯片，从而可以达到控制第一UART SW芯片与扩展芯片之间的通断。通过CPLD控制UART通道的选通，实现多片扩展芯片的远程在线调试和FW烧写升级，解决了需要频繁插拔调试线缆和频繁开关服务器机箱的难题，有效的降低了调试升级工作的难度。
在本申请实施例中，为了节省调试升级系统所占用的空间，可以将CPLD12与第一UART SW芯片13设置于同一个IO板。
每个扩展芯片15中包含的SAS Expander或PCIE Switch的个数可以有多个，而每个SAS Expander或PCIE Switch对应有两个串口调试端口，因此第二UART SW芯片14需要两个输出端口才能实现与一个SAS Expander或PCIE Switch的连接。而第二UART SW芯片14由于型号的限制，其对应的输出端口个数有限，因此一个第二UART SW芯片14只能连接有限个数的SAS Expander或PCIE Switch。当单个扩展芯片15中包含的SAS Expander或PCIESwitch的个数超过一个第二UART SW芯片14所能支持的最大连接数时，可以针对于扩展芯片15设置多个第二UART SW芯片14。
在实际应用中，每个扩展芯片15连接的第二UART SW芯片14的个数可以基于单个扩展芯片15包含的串口调试端口个数以及第二UART SW芯片14的型号设置。
举例说明，假设第二UART SW芯片14的型号为包含4个输出端口，单个扩展芯片15包含的串口调试端口个数为8个，则需要对单个扩展芯片15设置8/4＝2个第二UART SW芯片14。
第一UART SW芯片13需要实现与多个第二UART SW芯片14的连接，因此在实际应用中，第一UART SW芯片13的个数可以基于第二UART SW芯片14的个数以及第一UART SW芯片13的型号设置。
举例说明，假设第一UART SW芯片13的型号为包含4个输出端口，第二UART SW芯片14的个数为4个，则需要设置4/4＝1个第一UART SW芯片13，便可以实现与所有第二UART SW芯片14的连接。
通过基于实际需求计算所需的芯片个数，可以保证调试升级系统中各芯片之间的顺利连接，并且可以有效的避免过多的设置芯片造成的硬件资源的浪费。
在本申请实施例中，第三方终端设备通过与BMC的交互，便可以实现对服务器上各扩展芯片的远程调试升级。除了支持远程调试升级外。在具体实现中，调试升级系统还可以包括PC机；PC机分别与各扩展芯片15的串口调试端口连接，以实现对扩展芯片15的本地调试升级。
为了避免本地调试升级与远程调试升级两种操作产生冲突，在本申请实施例中，可以将CPLD12与第一UART SW芯片13的使能端连接，CPLD12可以在执行本地调试升级时，控制第一UART SW芯片13关断；在执行BMC11调试升级时，控制第一UART SW芯片13连通。
在具体实现中，CPLD12上可以包括记录第一UART SW芯片13的使能端状态的寄存器，在寄存器中可以采用不同的数字表征使能端的不同状态，例如，可以采用数字“1”表示使能端使能，采用数字“0”表示使能端未使能。BMC11可以调整CPLD12上该寄存器的取值。
当BMC11需要执行远程调试升级时，可以调整CPLD12上该寄存器的取值为“1”，此时第一UART SW芯片13处于使能状态，第一UART SW芯片13可以实现与第二UART SW芯片14的联通。
当BMC11接收到本地调试升级的通知时，可以调整CPLD12上该寄存器的取值为“0”，此时第一UART SW芯片13处于非使能状态，第一UART SW芯片13断开与所有第二UARTSW芯片14的联通。
本申请实施例中，通过CPLD12控制第一UART SW芯片13的使能端，解决了UART接口远程调试升级和本地调试升级共存的问题，使得本申请实施例提供的扩展芯片的调试升级系统既可以支持远程调试升级，又可以兼容支持本地调试升级。
如图3所示为本申请实施例提供的一种扩展芯片的调试升级系统的硬件设备连接关系示意图，由于服务器内部一般有多片SAS Expander或PCIE Switch芯片。图3中是以n个扩展芯片为例，每个扩展芯片包括一片SAS Expander或PCIE Switch芯片，因此可以将扩展芯片称作SAS EXP/PCIE SW Board。图3中采用不同的数字后缀区分不同的扩展芯片，如SASEXP/PCIE SW Board0，SAS EXP/PCIE SW Board1、SAS EXP/PCIE SW Board2和SAS EXP/PCIE SW Boardn。
BMC的UART数量有限，因此在本申请实施例中从主板的BMC引出一路UART，该路UART通过一个Switch芯片即UART SW扩展出多路UART，多路UART可以分别连接到多片SASExpander或PCIE Switch芯片上，从而实现BMC的UART可以实现与多片扩展芯片的通信。一片SAS Expander或PCIE Switch芯片一般需要连接两个串口调试端口即两路UART接口，一路UART Port和一路SDB Port。图3中是以一个扩展芯片连接一个UART SW为例，在实际应用中，如果多片SAS Expander或PCIE Switch芯片位于一个单板上，每个单板上有可能需要多个UART Switch芯片。
UART信号的Switch芯片需要具有选通pin(S1，S2..Sn)功能，当对Switch芯片的一路UART选通，则建立BMC与服务器中一片扩展芯片的连接，同时关闭其他UART通信通道。Switch的选通信号连到CPLD，BMC可以通过指令改写CPLD的寄存器的值，从而控制Switch芯片的选通。
针对于本地和远程的兼容的问题，在SAS Expander或PCIE Switch的调试和FW烧写升级时，SAS Expander或PCIE Switch作为UART的从设备。远程工作时，服务器的BMC作为UART的主设备；本地工作时，连接UART专用调试线缆的PC机作为主设备。UART接口在多个主设备与从设备通信时，无法自动实现只与一个主设备进行通信，这样就造成当串口调试端口(Debug口)通过线缆连接到PC机时，两个主设备(BMC和PC机)同时与SAS Expander或PCIESwitch通信，从而无法正常通信。当PC机的UART连接到Debug口时，需要将BMC的UART通道关闭。而当BMC的UART与扩展芯片通信时，PC机与Debug口之间连接UART专用调试线缆需要拔下。因此在本申请实施例中，将UART的Switch芯片的使能(OE)控制管脚连接到CPLD，当本地PC机通过UART专用线缆与扩展芯片通信时，管理人员可以向BMC输入指令，使得BMC调整CPLD中使能端的寄存器值，控制UART的Switch芯片关断，使BMC与扩展芯片之间的UART通信通道关闭，这样PC机就可以正常与扩展芯片通信了，从而实现扩展芯片的本地调试或FW烧写升级。
该服务器机箱中各硬件可以设置于一块主板上，也可以设置多块主板，一块位于中间的IO板，还有n块包含一片或多片SAS Expander或者PCIE Switch芯片的单板。
每块SAS EXP/PCIE SW板上的一片SAS Expander或PCIE Switch芯片连接出两路Debug PORT(一路UART PORT和一路SDB PORT)，如果SAS EXP/PCIE SW板上有n片SASExpander或PCIE Switch芯片，则需要连接处2n个Debug PORT。SAS EXP/PCIE SW板上的Debug Port通过UART专用调试线缆(Cable)连接到PC机，实现本地UART通信，本地可实现SAS Expander或PCIE Switch芯片的调试和FW烧写升级。
主板BMC的UART到SAS Expander或PCIE Switch芯片的UART通路，实现了远程UART通信，远程可实现SAS Expander或PCIE Switch芯片的调试和FW烧写升级。远程UART通道由主板的BMC经过IO板上的UART Switch芯片扩展出多路UART接口。
IO板扩展出的UART的接口分别连接到n块SAS EXP/PCIE SW板，SAS EXP/PCIE SW板上的UART Switch芯片将进入该板的一路UART扩展成多路。
IO板上还包含一片CPLD，IO板中的CPLD负责IO板和SAS EXP/PCIE SW板上的UARTSwitch芯片的UART通道的选通(S0，S1，S2，..Sn)，以及UART Switch芯片的使能和关断(OE)。S0，S1，S2，..Sn和OE信号连接到CPLD，CPLD通过I2C连接到主板BMC，主板BMC通过指令改写CPLD的寄存器值，从而改写S0，S1，S2，..Sn和OE信号的寄存器值，实现UART通道的选通，以及本地和远程UART通道的切换。图3中为了便于展示将所有选通信号以S0..Sn的形式表示，IO板上UART Switch芯片的选通信号S0，S1，S2，..Sn，负责选通BMC的UART连接到哪一块SAS EXP/PCIE SW板。SAS EXP/PCIE SW板上的UART Switch芯片的选通信号S0，S1，S2，..Sn负责选通BMC的UART与板上的哪一片SAS Expander或PCIE Switch芯片通信，以及选通与SAS Expander或PCIE Switch芯片的UART接口还是SDB接口通信。
UART Switch芯片的OE信号解决了远程和本地UART通道不能同时通信的问题，当本地UART与SAS Expander或PCIE Switch芯片通信时，OE信号关断UART Switch芯片，从而断开BMC与SAS Expander或PCIE Switch芯片之间的UART连接。当BMC与SAS Expander或PCIE Switch芯片远程通信时，OE信号使能UART Switch芯片，本地UART专用调试线缆手动拔出，断开本地UART通道。
本申请实施例还提供的一种扩展芯片的调试升级方法，适用于包括BMC、CPLD、UART SW芯片和扩展芯片的调试升级系统；其中，BMC分别与CPLD以及第一UART SW芯片连接；每个扩展芯片连接至少一个第二UART SW芯片；第一UART SW芯片与各第二UART SW芯片连接；该方法包括：
依据当前所需调试升级的目标扩展芯片，调整CPLD的寄存器信息，以便于CPLD依据寄存器信息，控制第一UART SW芯片与目标扩展芯片对应的第二UART SW芯片连通，控制第一UART SW芯片与其余扩展芯片对应的第二UART SW芯片断开，以实现对目标扩展芯片的调试升级。
可选地，还包括：
在本地调试升级的情况下，将CPLD中与第一UART SW芯片对应的寄存器信息调整为非使能值，以便于CPLD控制第一UART SW芯片关断；其中，CPLD与第一UART SW芯片的使能端连接；
在执行BMC调试升级时，将CPLD中与第一UART SW芯片对应的寄存器信息调整为使能值，以便于CPLD控制第一UART SW芯片连通。
由上述技术方案可以看出，扩展芯片的调试升级系统包括BMC、CPLD、UART SW芯片和扩展芯片；为了解决由于服务器机箱内部空间紧凑，对调试工作造成的的困扰，并且在单板开机调试初期系统软件还无法正常运行的问题，在该技术方案中采用BMC控制CPLD的方式，实现对服务器内部扩展芯片的调试和升级工作。在具体实现中，可以将BMC与第一UARTSW芯片连接；每个扩展芯片连接至少一个第二UART SW芯片；第一UART SW芯片与各第二UART SW芯片连接。BMC与CPLD连接，当需要对某个目标扩展芯片执行调试或升级操作时，BMC可以依据当前所需调试升级的目标扩展芯片，调整CPLD的寄存器信息。CPLD的寄存器信息可以用于指示第一UART SW芯片与各第二UART SW芯片之间的通断。CPLD与第一UART SW芯片连接，CPLD依据寄存器信息可以控制第一UART SW芯片与目标扩展芯片对应的第二UART SW芯片连通，控制第一UART SW芯片与其余扩展芯片对应的第二UART SW芯片断开，以实现对目标扩展芯片的调试升级。在该技术方案中，通过第一UART SW芯片将一路UART信号扩展成多路，可以实现对多片扩展芯片的控制。通过BMC和CPLD的配合，可以控制第一UARTSW芯片和第二UART SW芯片之间的通断，由于每个扩展芯片连接有至少一个第二UART SW芯片，从而可以达到控制第一UART SW芯片与扩展芯片之间的通断。通过CPLD控制UART通道的选通，实现多片扩展芯片的远程在线调试和FW烧写升级，解决了需要频繁插拔调试线缆和频繁开关服务器机箱的难题，有效的降低了调试升级工作的难度。
本申请实施例提供的一种扩展芯片的调试升级装置的结构示意图，适用于包括BMC、CPLD、UART SW芯片和扩展芯片的调试升级系统；其中，BMC与第一UART SW芯片连接；每个扩展芯片连接至少一个第二UART SW芯片；第一UART SW芯片与各第二UART SW芯片连接；装置包括调整单元；
调整单元，用于依据当前所需调试升级的目标扩展芯片，调整CPLD的寄存器信息，以便于CPLD依据寄存器信息，控制第一UART SW芯片与目标扩展芯片对应的第二UART SW芯片连通，控制第一UART SW芯片与其余扩展芯片对应的第二UART SW芯片断开，以实现对目标扩展芯片的调试升级。
可选地，调整单元还用于在本地调试升级的情况下，将CPLD中与第一UART SW芯片对应的寄存器信息调整为非使能值，以便于CPLD控制第一UART SW芯片关断；其中，CPLD与第一UART SW芯片的使能端连接；在执行BMC调试升级时，将CPLD中与第一UART SW芯片对应的寄存器信息调整为使能值，以便于CPLD控制第一UART SW芯片连通。
由上述技术方案可以看出，扩展芯片的调试升级系统包括BMC、CPLD、UART SW芯片和扩展芯片；为了解决由于服务器机箱内部空间紧凑，对调试工作造成的的困扰，并且在单板开机调试初期系统软件还无法正常运行的问题，在该技术方案中采用BMC控制CPLD的方式，实现对服务器内部扩展芯片的调试和升级工作。在具体实现中，可以将BMC与第一UARTSW芯片连接；每个扩展芯片连接至少一个第二UART SW芯片；第一UART SW芯片与各第二UART SW芯片连接。BMC与CPLD连接，当需要对某个目标扩展芯片执行调试或升级操作时，BMC可以依据当前所需调试升级的目标扩展芯片，调整CPLD的寄存器信息。CPLD的寄存器信息可以用于指示第一UART SW芯片与各第二UART SW芯片之间的通断。CPLD与第一UART SW芯片连接，CPLD依据寄存器信息可以控制第一UART SW芯片与目标扩展芯片对应的第二UART SW芯片连通，控制第一UART SW芯片与其余扩展芯片对应的第二UART SW芯片断开，以实现对目标扩展芯片的调试升级。在该技术方案中，通过第一UART SW芯片将一路UART信号扩展成多路，可以实现对多片扩展芯片的控制。通过BMC和CPLD的配合，可以控制第一UARTSW芯片和第二UART SW芯片之间的通断，由于每个扩展芯片连接有至少一个第二UART SW芯片，从而可以达到控制第一UART SW芯片与扩展芯片之间的通断。通过CPLD控制UART通道的选通，实现多片扩展芯片的远程在线调试和FW烧写升级，解决了需要频繁插拔调试线缆和频繁开关服务器机箱的难题，有效的降低了调试升级工作的难度。
以上对本申请实施例所提供的一种扩展芯片的调试升级系统、方法和装置进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
以上对本申请所提供的一种扩展芯片的调试升级系统、方法和装置进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

Claims (10)

1.一种扩展芯片的调试升级系统，其特征在于，包括BMC、CPLD、UART SW芯片和扩展芯片；其中，所述BMC与第一UART SW芯片连接；每个扩展芯片连接至少一个第二UART SW芯片；所述第一UART SW芯片与各所述第二UART SW芯片连接；
所述BMC与所述CPLD连接，用于依据当前所需调试升级的目标扩展芯片，调整所述CPLD的寄存器信息；
所述CPLD与所述第一UART SW芯片连接，用于依据所述寄存器信息，控制所述第一UARTSW芯片与所述目标扩展芯片对应的第二UART SW芯片连通，控制所述第一UART SW芯片与其余扩展芯片对应的第二UART SW芯片断开，以实现对所述目标扩展芯片的调试升级。
2.根据权利要求1所述的扩展芯片的调试升级系统，其特征在于，所述CPLD与所述第一UART SW芯片设置于同一个IO板。
3.根据权利要求1所述的扩展芯片的调试升级系统，其特征在于，每个扩展芯片连接的第二UART SW芯片的个数基于单个所述扩展芯片包含的串口调试端口个数以及所述第二UART SW芯片的型号设置。
4.根据权利要求3所述的扩展芯片的调试升级系统，其特征在于，所述第一UART SW芯片的个数基于所述第二UART SW芯片的个数以及所述第一UART SW芯片的型号设置。
5.根据权利要求1所述的扩展芯片的调试升级系统，其特征在于，还包括PC机；
所述PC机分别与各所述扩展芯片的串口调试端口连接，以实现对所述扩展芯片的本地调试升级。
6.根据权利要求5所述的扩展芯片的调试升级系统，其特征在于，所述CPLD与所述第一UART SW芯片的使能端连接，用于在执行本地调试升级时，控制所述第一UART SW芯片关断；在执行BMC调试升级时，控制所述第一UART SW芯片连通。
7.一种扩展芯片的调试升级方法，其特征在于，适用于包括BMC、CPLD、UART SW芯片和扩展芯片的调试升级系统；其中，所述BMC分别与所述CPLD以及第一UART SW芯片连接；每个扩展芯片连接至少一个第二UART SW芯片；所述第一UART SW芯片与各所述第二UART SW芯片连接；所述方法包括：
依据当前所需调试升级的目标扩展芯片，调整CPLD的寄存器信息，以便于所述CPLD依据所述寄存器信息，控制所述第一UART SW芯片与所述目标扩展芯片对应的第二UART SW芯片连通，控制所述第一UART SW芯片与其余扩展芯片对应的第二UART SW芯片断开，以实现对所述目标扩展芯片的调试升级。
8.根据权利要求7所述的扩展芯片的调试升级方法，其特征在于，还包括：
在本地调试升级的情况下，将所述CPLD中与所述第一UART SW芯片对应的寄存器信息调整为非使能值，以便于所述CPLD控制所述第一UART SW芯片关断；其中，所述CPLD与所述第一UART SW芯片的使能端连接；
在执行BMC调试升级时，将所述CPLD中与所述第一UART SW芯片对应的寄存器信息调整为使能值，以便于所述CPLD控制所述第一UART SW芯片连通。
9.一种扩展芯片的调试升级装置，其特征在于，适用于包括BMC、CPLD、UART SW芯片和扩展芯片的调试升级系统；其中，所述BMC与第一UART SW芯片连接；每个扩展芯片连接至少一个第二UARTSW芯片；所述第一UART SW芯片与各所述第二UART SW芯片连接；所述装置包括调整单元；
所述调整单元，用于依据当前所需调试升级的目标扩展芯片，调整CPLD的寄存器信息，以便于所述CPLD依据所述寄存器信息，控制所述第一UART SW芯片与所述目标扩展芯片对应的第二UART SW芯片连通，控制所述第一UART SW芯片与其余扩展芯片对应的第二UARTSW芯片断开，以实现对所述目标扩展芯片的调试升级。
10.根据权利要求9所述的扩展芯片的调试升级装置，其特征在于，所述调整单元还用于在本地调试升级的情况下，将所述CPLD中与所述第一UART SW芯片对应的寄存器信息调整为非使能值，以便于所述CPLD控制所述第一UART SW芯片关断；其中，所述CPLD与所述第一UART SW芯片的使能端连接；在执行BMC调试升级时，将所述CPLD中与所述第一UART SW芯片对应的寄存器信息调整为使能值，以便于所述CPLD控制所述第一UART SW芯片连通。
CN202111006622.1A 2021-08-30 2021-08-30 一种扩展芯片的调试升级系统、方法和装置 Pending CN113867741A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111006622.1A CN113867741A (zh) 2021-08-30 2021-08-30 一种扩展芯片的调试升级系统、方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111006622.1A CN113867741A (zh) 2021-08-30 2021-08-30 一种扩展芯片的调试升级系统、方法和装置

Publications (1)

Publication Number Publication Date
CN113867741A true CN113867741A (zh) 2021-12-31

Family

ID=78988970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111006622.1A Pending CN113867741A (zh) 2021-08-30 2021-08-30 一种扩展芯片的调试升级系统、方法和装置

Country Status (1)

Country Link
CN (1) CN113867741A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114090360A (zh) * 2022-01-20 2022-02-25 苏州浪潮智能科技有限公司 一种服务器调试装置、方法及其介质
CN116562203A (zh) * 2023-04-10 2023-08-08 合芯科技有限公司 一种调试系统中数据的处理方法、装置、设备及存储介质

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114090360A (zh) * 2022-01-20 2022-02-25 苏州浪潮智能科技有限公司 一种服务器调试装置、方法及其介质
CN114090360B (zh) * 2022-01-20 2022-04-22 苏州浪潮智能科技有限公司 一种服务器调试装置、方法及其介质和服务器调试器
CN116562203A (zh) * 2023-04-10 2023-08-08 合芯科技有限公司 一种调试系统中数据的处理方法、装置、设备及存储介质
CN116562203B (zh) * 2023-04-10 2023-10-20 合芯科技有限公司 一种调试系统中数据的处理方法、装置、设备及存储介质

Similar Documents

Publication Publication Date Title
CN113867741A (zh) 一种扩展芯片的调试升级系统、方法和装置
CN100474247C (zh) 在计算机服务器系统中更新固件的方法
CN102609286B (zh) 一种基于处理器控制的fpga配置程序远程更新系统及其方法
US7447822B2 (en) Hot-plug control system and method
US5644705A (en) Method and apparatus for addressing and testing more than two ATA/IDE disk drive assemblies using an ISA bus
US6393588B1 (en) Testing of USB hub
EP1358564B1 (en) System having i2c self bus switching devices
CN107807630B (zh) 一种主备设备的切换控制方法、其切换控制系统及装置
CN104035803A (zh) 一种更新cpld/fpga固件的方法、装置及烧录器
CN104054064B (zh) 基于接口耦合的灵活的端口配置
CN115562738B (zh) 一种端口配置方法、组件及硬盘扩展装置
WO2012072645A1 (en) Communication bus with shared pin set
US20140053032A1 (en) Memory test method, memory test device, and adapter thereof
WO2024108938A1 (zh) 一种硬盘控制装置、方法、设备、非易失性可读存储介质及服务器
CN113190084A (zh) 一种支持多种位宽硬盘的硬盘背板连接方法及装置
CN109815169B (zh) 一种存储设备及其存储链路自适应的方法
CN102135896B (zh) 一种基于嵌入式系统实现软件升级的方法和系统
JP2907808B1 (ja) フラッシュメモリエミュレーション装置及びそれを用いたデバッグシステム
CN101620558B (zh) 通用侦错辅助装置
CN112947287A (zh) 一种控制方法、控制器及电子设备
US20080200071A1 (en) System and method for a host to access an internal SATA storage device within an accessible host using an external serial ATA connection
CN112115000B (zh) 系统部件电源的远端重置方法、系统及bmc远端设备
CN218768126U (zh) 一种基于usb航插接口的电容屏升级装置
CN113867835B (zh) 用于dsp动态加载的装置及方法
CN114253561B (zh) 一种固件自动烧录的系统和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination