CN113851452A - 用于集成电路结构的多高度多宽度互连线金属化部 - Google Patents

用于集成电路结构的多高度多宽度互连线金属化部 Download PDF

Info

Publication number
CN113851452A
CN113851452A CN202011545573.4A CN202011545573A CN113851452A CN 113851452 A CN113851452 A CN 113851452A CN 202011545573 A CN202011545573 A CN 202011545573A CN 113851452 A CN113851452 A CN 113851452A
Authority
CN
China
Prior art keywords
thickness
dielectric material
hard mask
trench
metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011545573.4A
Other languages
English (en)
Inventor
H·J·允
K·L·林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/911,879 external-priority patent/US12002754B2/en
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN113851452A publication Critical patent/CN113851452A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开了一种集成电路金属化线，其具有平坦顶表面但不同的垂直高度，例如，以控制集成电路互连的层内电阻/电容。可以在通孔金属化部上方的两个厚度的电介质材料之间插入硬掩模材料层。在沉积硬掩模材料层之后，可以穿过硬掩模层图案化沟槽开口，以限定线金属化部在哪里将具有更大高度。在硬掩模材料层上方沉积一定厚度的电介质材料之后，可以穿过最上方厚度的电介质材料蚀刻沟槽图案，在沟槽不和硬掩模材料层中的开口重合的任何地方暴露硬掩模材料层。在硬掩模材料层被暴露的地方，沟槽蚀刻可能被延迟，从而获得不同深度的沟槽。可以利用金属化部填充不同深度的沟槽，然后进行平面化。

Description

用于集成电路结构的多高度多宽度互连线金属化部
背景技术
电子装置应用中对更高性能集成电路(IC)的需求已经推动了越来越密集的晶体管架构。随着互连金属化结构的密度跟随晶体管密度而增大，互连寄生变成更大的挑战。例如，与IC的互连相关联的电阻-电容(RC)延迟随着互连密度而增大。
如果增大截面积，则能够减小互连金属化线的电阻。仅增大线的子集的线高度会有利于调谐或以其它方式控制IC的给定互连层级之内的R&C。尽管多高度互连能够实现层内R&C优化，但工艺复杂性可能会不成比例地增大，例如，由于边缘放置误差，这会导致额外的成本和性能损失。
因此，相对于替代技术和结构，在单个互连层级之内包括不同高度的金属化线且具有最低复杂性的制造技术和互连结构在商业上是有利的。
附图说明
在附图中，本文描述的材料是通过举例而不是限制的方式加以例示的。为了例示简单和清晰起见，图中例示的元件未必是按比例绘制的。例如，为了清晰起见，一些元件的尺度可能相对于其他元件被放大。此外，在认为适当的情况下，在各图之间重复参考标记以表示对应或相似元件。在附图中：
图1是根据一些实施例制造不同高度和宽度的金属化线的方法流程图；
图2A、3A、4A和5A示出了根据一些实施例在实践图1中所示方法时，互连结构的一部分演进的平面图；
图2B、3B、4B和5B示出了根据一些实施例在实践图1中所示方法时，互连结构的一部分演进的第一截面图；
图5C示出了根据一些实施例在实践图1中所示方法之后，互连结构的一部分的第二截面图；
图6示出了根据一些实施例采用包括具有不同高度的金属化线的互连结构的IC的移动计算平台和数据服务器机器；以及
图7是根据一些实施例的电子计算装置的功能方框图。
具体实施方式
参考附图描述实施例。尽管详细绘示并论述了具体配置和布置，但应当理解，这仅仅是为了例示性目的而做的。相关领域的技术人员将认识到，在不脱离本说明书的精神和范围的情况下，其他配置和布置是可能的。对于相关领域的技术人员而言显而易见的是，可以在本文详述之外的各种其他系统和应用中采用本文所述的技术和/或布置。
在以下具体实施方式中参考了附图，附图形成其部分并例示示范性实施例。此外，应当理解，在不脱离要求保护的主题范围的情况下，可以利用其他实施例并且可以做出结构和/或逻辑变更。还应该指出的是，可以使用方向和参考，例如，上、下、顶、底等，仅仅为了方便附图中特征的描述。因此，以下详细描述不应该被理解为限制性的意义，并且要求保护的主题的范围仅由所附权利要求及其等价元素界定。
在以下描述中，阐述了众多细节。不过，对本领域技术人员将显而易见的是，实施例可在没有这些具体细节的情况下被实施。在一些情况下，公知的方法和装置以框图形式示出而非详细示出，以避免使实施例模糊不清。整个本说明书中所提到的“一实施例”或“一个实施例”或“一些实施例”是指，结合实施例所描述的特定特征、结构、功能或特性包括在至少一个实施例中。因此，整个说明书中多处出现短语“在实施例中”或“在一个实施例中”或“一些实施例”不一定是指相同实施例。此外，特定特征、结构、功能或特性可以任何适当的方式结合在一个或多个实施例中。例如，只要与两个实施方案相关联的特定特征、结构、功能或特性不是相互排斥的，就可以将第一实施方案与第二实施方案组合。
如说明书和所附权利要求中所使用的那样，单数形式的“一”、“一个”和“所述”旨在也涵盖复数形式，除非上下文清楚地以其他方式来指示。还将理解的是，本文中所使用的术语“和/或”是指并且涵盖相关联的所列出的项目中的一个或多个项目的任何和全部可能的组合。
可以在本文中使用术语“耦合”和“连接”连同其派生词描述部件之间的功能或结构关系。应当理解，这些术语并非意在作为彼此的同义词。相反，在特定实施例中，可以使用“连接”表示两个或更多元件彼此直接物理、光学或电接触。可以使用“耦合”表示两个或更多元件彼此直接或间接(它们之间有其他居间元件)物理或电接触和/或两个或更多元件彼此合作或交互(例如，如在因果关系中那样)。
本文使用的术语“上方”、“下方”、“之间”和“上”是指一个部件或材料相对于其他部件或材料的相对位置，其中这样的物理关系是值得注意的。例如，在材料语境中，设置于另一材料或层上方或下方的一种材料或层可以直接接触或可以具有一种或多种居间材料或层。此外，设置于两种材料或层之间的一种材料可以与两种材料/层直接接触或者可以具有一种或多种居间材料/层。相反，第二材料或层“上”的第一材料或层直接与该第二材料/层接触。在部件组件语境中进行类似的区分。
如整个本说明书和权利要求中所使用的，由术语“至少一个”或“一个或多个”连接的项目列表可以表示所列项目的任意组合。例如，短语“A、B或C的至少一个”可以表示A；B；C；A和B；A和C；B和C或A、B和C。
下文描述的是集成电路互连结构的示例，其中，具有平坦的顶表面的金属化线具有不同的垂直高度。这样的金属化线可以包括在互连金属化部的一个层级之内，例如，作为控制集成电路互连的层内电阻和/或电容的手段。在制造IC期间，可以在电介质材料厚度之间插入一个或多个硬掩模材料层。居间的硬掩模材料层可以在其被沉积之后并在被覆盖于电介质材料的上方厚度之前被图案化。硬掩模材料层和上方沟槽掩模图案中的开口之间的交叠可以决定沟槽将在哪里具有更大深度，而更浅的沟槽深度位于硬掩模材料保留的地方。在形成不同深度的沟槽之后，诸如电解电镀工艺的金属化工艺可以利用具有取决于沟槽深度的高度的所得金属化特征填充沟槽。平面化工艺然后可以为互连层级的所有线金属化部限定共面顶表面。
图1是根据一些实施例用于制造不同高度和宽度的金属化线的方法101的流程图。图2A-5A示出了根据一些实施例在实践方法101时，互连结构201的一部分演进的平面图。图2B-5B分别示出了沿图2A-5A中所示的B-B’线的互连结构201的第一截面图。
首先参考图1，方法101开始于输入110，其中接收具有平面电介质表面的工件。在一些实施例中，工件包括半导体晶圆，例如大幅面(例如，300-450mm)晶圆。例如，该晶圆可以包括IV族半导体材料层(例如，Si、Ge、SiGe、GeSn等)、III-V族半导体材料层或II-VI族半导体材料层。工件可以包括一个或多个包含该半导体材料层的下方器件层，还可以具有对器件(例如，晶体管)进行互连的一个或多个互连层级。在被接收时，该工件的工作表面有利地为平面，并且包括任意数量的下方器件或互连层级之上的一定厚度的电介质材料。在框120处，在工件的工作表面上方沉积硬掩模材料层，并(例如，利用各向异性掩蔽蚀刻工艺)进行图案化以限定互连线将具有不同高度的位置。
在图2A中所示的示例中，硬掩模材料层235被示为已经被蚀刻成仅部分覆盖下方电介质材料230。保留的硬掩模材料层235限定开口241、242，暴露下方电介质材料230。开口241是具有纵向长度L1和横向宽度W1的沟槽。在示范性实施例中，纵向长度L1显著大于(例如，3×)横向宽度W1。开口242类似地为沟槽，基本平行于开口241，但具有更短的纵向长度L2，以进一步例示沟槽末端。在电介质材料230下方是包括线金属化部210和通孔金属化部215的下互连层级，其被虚线绘示为在该表面下方。通孔金属化部215具有最大横向直径D0，其可以随着实施方式变化，但通常显著小于线金属化部的长度(例如，直径D0显著小于纵向长度L1和L2)。
如图2B中进一步所示，互连结构201在包括器件层205的下方衬底的一部分上方。在器件层205之内为多个器件206。在示范性实施例中，器件206是金属-氧化物-半导体场效应晶体管(MOSFET)结构，不过器件206也可以是其他晶体管类型，例如，但不限于其他FET架构、双极结型晶体管，或者可以是包括一个或多个半导体结的其他器件(例如，二极管等)。通孔金属化部215具有基本上等于电介质材料220的厚度T1的高度。厚度T1可以随着实施方式而变化，但在一些示范性实施例中，为5nm-50nm。电介质材料220与通孔金属化部215的顶部基本共面。电介质材料230在通孔金属化部215的顶部上方和电介质材料220上方具有厚度T2。厚度T2可以随着实施方式而变化，但在一些示范性实施例中，为10-50nm或更大。电介质材料220和230可以是适于集成电路电隔离的任何电介质材料。电介质材料220和230例如可以具有基本相同的成分，并且都可以是具有低于3.5的相对介电常数的低k电介质材料(例如，SiOC)。在其他示例中，电介质材料220和230可以是SiO、SiON、氢倍半硅氧烷、甲基倍半硅氧烷、聚酰亚胺、聚降冰片烯、苯并环丁烯等的任一种。例如，电介质材料220和230可以被沉积为可流动氧化物，并且具有基本平坦的顶表面。
硬掩模材料层235具有厚度T3，其也可以随着实施方式而变化。在一些示范性实施例中，厚度T3小于10nm，并且有利地不超过5nm(例如，2-3nm等)。硬掩模材料层235也是电介质材料，但有利地具有与电介质材料230不同的成分。硬掩模材料层235可以具有比电介质材料230稍高的相对介电常数。例如，硬掩模材料层235可以是诸如，但不限于SiN、SiO、SiON、HFO2、ZrO、Al2O3的成分。
根据一些其他实施例，居间的沟槽停止材料层234可以在电介质材料220和230之间。以虚线示出了沟槽停止材料层234以强调可以没有这样的沟槽停止材料层。如图所示，沟槽停止材料层234与通孔金属化部215的顶表面接触。沟槽停止材料层234也是电介质材料，但有利地具有与电介质材料230不同的成分。例如，沟槽停止材料层234可以具有高k成分，诸如，但不限于SiN、SiO、SiON、HFO2、ZrO、Al2O3。沟槽停止材料层234可以具有任何厚度，但在一些有利的实施例中，厚度小于10nm，有利地不超过5nm(例如，2-3nm等)。
返回图1，方法101在框130处继续，在这里，在硬掩模材料上方沉积额外厚度的电介质材料，填充被图案化到硬掩模材料中的任何开口。方法101可以任选地进行以迭代框120和130，以在未图案化电介质材料之间构建任意数量的图案化硬掩模材料层，其中每个硬掩模材料层最终限定用于线金属化部的另一高度层级。方法101然后在框140处继续，其中，通过相对于硬掩模电介质材料选择性地蚀刻在框130处沉积的电介质材料(即，硬掩模电介质材料蚀刻不那么快)来形成不同高度的沟槽。在框140处，可以首先利用沟槽开口对掩模材料(例如，光敏材料)图案化，然后通过下方电介质材料的各向异性蚀刻来转移掩模图案。电介质材料的蚀刻可以在掩模沟槽开口与硬掩模材料层中先前形成的开口重合的地方畅通无阻地进行。不过，在掩模沟槽开口与硬掩模材料层的未图案化区域重合的地方，电介质材料蚀刻受到延迟。因此，框140处的蚀刻将根据上方沟槽掩模图案和下方硬掩模材料层图案的总和而到达不同深度。
在图3A(平面图)和图3B(截面图)中进一步所示的示例中，已经在电介质材料350上方形成了沟槽掩模材料365。例如，利用已知适于所述成分的任何电介质沉积工艺，电介质材料350已经在电介质材料230顶部上方被沉积到厚度T4。厚度T4可以随着实施方式而变化，但在一些示范性实施例中，为10nm-50nm。电介质材料350同样可以是适于集成电路电隔离的任何电介质材料，例如，但不限于SiN、SiO、SiON、SiOC、氢倍半硅氧烷、甲基倍半硅氧烷、聚酰亚胺、聚降冰片烯、苯并环丁烯等。在一些示范性实施例中，电介质材料350具有与电介质材料230基本相同的成分。
沟槽掩模材料365已经被图案化为具有纵向长度为L1的沟槽开口341。尽管未示出，但开口341在超出互连结构201周长的某处具有末端。沟槽开口341具有小于长度L1的各种横向宽度W2、W3。沟槽开口341被间隔开空间S1。沟槽掩模材料365可以是光敏牺牲层(即，光致抗蚀剂掩模)，或者可以是先前根据光致抗蚀剂掩模蚀刻的牺牲硬掩模材料层。在其他实施例中，沟槽掩模材料365是非牺牲材料层，例如，代表硬掩模材料层235的另一次迭代。如图3B所示，宽度为W2的沟槽开口341完全在硬掩模材料层235的一部分上方。宽度为W2的另一沟槽开口341与硬掩模材料层235和硬掩模开口241的一部分部分重叠。宽度为W3的另一沟槽开口341完全在硬掩模开口242上方。
在图4A-4B中进一步所示的示例中，不同高度(深度)的沟槽441已经被各向异性蚀刻到电介质材料350中。可以进行任何单步或多步各向异性反应离子蚀刻(RIE)工艺(例如，基于CxFy等离子体化学)以形成沟槽441，因为各实施例在这方面不受限制。尽管沟槽441被绘示为具有理想轮廓，该理想轮廓具有基本垂直(例如，z维度)的侧壁，但要认识到，沟槽441可以替代地具有较不理想化的轮廓，例如，具有锥形侧壁斜坡，并且顶部宽度稍大于底部宽度。如图所示，沟槽441的子集具有最小高度H1，其中它们与硬掩模材料层235相交，沟槽441的另一子集具有最大高度H2，其中它们与硬掩模材料层235中的开口相交。
最小沟槽高度H1至少等于电介质材料厚度T4。根据蚀刻工艺的选择性，在沟槽蚀刻期间可以去除硬掩模材料层厚度T3的一些或全部，并且甚至可以去除电介质材料厚度T2的一部分。因此，硬掩模材料层235可以在沟槽441的底部，或者沟槽底部442可以在电介质材料230之内某处，如虚线所示。沟槽高度H2大于沟槽高度H1，并且将至少等于电介质材料厚度T4与硬掩模材料层厚度T3之和。仅在最大沟槽高度H2处，沟槽441才处于充分深度以暴露下方通孔(如果适当对准的话)。在例示的示例中，沟槽高度H2基本等于电介质材料厚度T2和T4之和进一步与硬掩模材料厚度T3之和。对于进一步包括沟槽停止材料层234的实施例，可以控制沟槽高度H2以终止于沟槽停止材料层234上。对于这样的实施例而言，沟槽高度H2是厚度T2、T3和T4之和进一步与沟槽停止材料层234的厚度求和，可以(例如，利用短时间蚀刻)去除其以暴露通孔金属化部215。
除不同高度H1和H2之外，沟槽441还具有高度H1和H3(等于高度H2减去高度H1)之间的不同离散宽度。不同的宽度是沟槽掩模材料365和硬掩模材料层235中开口的重叠和尺度两者的函数。对于例示的沟槽轮廓而言，横向宽度是恒定的，对于锥形轮廓而言，沟槽441的至少一些部分具有例示的横向宽度。如图4B所示，沟槽441具有高度为H1的上部，其具有横向宽度W2，而高度H3的下部具有横向宽度W4，由于在沟槽441和宽度为W1的硬掩模开口241之间仅有部分重叠，所以横向宽度W4小于宽度W2。另一沟槽441具有高度为H1的上部，其具有横向宽度W3，而高度H3的下部具有横向宽度W1，由于沟槽441被减小与硬掩模开口241相关联的宽度W1，所以横向宽度W1小于宽度W3。
返回图1，方法101在框150处继续，其中，至少部分地回填各种深度的沟槽，以形成不同高度的线金属化部。可以根据一种或多种沉积技术，例如，但不限于电解电镀，来进行回填。沉积的金属化部可以具有已知适合IC互连结构的任何成分。在金属沉积之后，例如，可以利用任何CMP工艺对线金属化部的顶表面进行平面化，使得金属化部的所有线具有共面的顶表面，而无论其高度多少，其高度保持为其相应沟槽深度的函数。
在图5A和5B中进一步所示的示例中，互连结构201包括浅线金属化部510A和深线金属化部510B。线金属化部510A和510B可以具有基本相同的金属化成分和/或结构。例如，在一些实施例中，线金属化部510A和510B至少包括例如利用电解电镀工艺沉积的铜。在一些其他实施例中，线金属化部510A和510B包括粘合层和/或阻挡层(未示出)的一个或多个。例如，可以首先(例如，基本共形地)沉积TaN作为扩散阻挡/衬垫层，接着在TaN层上方沉积主要包括铜的填充金属。
如图5A和5B所示，线金属化部510A的高度为H1，并具有与高度为H2的线金属化部510B沿平面P基本共面的顶表面。平面P基本正交于高度H1和H2，例如，与衬底(未示出)的平面平行。在例示的示例中，线金属化部510A具有直接接触硬掩模材料层235的底表面512。不过，在高度H1穿过硬掩模材料层235延伸并进入电介质材料230中的其他实施例中，底表面512可以处于虚线所示的沟槽底部442处。
除了更大的高度H2之外，线金属化部510B相对于高度H1和H3具有作为沟槽几何形状函数的不同离散宽度。如图5B所示，线金属化部510B具有高度为H1的上线部，其具有横向宽度W2，而高度H3的下线部具有横向宽度W4，由于在沟槽441和宽度为W1的硬掩模开口241之间仅有部分重叠，所以横向宽度W4小于宽度W2。另一沟槽441具有高度为H1的上部，其具有横向宽度W3，而高度H3的下部具有横向宽度W1，由于沟槽441被减小与硬掩模开口241相关联的宽度W1，所以横向宽度W1小于宽度W3。这种“T形”线金属化部轮廓可能对于增大金属化线的电导率同时使沟槽441的高宽比最小化是特别有利的。
两条相邻线510A和510B之间的电容量可以由线的子集(例如，510A)的最小高度H1限制，而两条相邻线510A、510B的最小电阻可以是线的子集(例如，510B)的最大高度H2的函数。因此，在一个金属化部层级之内，互连结构可以具有交叉的最小电阻的金属化线与最小电容的线。换言之，两条具有最小电阻的金属化线(例如，线510B)可以被一条或多条具有最小电容的金属化线(例如，线510A)间隔开，以分隔开最小电阻的线(例如，线510B)而不牺牲线金属化密度。
如图5B中进一步所示，虚线框236代表基本与硬掩模材料层235相同的另一图案化硬掩模材料层。例如，在方法101(图1)将框120和130迭代两次时，可以存在这样的图案化硬掩模材料层。应当清楚，这样的第二硬掩模材料层将除了图5B所示的两个线金属化部高度H1和H2之外，进一步实现第三线金属化部高度(未示出)。因此，尽管图5B中仅示出了两个线金属化部高度，但互连结构可以包括三个或更多层级的线金属化部高度。
图5C进一步示出了沿图5A中进一步表示的C-C’线的第二截面图，是沿线金属化部510B的纵向长度截取的。如图5C所示，线金属化部510B包括具有线高度H2的纵向长度L2的第一线段，以及具有线高度H1的纵向长度L3的第二线段。因此，作为硬掩模材料层235中开口的函数，单个线金属化部510B既有更低电阻区段又有更高电阻区段。因此，根据各实施例的互连结构可以不仅包括具有不同高度的独立金属化线，而且单个线的纵向长度可以由具有不同高度的线段构成。
返回图1，然后可以在输出160处完成方法101，其中，可以根据任意技术制造任意数量的额外的后端金属化部层级，以完成集成电路。这样的后端金属化部层级还可以包括一个或多个层级，其还包括多级金属化线，例如基本如上所述。或者，这样的后端金属化部层级可以仅包括镶嵌型结构、半加性或减性地限定互连金属化部特征，因为本文的实施例在此方面不受限制。
图6示出了移动计算平台605和数据服务器计算平台606，它们采用了包括在单个金属化部层级之内具有不同高度的线金属化部的互连结构的IC，例如，如本文别处所述。服务器平台606可以是任何商用服务器，例如包括设置于机架之内并联网在一起用于电子数据处理的任意数量的高性能计算平台，在示范性实施例中其包括微处理器650，该微处理器包括，例如如本文别处所述在单个金属化部层级之内具有不同高度的线金属化部的互连结构。
移动计算平台605可以是针对电子数据显示、电子数据处理、无线电子数据传输等每者而配置的任何便携式装置。例如，移动计算平台605可以是平板计算机、智能电话、膝上型计算机等的任一种，并可以包括显示屏(例如，电容式、电感式、电阻式或光学触摸屏)、芯片级或封装级集成系统610和电池615。芯片级或封装级集成系统610的至少一个IC包括例如如本文别处所述在单个金属化部层级之内具有不同高度的线金属化部的互连结构。在扩展视图620中所示的示例中，集成系统610包括微处理器650，该微处理器包括例如如本文别处所述在单个金属化部层级之内具有不同高度的线金属化部的互连结构。微处理器650可以进一步耦合到板660、衬底或内插器。微控制器635、功率管理集成电路(PMIC)630或包括宽带RF(无线)发射器和/或接收器(TX/RX)的RF(无线)集成电路(RFIC)625中的一者或多者可以进一步耦合到板660。
从功能上讲，PMIC 630可以进行电池功率调节、DC到DC转换等，因此具有耦合到电池615的输入端以及向其他功能模块(例如，微处理器650)提供电流供应的输出端。如图进一步所示，在示范性实施例中，RFIC625具有耦合到天线(未示出)的输出端，以实施若干无线标准或协议的任何标准或协议，包括，但不限于，Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE802.16系列)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、EDCT、蓝牙、其衍生物，以及任何被指定为4G、5G和更高版本的其他无线协议。
图7是根据本发明的实施例的电子计算装置700的功能框图。计算装置700可以存在于例如平台605或服务器平台606内部。装置700还包括容纳若干部件的主板702，所述部件例如，但不限于处理器704(例如，应用处理器)。处理器704可以物理和/或电耦合到主板702。在一些示例中，处理器704包括例如如本文别处所述在单个金属化部层级之内具有不同高度的线金属化部的互连结构。通常，术语“处理器”或“微处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据变换成可以进一步存储于寄存器和/或存储器中的其他电子数据的任何装置或装置的部分。
在各示例中，一个或多个通信芯片706还可以物理和/或电耦合到主板702。在其他实施方式中，通信芯片706可以是处理器704的部分。根据其应用，计算装置700可以包括可以物理以及电耦合或不耦合到主板702的其他部件。这些其他部件包括，但不限于易失性存储器(例如，DRAM 732)、非易失性存储器(例如，ROM 735)、闪速存储器(例如，NAND或NOR)、磁存储器(MRAM 730)、图形处理器722、数字信号处理器、密码处理器、芯片组712、天线725、触摸屏显示器715、触摸屏控制器765、电池716、音频编码解码器、视频编码解码器、功率放大器721、全球定位系统(GPS)装置740、罗盘745、加速度计、陀螺仪、扬声器720、相机741和海量存储装置(例如，硬盘驱动器、固态驱动器(SSD)、紧致盘(CD)、数字通用光盘(DVD)等)，等等。在一些示范性实施例中，上述功能块的至少一个包括例如如本文别处所述在单个金属化部层级之内具有不同高度的线金属化部的互连结构。
通信芯片706可以实现无线通信，以用于向计算装置700传输数据以及传输来自计算装置700的数据。术语“无线”及其派生词可以用于描述可以通过非固体介质经由使用调制电磁辐射来传送数据的电路、装置、系统、方法、技术、通信信道等。该术语并不暗示关联的装置不包含任何线路，尽管在一些实施例中它们可以不包含。通信芯片706可以实施若干无线标准或协议的任何标准或协议，包括，但不限于本文别处所述那些。如上所述，计算装置700可以包括多个通信芯片706。例如，第一通信芯片可以专用于诸如Wi-Fi和蓝牙的短程无线通信，第二通信芯片可以专用于诸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO或其他的长程无线通信。
将认识到，本发明不限于这样描述的实施例，而是可以加以修改和改变而实践，而不脱离所附权利要求的范围。例如，以上实施例可以包括如下进一步提供的特征的特定组合。
在第一示例中，一种集成电路(IC)互连结构包括第一厚度的电介质材料之内的通孔金属化部、第一厚度的电介质材料上方的第二厚度的电介质材料，以及第二厚度的电介质材料上方的第三厚度的电介质材料，其间为硬掩模材料层。该IC互连结构还包括第三厚度的电介质材料之内的第一线金属化部，该第一线金属化部具有顶表面以及正交于顶表面的第一高度，该第一高度至少等于电介质材料的第三厚度。该IC互连结构还包括具有与第一线金属化部的顶表面共面的顶表面的第二线金属化部，该第二线金属化部具有正交于顶表面的第二高度，第二高度大于第一高度。
在第二示例中，对于任何第一示例来说，该通孔金属化部具有通孔直径。该第一线金属化部和第二线金属化部都具有大于通孔直径的纵向长度，并且第二线金属化部的一部分与通孔金属化部接触。
在第三示例中，对于第一到第二示例的任何示例来说，第一线金属化部与沟槽硬掩模材料层接触，第一高度不大于电介质材料的第三厚度与硬掩模材料层的厚度之和。第二高度至少等于电介质材料的第二厚度、电介质材料的第三厚度和硬掩模材料层的厚度之和。
在第四示例中，对于第一到第三示例的任何示例来说，第一线金属化部具有第一横向宽度。第二线金属化部的底部部分具有不大于穿过硬掩模材料层的开口的横向宽度的第二横向宽度。第二线金属化部的顶部部分具有第一高度之内的第三横向宽度，第三横向宽度大于穿过硬掩模材料层的开口的横向宽度。
在第五示例中，对于任何其他示例来说，该IC互连结构还包括第一厚度和第二厚度的电介质材料之间的沟槽停止材料层。第二高度至少等于电介质材料的第二厚度、电介质材料的第三厚度、硬掩模材料层的厚度和沟槽停止材料层的厚度之和。
在第六示例中，对于任何第五示例来说，第一线金属化部接触硬掩模材料层。第一高度大于电介质材料的第三厚度和硬掩模材料层的厚度之和，但小于电介质材料的第三厚度、硬掩模材料层的厚度和电介质材料的第二厚度之和。
在第七示例中，对于第一到第六示例的任何示例来说，第二线金属化部具有沿第一纵向长度的第二高度，并具有第二纵向长度上方的第一高度。
在第八示例中，对于第一到第七示例的任何示例来说，第一线金属化部和第二线金属化部包括铜。第一、第二和第三厚度的电介质材料包括低k电介质材料。硬掩模材料层包括具有大于第一、第二和第三厚度的电介质材料的任何电介质材料的第二介电常数的第一介电常数的电介质材料。
在第九示例中，一种集成电路(IC)结构包括器件层，该器件层包括多个晶体管，多个晶体管包括一种或多种半导体材料。该IC结构包括器件层上方的多个互连层级。互连层级的各个层级还包括第一厚度的电介质材料之内的通孔金属化部、第一厚度的电介质材料上方的第二厚度的电介质材料，以及第二厚度的电介质材料上方的第三厚度的电介质材料，其间为硬掩模材料层。互连层级的各个层级还包括第三厚度的电介质材料之内的第一线金属化部，该第一线金属化部具有顶表面以及正交于顶表面的第一高度，该第一高度至少等于电介质材料的第三厚度。互连层级的各个层级还包括具有与第一线金属化部的顶表面共面的顶表面的第二线金属化部，该第二线金属化部具有正交于顶表面的第二高度，第二高度大于第一高度。
在第十示例中，一种计算机平台包括电源，以及耦合到电源的第九示例的IC结构。
在第十一示例中，一种制造互连结构的方法包括接收工件，该工件包括第一厚度的电介质材料之内的通孔金属化部。该方法包括在通孔金属化部和第一厚度的电介质材料上方沉积第二厚度的电介质材料。该方法包括在第二厚度的电介质材料上方沉积硬掩模材料层，以及形成通过硬掩模材料层的开口。该方法包括在沟槽和硬掩模材料层上方沉积第三厚度的电介质材料，该第三厚度的电介质材料填充开口。该方法包括相对于硬掩模材料层穿过第三厚度的电介质材料选择性地蚀刻第一沟槽和第二沟槽。第一沟槽与硬掩模材料层相交，蚀刻停止于第一深度。第二沟槽与开口相交，蚀刻停止于电介质材料的第一厚度或第二厚度之内的第二深度。该方法包括向第一和第二沟槽中沉积金属化部。该方法包括利用第三厚度的电介质材料的顶表面对第一和第二沟槽的顶表面进行平面化。
在第十二示例中，对于任何第十一示例来说，蚀刻第一沟槽和第二沟槽包括在第三厚度的电介质材料上方沉积掩模材料，图案化第一宽度的第一开口，该第一宽度与硬掩模材料完全重叠，以及图案化第二宽度的第二开口，该第二宽度大于穿过硬掩模材料层的开口的宽度。蚀刻第一沟槽和第二沟槽包括与第一开口对准地蚀刻第三厚度的电介质材料，以形成第一沟槽，以及与第二开口对准地穿过第三厚度的电介质材料进行蚀刻，以及与硬掩模材料中的开口对准地蚀刻到第二厚度的电介质材料中，以形成第二沟槽。
在第十三示例中，对于任何第十二示例来说，穿过硬掩模材料中的开口到第二厚度的电介质材料中的蚀刻对于硬掩模材料是选择性的。
在第十四示例中，对于第十一到第十三示例的任何示例来说，该方法还包括在沉积第二厚度的电介质材料之前在通孔金属化部和第一厚度的电介质材料上方沉积沟槽停止材料层。
在第十五示例中，对于任何第十四示例来说，蚀刻第一沟槽和第二沟槽包括在第三厚度的电介质材料上方沉积掩模材料，图案化第一宽度的第一开口，该第一宽度与硬掩模材料完全重叠，以及图案化第二宽度的第二开口，该第二宽度大于穿过硬掩模材料层的开口的宽度。蚀刻第一沟槽和第二沟槽还包括与第一开口对准地蚀刻第三厚度的电介质材料，以形成第一沟槽，以及与第二开口对准地穿过第三厚度的电介质材料进行蚀刻，以及与硬掩模材料中的开口对准地各向异性地蚀刻到第二厚度的电介质材料和沟槽停止材料层中。
在第十六示例中，对于第十一到第十五示例的任何示例来说，沉积硬掩模材料包括沉积具有第一相对介电常数的电介质材料，沉积第二厚度的材料包括沉积具有低于第一相对介电常数的第二相对介电常数的电介质材料。
在第十七示例中，对于第十一到第十六示例的任何示例来说，第一深度不大于电介质材料的第三厚度和沟槽硬掩模材料层的厚度之和，第二深度至少等于电介质材料的第二厚度、电介质材料的第三厚度和沟槽硬掩模材料层的厚度之和。
在第十八示例中，对于第十一到第十七示例的任何示例来说，将金属化部沉积到第一和第二沟槽中包括至少沉积铜。
在第十九示例中，对于任何第十八示例来说，将金属化部沉积到第一和第二沟槽中还包括在硬掩模材料的在第一沟槽的底部的一部分上方沉积金属化部。
在第二十示例中，对于第十一到第十八示例的任何示例来说，穿过硬掩模材料层形成开口还包括利用各向异性蚀刻工艺蚀刻硬掩模材料的未被掩蔽的部分。
尽管已经参考各实施方式描述了本文阐述的特定特征，但本说明书并非意在以限制性意义被解释。因此，本文所述实施方式的各种修改以及对本公开所属领域技术人员而言显而易见的其他实施方式被视为落在本公开的精神和范围之内。

Claims (20)

1.一种集成电路(IC)互连结构，包括：
第一厚度的电介质材料之内的通孔金属化部；
所述第一厚度的电介质材料上方的第二厚度的电介质材料；
所述第二厚度的电介质材料上方的第三厚度的电介质材料，硬掩模材料层位于所述第二厚度的电介质材料与所述第三厚度的电介质材料之间；
所述第三厚度的电介质材料之内的第一线金属化部，所述第一线金属化部具有顶表面以及正交于所述顶表面的第一高度，所述第一高度至少等于电介质材料的所述第三厚度；以及
具有与所述第一线金属化部的顶表面共面的顶表面的第二线金属化部，所述第二线金属化部具有正交于所述顶表面的第二高度，所述第二高度大于所述第一高度。
2.根据权利要求1所述的IC互连结构，其中：
所述通孔金属化部具有通孔直径；
所述第一线金属化部和所述第二线金属化部都具有大于所述通孔直径的纵向长度；并且
所述第二线金属化部的一部分接触所述通孔金属化部。
3.根据权利要求1所述的IC互连结构，其中：
所述第一线金属化部与所述沟槽硬掩模材料层接触，并且所述第一高度不大于电介质材料的所述第三厚度与所述硬掩模材料层的厚度之和；并且
所述第二高度至少等于电介质材料的所述第二厚度、电介质材料的所述第三厚度和所述硬掩模材料层的厚度之和。
4.根据权利要求1-3中的任一项所述的IC互连结构，其中：
所述第一线金属化部具有第一横向宽度；
所述第二线金属化部的底部部分具有不大于穿过所述硬掩模材料层的开口的横向宽度的第二横向宽度；并且
所述第二线金属化部的顶部部分具有所述第一高度之内的第三横向宽度，所述第三横向宽度大于穿过所述硬掩模材料层的所述开口的所述横向宽度。
5.根据权利要求4所述的IC互连结构，还包括位于所述第一厚度的电介质材料和所述第二厚度的电介质材料之间的沟槽停止材料层，其中，所述第二高度至少等于电介质材料的所述第二厚度、电介质材料的所述第三厚度、所述硬掩模材料层的厚度和所述沟槽停止材料层的厚度之和。
6.根据权利要求5所述的IC互连结构，其中：
所述第一线金属化部与所述硬掩模材料层接触；并且
所述第一高度大于电介质材料的所述第三厚度和所述硬掩模材料层的厚度之和，但小于电介质材料的所述第三厚度、所述硬掩模材料层的厚度和电介质材料的所述第二厚度之和。
7.根据权利要求1-3中的任一项所述的IC互连结构，其中，所述第二线金属化部具有沿第一纵向长度的第二高度，并且具有第二纵向长度上方的所述第一高度。
8.根据权利要求1-3中的任一项所述的IC互连结构，其中：
所述第一线金属化部和所述第二线金属化部包括铜；
所述第一厚度的电介质材料、所述第二厚度的电介质材料和所述第三厚度的电介质材料包括低k电介质材料；并且
所述硬掩模材料层包括具有大于所述第一厚度的电介质材料、所述第二厚度的电介质材料和所述第三厚度的电介质材料中的任何电介质材料的第二介电常数的第一介电常数的电介质材料。
9.一种集成电路(IC)结构，包括：
包括多个晶体管的器件层，所述多个晶体管包括一种或多种半导体材料；以及
所述器件层上方的多个互连层级，其中，所述互连层级的各个层级还包括：
第一厚度的电介质材料之内的通孔金属化部；
所述第一厚度的电介质材料上方的第二厚度的电介质材料；
所述第二厚度的电介质材料上方的第三厚度的电介质材料，硬掩模材料层位于所述第二厚度的电介质材料和所述第三厚度的电介质材料之间；
所述第三厚度的电介质材料之内的第一线金属化部，所述第一线金属化部具有顶表面以及正交于所述顶表面的第一高度，所述第一高度至少等于电介质材料的所述第三厚度；以及
具有与所述第一线金属化部的顶表面共面的顶表面的第二线金属化部，所述第二线金属化部具有正交于所述顶表面的第二高度，所述第二高度大于所述第一高度。
10.一种计算机平台，包括：
电源；以及
耦合到所述电源的根据权利要求9所述的IC结构。
11.一种制造互连结构的方法，所述方法包括：
接收工件，所述工件包括第一厚度的电介质材料之内的通孔金属化部；
在所述通孔金属化部和所述第一厚度的电介质材料上方沉积第二厚度的电介质材料；
在所述第二厚度的电介质材料上方沉积硬掩模材料层；
穿过所述硬掩模材料层形成开口；
在所述沟槽和所述硬掩模材料层上方沉积第三厚度的电介质材料，所述第三厚度的电介质材料填充所述开口；
相对于所述硬掩模材料层穿过所述第三厚度的电介质材料选择性地蚀刻第一沟槽和第二沟槽，其中，所述第一沟槽与所述硬掩模材料层相交并且蚀刻停止于第一深度，并且其中，所述第二沟槽与所述开口相交并且蚀刻停止于电介质材料的所述第一厚度或电介质材料的所述第二厚度之内的第二深度；
将金属化部沉积到所述第一沟槽和所述第二沟槽中；以及
利用所述第三厚度的电介质材料的顶表面对所述第一沟槽和所述第二沟槽的顶表面进行平面化。
12.根据权利要求11所述的方法，其中，蚀刻所述第一沟槽和所述第二沟槽包括：
在所述第三厚度的电介质材料上方沉积掩模材料；
图案化第一宽度的第一开口，所述第一宽度与所述硬掩模材料完全重合；
图案化第二宽度的第二开口，所述第二宽度大于穿过所述硬掩模材料层的所述开口的宽度；
与所述第一开口对准地蚀刻到所述第三厚度的电介质材料中，以形成所述第一沟槽；以及
与所述第二开口对准地穿过所述第三厚度的电介质材料进行蚀刻，并且与所述硬掩模材料中的所述开口对准地蚀刻到所述第二厚度的电介质材料中，以形成所述第二沟槽。
13.根据权利要求12所述的方法，其中，穿过所述硬掩模材料中的所述开口到所述第二厚度的电介质材料中的蚀刻对于所述硬掩模材料是选择性的。
14.根据权利要求11-13中的任一项所述的方法，还包括在沉积所述第二厚度的电介质材料之前在所述通孔金属化部和所述第一厚度的电介质材料上方沉积沟槽停止材料层。
15.根据权利要求14所述的方法，其中，蚀刻所述第一沟槽和所述第二沟槽包括：
在所述第三厚度的电介质材料上方沉积掩模材料；
图案化第一宽度的第一开口，所述第一宽度与所述硬掩模材料完全重合；
图案化第二宽度的第二开口，所述第二宽度大于穿过所述硬掩模材料层的所述开口的宽度；
与所述第一开口对准地各向异性蚀刻所述第三厚度的电介质材料，以形成所述第一沟槽；以及
与所述第二开口对准地穿过所述第三厚度的电介质材料进行各向异性蚀刻，并且与所述硬掩模材料中的所述开口对准地各向异性蚀刻到所述第二厚度的电介质材料和所述沟槽停止材料层中。
16.根据权利要求11-13中的任一项所述的方法，其中，沉积所述硬掩模材料包括沉积具有第一相对介电常数的电介质材料，并且沉积所述第二厚度的材料包括沉积具有低于所述第一相对介电常数的第二相对介电常数的电介质材料。
17.根据权利要求11-13中的任一项所述的方法，其中：
所述第一深度不大于电介质材料的所述第三厚度和所述沟槽硬掩模材料层的厚度之和；并且
所述第二深度至少等于电介质材料的所述第二厚度、电介质材料的所述第三厚度和所述沟槽硬掩模材料层的厚度之和。
18.根据权利要求11-13中的任一项所述的方法，其中，将金属化部沉积到所述第一沟槽和所述第二沟槽中包括至少沉积铜。
19.根据权利要求18所述的方法，其中，将金属化部沉积到所述第一沟槽和所述第二沟槽中还包括在所述硬掩模材料的在所述第一沟槽的底部的部分上方沉积所述金属化部。
20.根据权利要求11-13中的任一项所述的方法，其中，穿过所述硬掩模材料层形成所述开口还包括利用各向异性蚀刻工艺蚀刻所述硬掩模材料的未被掩蔽的部分。
CN202011545573.4A 2020-06-25 2020-12-24 用于集成电路结构的多高度多宽度互连线金属化部 Pending CN113851452A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/911,879 2020-06-25
US16/911,879 US12002754B2 (en) 2020-06-25 Multi-height and multi-width interconnect line metallization for integrated circuit structures

Publications (1)

Publication Number Publication Date
CN113851452A true CN113851452A (zh) 2021-12-28

Family

ID=78972131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011545573.4A Pending CN113851452A (zh) 2020-06-25 2020-12-24 用于集成电路结构的多高度多宽度互连线金属化部

Country Status (2)

Country Link
CN (1) CN113851452A (zh)
TW (1) TW202201690A (zh)

Also Published As

Publication number Publication date
US20210407907A1 (en) 2021-12-30
TW202201690A (zh) 2022-01-01

Similar Documents

Publication Publication Date Title
KR102100273B1 (ko) 로컬 레벨간 상호접속부를 갖는 모놀리식 3차원(3d) ic들
US10243034B2 (en) Pillar resistor structures for integrated circuitry
US9679845B2 (en) Necked interconnect fuse structure for integrated circuits
KR20160134645A (ko) 선택적 비아 포스트들을 갖는 스케일러블 인터커넥트 구조체들
EP3929972A1 (en) Vertically spaced intra-level interconnect line metallization for integrated circuit devices
US10727113B2 (en) Methods of forming metal layer structures in semiconductor devices
US20220068707A1 (en) Plug & trench architectures for integrated circuits & methods of manufacture
US9559192B1 (en) Method of fabricating semiconductor device
KR102174144B1 (ko) 반도체 장치 및 그 제조 방법
US11830768B2 (en) Integrated circuits with line breaks and line bridges within a single interconnect level
KR102212151B1 (ko) 안티퓨즈 구조, 안티퓨즈 비트 셀 구조, 안티퓨즈 구조를 제조하는 방법 및 모놀리식 안티퓨즈 비트 셀을 형성하는 방법
US11557536B2 (en) Integrated circuits (IC's) with electro-migration (EM)—resistant segments in an interconnect level
US11527433B2 (en) Via and plug architectures for integrated circuit interconnects and methods of manufacture
US12002754B2 (en) Multi-height and multi-width interconnect line metallization for integrated circuit structures
CN113851452A (zh) 用于集成电路结构的多高度多宽度互连线金属化部
EP4202992A1 (en) Staggered vertically spaced integrated circuit line metallization with differential vias & metal-selective deposition
CN114256198A (zh) 用于集成电路的具有低电阻过孔的镶嵌互连结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination