CN113841222A - 半导体元件的电特性预测方法 - Google Patents

半导体元件的电特性预测方法 Download PDF

Info

Publication number
CN113841222A
CN113841222A CN202080036592.6A CN202080036592A CN113841222A CN 113841222 A CN113841222 A CN 113841222A CN 202080036592 A CN202080036592 A CN 202080036592A CN 113841222 A CN113841222 A CN 113841222A
Authority
CN
China
Prior art keywords
learning model
electrical characteristics
semiconductor element
characteristic
learning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080036592.6A
Other languages
English (en)
Inventor
井上圣子
幸村雄介
福留贵浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN113841222A publication Critical patent/CN113841222A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/042—Knowledge-based neural networks; Logical representations of neural networks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/048—Activation functions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Software Systems (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Biomedical Technology (AREA)
  • Artificial Intelligence (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Mathematical Physics (AREA)
  • Biophysics (AREA)
  • Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

从工序一览表预测半导体元件的电特性。使用特征量算出部、特性预测部预测半导体元件的电特性。特征量算出部包括第一学习模型、第二学习模型，特性预测部包括第三学习模型。第一学习模型包括学习用来生成半导体元件的工序一览表的步骤、生成第一特征值的步骤。第二学习模型包括学习由该工序一览表生成的半导体元件的电特性的步骤、生成第二特征值的步骤。第三学习模型包括使用第一特征值、第二特征值进行多模态学习的步骤、输出用于半导体元件特性的计算式的变数值的步骤。第一至第三学习模型包括彼此不同的神经网络。

Description

半导体元件的电特性预测方法
技术领域
本发明的一个方式涉及一种使用工序方案、电特性和图像数据中的任一个或多个的多模态学习模型的学习方法。此外，本发明的一个方式涉及一种利用使用工序方案、电特性和图像数据中的任一个或多个的多模态已学习模型预测半导体元件的电特性的方法。本发明的一个方式涉及一种利用计算机的半导体元件的电特性预测方法。
注意，在本说明书等中，半导体元件是指能够通过利用半导体特性而工作的元件。作为一个例子，是晶体管、二极管、发光元件或受光元件等半导体元件。另一个例子的半导体元件是由电容器、电阻器、电感器等的导电膜或绝缘膜等生成的无源元件。另一个例子的半导体元件是具有包括半导体元件或无源元件的电路的半导体装置。
背景技术
近年来，在使用人工智能(AI：Artificial Intelligence)的领域、机器人的领域或功率IC等处理高功率的能源领域中已对新颖的半导体元件进行开发以解决运算量增大或功耗增大等的问题。市场要求的集成电路或用于集成电路的半导体元件变复杂，而对具有新颖的功能的集成电路有尽早启动的要求。但是，半导体元件开发的工艺设计、装置设计或电路设计上需要熟练工人的知识、技巧或经验等。
近年来，已知利用遗传算法调整晶体管的物理模型的参数的方法。专利文献1公开了利用遗传算法调整晶体管的物理模型的参数的参数调整装置。
[先行技术文献]
[专利文献]
[专利文献1]日本专利申请公开第2005-38216号公报
发明内容
发明所要解决的技术问题
为了开发半导体元件需要工艺设计、装置设计及电路设计。作为一个例子，在形成半导体元件时，半导体元件通过组合多个工艺工序形成。半导体元件有在工艺工序顺序改变时其电特性变化的问题。注意，即使采用相同的工序，在制造装置或工艺条件不同时半导体元件的电特性也不同。
半导体元件有如下问题：即使采用相同的工序、具有相同的功能的不同装置以及相同的条件形成，也由于微型化进展呈现不同电特性。例如有制造装置的膜厚精度或加工精度等的原因、由于微型化物理模型不同的原因。为了查明原因，需要进行各种实验或评价的时间。
如上所述，影响到半导体元件的电特性的原因涉及许多方面，如工艺工序的顺序、制造装置、工艺条件、微型化、膜厚精度及加工精度，精确预测半导体元件的电特性是非常困难的。
鉴于上述问题，本发明的一个方式的目的之一是提供一种半导体装置的简单的电特性预测方法。本发明的一个方式的目的之一是提供一种利用计算机的半导体元件的简单的电特性预测方法。本发明的一个方式的目的之一是包括一种学习半导体元件的工序一览表输出第一特征值的神经网络。本发明的一个方式的目的之一是包括一种学习由半导体元件的该工序一览表生成的半导体元件的电特性并输出第二特征值的神经网络。本发明的一个方式的目的之一是包括一种学习由半导体元件的该工序一览表生成的半导体元件的截面示意图或截面观察图像并输出第三特征值的神经网络。本发明的一个方式的目的之一是包括一种使用第一至第三特征值进行多模态学习的神经网络。本发明的一个方式的目的之一是进行多模态学习的神经网络输出用于表示半导体元件的电特性的计算式的变数值。
注意，这些目的的记载并不妨碍其他目的的存在。注意，本发明的一个方式并不需要实现所有上述目的。上述目的以外的目的可以显而易见地从说明书、附图、权利要求书等的描述中看出，并且可以从该描述中抽取上述目的以外的目的。
解决技术问题的手段
本发明的一个方式是一种包括特征量算出部以及特性预测部的半导体元件的电特性预测方法。特征量算出部包括第一学习模型及第二学习模型，特性预测部包括第三学习模型。半导体元件的电特性预测方法包括：第一学习模型学习用来生成半导体元件的工序一览表的步骤；第一学习模型生成第一特征值的步骤；第二学习模型学习由工序一览表生成的半导体元件的电特性的步骤；第二学习模型生成第二特征值的步骤；第三学习模型使用第一特征值及第二特征值进行多模态学习的步骤；以及第三学习模型输出用于表示半导体元件的电特性的计算式的变数值的步骤。
在上述结构的半导体元件的电特性预测方法中，特征量算出部包括第四学习模型。上述方法包括第四学习模型学习使用工序一览表生成的截面示意图的步骤；第四学习模型生成第三特征值的步骤；第三学习模型使用第一特征值、第二特征值、第三特征值进行多模态学习的步骤；以及第三学习模型输出用于表示半导体元件的电特性的计算式的变数值的步骤。
在上述结构的半导体元件的电特性预测方法中，第一学习模型包括第一神经网络，第二学习模型包括第二神经网络。上述方法优选包括第一神经网络所生成的第一特征值更新第二神经网络的权系数的步骤。
在上述结构的半导体元件的电特性预测方法中，优选的是，在第一学习模型被供应用于推论的工序一览表且第二学习模型被供应施加到半导体元件的端子的电压的值时，上述方法包括第二学习模型输出对应于电压的值的电流值的步骤。
在上述结构的半导体元件的电特性预测方法中，优选的是，在第一学习模型被供应用于推论的工序一览表且第二学习模型被供应施加到半导体元件的端子的电压的值时，上述方法包括第三学习模型输出用于半导体元件的电特性的计算式的变数值的步骤。
在上述结构的半导体元件的电特性预测方法中，半导体元件优选为晶体管。注意，晶体管优选在半导体层中包含金属氧化物。
发明效果
本发明的一个方式可以提供一种半导体元件的简单的电特性预测方法。本发明的一个方式可以提供一种利用计算机的半导体元件的简单的电特性预测方法。本发明的一个方式可以包括一种学习半导体元件的工序一览表输出第一特征值的神经网络。本发明的一个方式可以包括一种学习由半导体元件的该工序一览表生成的半导体元件的电特性并输出第二特征值的神经网络。本发明的一个方式可以包括一种学习由半导体元件的该工序一览表生成的半导体元件的截面示意图或截面图像并输出第三特征值的神经网络。本发明的一个方式可以包括一种使用第一至第三特征值进行多模态学习的神经网络。本发明的一个方式可以进行多模态学习的神经网络输出用于表示半导体元件的电特性的计算式的变数值。
注意，本发明的一个方式的效果不局限于上述列举的效果。上述列举的效果并不妨碍其他效果的存在。另外，其他效果是指将在下面的记载中描述的上述以外的效果。本领域技术人员可以从说明书或附图等的记载中导出并适当抽出上述以外的效果。此外，本发明的一个方式实现上述效果及/或其他效果中的至少一个效果。因此，本发明的一个方式有时不具有上述列举的效果。
附图说明
图1是说明半导体元件的电特性预测方法的图。
图2A、图2B、图2C、图2D是说明工序一览表的表。
图3A、图3B是说明工序一览表的图。图3C是说明学习工序一览表的神经网络的图。
图4A、图4B是说明半导体元件的电特性的图。图4C是说明学习电特性的神经网络的图。
图5是说明半导体元件的电特性预测方法的图。
图6A是说明学习图像数据的神经网络的图。图6B是说明半导体元件的截面示意图的图。图6C是说明半导体元件的截面观察图像的图。
图7是说明半导体元件的电特性预测方法的图。
图8是说明半导体元件的电特性预测方法的图。
图9是说明使程序工作的计算机的图。
具体实施方式
参照附图对实施方式进行详细说明。注意，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
注意，在以下说明的发明的结构中，在不同的附图之间共同使用同一附图标记来表示同一部分或具有同一功能的部分，而省略其重复说明。此外，当表示具有相同功能的部分时有时使用相同的阴影线，而不特别附加附图标记。
另外，为了便于理解，有时附图中示出的各构成的位置、大小及范围等并不表示其实际的位置、大小及范围等。因此，所公开的发明不一定局限于附图所公开的位置、大小、范围等。
此外，在本说明书中使用的“第一”、“第二”、“第三”等序数词是为了方便识别构成要素而附的，而不是为了在数目方面上进行限定的。
(实施方式)
在本发明的一个方式中对半导体元件的电特性预测方法进行说明。作为一个例子，在半导体元件的电特性预测方法中使用特征量算出部及特性预测部。特征量算出部包括第一学习模型、第二学习模型，且特性预测部包括第三学习模型。注意，第一学习模型包括第一神经网络，第二学习模型包括第二神经网络，第三学习模型包括第三神经网络。注意，第一至第三神经网络优选彼此不同。
首先，对用来预测半导体元件的电特性的学习方法进行说明。
作为一个例子，说明第一学习模型学习用来生成半导体元件的工序一览表的情况。第一学习模型通过被供应用来生成半导体元件的工序一览表更新第一神经网络的权系数。也就是说，第一神经网络为学习工序一览表作为监督数据的神经网络。以后作为一个例子将半导体元件换称为晶体管进行说明。注意，半导体元件不局限于晶体管。晶体管为一个例子，半导体元件也可以为二极管、热敏电阻器、陀螺仪传感器、加速度传感器、发光元件或受光元件等。注意，半导体元件可以包括电阻器或电容器等。
注意，上述工序一览表为组合形成晶体管时需要的多个工序的信息。接着，对在工序一览表中记载的一个工序项目进行说明。工序项目优选至少包括工序ID、装置ID及条件。注意，工序的种类有成膜工序、洗涤工序、抗蚀剂涂敷工序、曝光工序、显影工序、加工工序、焙烧工序、剥离工序和掺杂工序等中的至少一个或多个工序。此外，条件包括每个装置的设定条件等。
每个工序ID表示的工序内容有时使用具有不同功能的装置进行。例如，在成膜工序中使用有机金属气相沉积法(MOCVD)、化学气相沉积法(CVD)或溅射法等。因此，作为供应给第一学习模型的信息，通过以一个代码表示工序ID及装置ID可以管理二维信息作为一维信息。通过使用代码表示工序ID及装置ID，减少学习项目来减少运算量。此外，在图2中详细说明代码生成方法。
再者，第一学习模型利用基于工序一览表学习的第一神经网络生成第一特征值。
在本发明的一个方式中，在进行第一学习模型的学习的同时第二学习模型学习由第一模型生成的晶体管的电特性。详细地说，第二学习模型学习由供应给第一学习模型的工序一览表生成的晶体管的电特性。第二学习模型通过被供应该晶体管的电特性更新第二神经网络的权系数。也就是说，第二神经网络为学习晶体管的电特性作为监督数据的神经网络。作为一个例子，晶体管的电特性可以使用评价晶体管的温度特性或阈值电压等的Id-Vgs特性、评价晶体管的饱和特性的Id-Vds特性。
漏极电流Id示出对晶体管的栅极端子、漏极端子及源极端子供应电压时在漏极端子中流过的电流的大小。注意，Id-Vgs特性是指对晶体管的栅极端子供应不同电压时的漏极电流Id的变化。此外，Id-Vds特性是指对晶体管的漏极端子供应不同电压时的漏极电流值Id的变化。
再者，第二学习模型利用学习由工序一览表生成的晶体管的电特性的第二神经网络生成第二特征值。
接着，第三学习模型使用第一特征值及第二特征值进行多模态学习。第三学习模型通过被供应第一特征值及第二特征值更新第三神经网络的权系数。也就是说，第三神经网络为学习工序一览表以及对应于工序一览表的晶体管的电特性作为监督数据的神经网络。
注意，多模态学习是指使用由用来生成半导体元件的工序一览表生成的第一特征值、使用由该工序一览表生成的半导体元件的电特性生成的第二特征值那样的不同方式的信息进行学习。作为一个例子，将由不同方式的多个信息生成的特征值用作输入信息的神经网络可以被称为包括多模态接口的神经网络。在本发明的一个方式中，第三神经网络相当于包括多模态接口的神经网络。
作为一个例子，第三学习模型输出用于表示晶体管的电特性的计算式的变数值。也就是说，该变数值为利用半导体元件的电特性预测方法预测的值。
作为一个例子，将晶体管的缓变沟道近似式用作表示晶体管的电特性的计算式。算式(1)表示晶体管的饱和区域的电特性。算式(2)表示晶体管的线性区域的电特性。
[算式1]
Figure BDA0003358384900000071
[算式2]
Figure BDA0003358384900000072
晶体管的电特性预测方法所预测的变数有用于算式(1)或(2)的漏极电流Id、场效应迁移率μFE、栅极绝缘膜的单位面积容量Cox、沟道长度L、沟道宽度W或阈值电压Vth等的变数。注意，供应给栅极端子的栅极电压Vg或供应给漏极端子的漏极电压Vd优选被供应后面说明的推论数据。注意，第三学习模型可以输出所有的上述变数值，也可以输出上述变数值中的任一个或多个。
半导体元件的电特性预测方法由于利用监督数据学习所以根据第三学习模型的输出结果对第一至第三神经网络供应奖励。作为一个例子，第一至第三神经网络以晶体管的电特性接近从算式(1)或(2)算出的结果的方式更新权系数。
特征量算出部还包括第四学习模型。第四学习模型学习由工序一览表生成的晶体管的截面示意图。或者，第四学习模型学习由工序一览表生成的晶体管的截面SEM图像。第四学习模型通过学习晶体管的截面示意图或截面SEM图像生成第三特征值。在第四学习模型生成第三特征值时，优选同时第一学习模型生成第一特征值且第二学习模型生成第二特征值。
因此，第三学习模型使用第一特征值、第二特征值、第三特征值进行多模态学习。因此，第三学习模型输出用于表示晶体管的电特性的计算式的变数值。
再者，第一特征值更新第二神经网络的权系数。第一特征值为学习工序一览表的第一学习模型的输出。也就是说，第一特征值与由工序一览表生成的晶体管的电特性有关。
接着，对使用上述晶体管的电特性预测方法进行推论的方法进行说明。在第一学习模型被供应用于推论的工序一览表且第二学习模型被供应施加到半导体元件的端子的电压的值时，第三学习模型输出用于晶体管的电特性的计算式的变数值。
对在第一特征值更新第二神经网络的权系数时进行使用晶体管的电特性预测方法的推论的方法进行说明。第一学习模型被供应用于推论的工序一览表且第二学习模型被供应施加到晶体管的端子(栅极端子、漏极端子、源极端子)的电压的值。第二学习模型输出对应于该电压的值的流过漏极端子的电流的值作为预测值。
接着，参照图1至图8说明半导体元件的电特性预测方法。注意，对作为半导体元件使用晶体管的情况进行说明。
在图1中说明的晶体管的电特性预测方法包括特征量算出部110、特性预测部120。特征量算出部110包括学习模型210、学习模型220，特性预测部120包括学习模型230。
注意，学习模型210包括神经网络211、神经网络212。注意，在图3C中详细说明神经网络211、神经网络212。
学习模型220包括神经网络221、激活函数222。神经网络221优选包括输入层、中间层及输出层。注意，在图4C中详细说明神经网络221。
学习模型230包括由连接层231、全连接层232及全连接层233构成的神经网络。注意，连接层231包括多模态接口。在图1中，连接层231将由工序一览表生成的第一特征值与利用由工序一览表生成的晶体管的电特性生成的第二特征值结合并生成供应给全连接层232的输出数据。
全连接层233对输出端子OUT_1至OUT_w输出电特性(例如漏极电流)的预测值。上述算式(1)或算式(2)所包括的变数值对应于输出端子OUT_1至OUT_w。注意，作为其他例子，在半导体元件为电阻器或电容器时，全连接层233所输出的变数值优选使用算出电阻值的算式或算出电容的大小的算式。注意，w为1以上的整数。
图2A至图2D是说明供应给学习模型210的工序一览表的表。
图2A是说明包括在工序一览表中的最小单位的工序项目的表。注意，工序一览表由多个工序项目构成。工序项目由工序ID、装置ID以及装置的设定条件等构成。注意，虽然在图2A中未示出，但也可以记载通过各工序项目形成晶体管的哪个部分。作为包括在工序一览表中的工序项目的例子，可以举出工序ID、装置ID、条件及形成部分。作为形成部分可以举出氧化膜、电极(栅极、源极或漏极等)、半导体层等。实际上的半导体元件的形成工序中还包括接触形成、布线形成等的多个工序。
图2B作为一个例子是说明半导体元件的工序项目的表。工序ID包括成膜工序、洗涤工序、抗蚀剂涂敷工序、曝光工序、显影工序、加工工序1、加工工序2、焙烧工序、剥离工序或掺杂工序等。装置ID优选分配在每个工序中使用的装置。注意，装置的设定条件优选设定于在每个工序中使用的装置的项目。在进行相同的工序而装置ID不同时，有时对每个装置供应不同装置的设定条件。
在工序中使用的装置ID可以设定如下。例如，表示成膜工序：CVD1、洗涤工序：WAS1、抗蚀剂涂敷工序：REG1、曝光工序：PAT1、显影工序：DEV1、加工工序1：ETC1、加工工序2：CMP1、焙烧工序：OVN1、剥离工序PER1、掺杂工序：DOP1等。工序ID优选一直与装置ID关联并处理。注意，工序ID可以与装置ID组合并以一个代码表示。作为一个例子，在工序ID为成膜工序且装置ID为CVD1时，代码为0011。注意，赋予的代码作为唯一号码管理。再者，设定于每个装置的条件包括多个设定项目。注意，图2B中的j、k、m、n、p、r、s、t、u及v为1以上的整数。
图2C是说明在使用相同工序项目而使用不同装置时代码不同的表。作为一个例子，即使工序ID为成膜工序，也有利用化学气相法的装置进行成膜的方法以及利用溅射法(装置ID：SPT1)的装置进行成膜的方法。此外，即使进行使用化学气相法的成膜，也有时采用利用等离子体进行成膜的装置(装置ID：CVD1)或利用热进行成膜的装置(装置ID：CVD2)等。此外，作为其他例子，在包括多个相同的装置时，也可以在各装置中使用不同代码。作为一个例子，在工厂具有使用等离子体进行成膜的多个装置时，具有相同的功能的装置也有时形成的膜的品质不同，所以需要控制序列号。例如，晶体管的电特性有时受到工序一览表的装置ID。
图2D是说明包括在供应给学习模型210的工序一览表中的工序项目的表。作为一个例子，说明表示成膜工序的代码：0011。代码：0011意味着工序ID：成膜工序、装置ID：CVD1。此外，如图2C所示，供应给代码：0011的成膜的条件有膜厚、温度、压力、功率、气体1及气体1的流量等。详细地说，供应给代码：0011的成膜的条件为膜厚：5nm、温度：500℃、压力：200Pa、功率：150W、气体1：SiH及气体1的流量：2000sccm。注意，优选的是，工序项目可设定的条件可以根据装置改变。
图3A及图3B是说明工序一览表的一部分的图。图3C是说明学习工序一览表的神经网络的图。
作为一个例子，参照图3A所示的工序一览表的一部分说明对通过成膜工序成膜的膜进行加工的工序。首先，通过成膜工序形成所指定的膜。成膜条件等为了简化起见省略记载。注意，作为在成膜工序中使用的装置使用代码：0011的装置ID：CVD1。注意，在以后说明的工序中，参照附图(图2B等)，而省略各工序的每个条件的说明。
接着，在抗蚀剂涂敷工序中，在所成膜的该膜上涂敷光致抗蚀剂。接着，在曝光工序中，该膜的掩模图案被转印到光致抗蚀剂。接着，在显影工序中，使用显影液去除转印的掩模图案以外的光致抗蚀剂，形成光致抗蚀剂的掩模图案。注意，显影工序也可以包括焙烧光致抗蚀剂的工序。接着，在加工工序1中，使用形成于光致抗蚀剂的掩模图案对该膜进行加工。接着，在剥离工序中剥离光致抗蚀剂。
图3B与图3A不同，在成膜工序后追加洗涤工序并在剥离工序后追加焙烧工序。作为一个例子，通过在成膜工序后追加洗涤工序，去除残留在所成膜的该膜上的杂质或者使该膜上部的形成面的凹凸均匀。此外，通过在剥离工序后追加焙烧工序，可以去除残留在被加工的该膜上的杂质(有机溶剂或水分等)，或者通过焙烧该膜促进包含于膜中的元素的反应，可以改变膜质。注意，通过焙烧该膜，膜密度变高，可以使膜质变硬。
图3B通过追加与图3A不同的工序在成膜工序中成膜的膜具有不同特性。因此，工序一览表影响到由工序一览表生成的晶体管的电特性。
图3C是说明学习工序一览表作为学习数据的学习模型210的图。学习模型210包括神经网络211及神经网络212。
对神经网络211根据工序一览表按工序顺序供应工序项目。工序项目如图2D所示以一个代码表示工序及在工序中使用的装置名称。每个代码被供应设定于所使用的装置的多个条件。每个条件以数字或对数字赋予单位的方式供应。注意，神经网络211也可以被供应多个工序项目按工序顺序记载的文件夹。
作为一个例子，神经网络211优选使用Word2Vec(W2V)使工序项目向量化。注意，为了使文本数据向量化，可以使用Word2VecGloVe(Global Vectors for WordRepresentation)、Bag-of-words等。使文本数据向量化可以换称为转换为分布表示。分布表示可以换称为嵌入表示(特征向量或嵌入向量)。
在本发明的一个方式中，工序项目条件是词句的集合而不是文本。因此，工序一览表优选作为词句的集合处理。作为一个例子，神经网络211包括输入层211a、隐藏层211b及隐藏层211c。神经网络211输出由工序一览表生成的特征向量。注意，也可以输出多个该特征向量或者将该特征向量组合为一个。以后说明神经网络211输出多个特征向量。注意，隐藏层可以包括一个或多个隐藏层。
接着，神经网络212被供应由神经网络211生成的多个特征向量。神经网络212优选使用DAN(Deep Averageing Network)。作为一个例子，神经网络212包括AGGREGATE层212a、全连接层212b及全连接层212c。AGGREGATE层212a可以一共处理神经网络211所输出的多个特征向量。
全连接层212b及全连接层212c优选作为激活函数包括sigmoid函数、阶梯函数或斜坡函数(Rectifield Linear Unit)等。激活函数为非线性的函数在使复杂的学习数据特征向量化时很有效。因此，神经网络212可以使构成工序一览表的工序项目的特征向量平均化组合为一个特征向量。所组合的特征向量被供应给学习模型230。注意，有时全连接层为一个或多个。
图4A或图4B是说明由学习模型210在学习时使用的工序一览表生成的晶体管的电特性的图。图4C是说明学习晶体管的电特性的神经网络的图。
图4A是示出用来评价晶体管的饱和特性的Id-Vds特性的图。Id-Vds特性示出对晶体管的栅极端子、漏极端子及源极端子供应电压时流过漏极端子的电流。也就是说，Id-Vds特性为对晶体管的漏极端子供应不同电压时的漏极电流的值Id。在图4A中，在对晶体管的栅极端子供应固定电位的情况下标绘出对晶体管的漏极端子供应电位A1至电位A10时的漏极电流Id。
图4B是示出用来评价晶体管的线性特性的Id-Vgs特性的图。Id-Vgs特性示出对晶体管的栅极端子、漏极端子及源极端子供应电压时流过漏极端子的电流。也就是说，Id-Vgs特性为对晶体管的栅极端子供应不同电压时的漏极电流的值Id。在图4B中，在对晶体管的漏极端子供应固定电位的情况下标绘出对晶体管的栅极端子供应电位A1至电位A10时的漏极电流Id。
图4C是说明使用图4A或图4B的数据学习晶体管的电特性的神经网络221的图。作为一个例子，在神经网络221中输入层被供应施加到晶体管的漏极端子的电压Vd、施加到晶体管的栅极端子的电压Vg及施加到晶体管的源极端子的电压Vs。再者，在采用上述条件时，也可以被供应流过晶体管的漏极端子的电流Id。
作为一个例子，在神经网络221中，输入层包括神经元X1至X4，隐藏层包括神经元Y1至Y10，输出层包括神经元Z1。神经元Z1使电特性特征向量化，激活函数222输出预测值。隐藏层所包括的神经元的个数优选与作为学习数据供应的plot个数相等。或者，隐藏层所包括的神经元的个数优选比作为学习数据供应的plot个数多。当隐藏层所包括的神经元的个数比作为学习数据供应的plot个数多时，学习模型220详细地学习晶体管的电特性。注意，神经元Z1具有激活函数222的功能。
作为一个例子，说明神经网络221学习晶体管的电特性的方法。首先，神经元X1被供应施加到晶体管的漏极端子的电压Vd，神经元X2被供应施加到晶体管的栅极端子的电压Vg，神经元X3被供应施加到晶体管的源极端子的电压Vs，神经元X4被供应流过晶体管的漏极端子的漏极电流Id。此时，漏极电流Id作为监督数据被供应。以神经元Z1的输出或激活函数222的输出接近漏极电流Id的方式更新隐藏层的权系数。注意，在作为学习数据不被供应漏极电流Id时，以神经元Z1的输出或激活函数222的输出接近漏极电流Id的方式学习。
注意，在图4C中，说明晶体管的电特性根据plot点依次供应的例子，但是所有的plot点也可以同时供应给神经网络221。神经网络221由于高速处理运算，所以对半导体元件的开发期间的缩短有效。
此外，学习模型220优选与学习模型210并联学习。供应给学习模型210的工序一览表与供应给学习模型220的电特性的关联性较高。因此，作为用来预测晶体管的电特性的学习，对学习模型220与学习模型210进行并联学习很有效。
接着，说明特性预测部120。特性预测部120援用图1进行说明。特性预测部120包括学习模型230。学习模型230为包括连接层231、全连接层232及全连接层233的神经网络。注意，全连接层有时为一个或多个。连接层231将不同学习模型(学习模型210、学习模型220)输出的特征向量结合并将结合的特征向量还变为一个特征向量。也就是说，通过设置连接层231特性预测部120被用作包括多模态接口的神经网络。
全连接层233对输出端子OUT_1至输出端子OUT_w输出电特性的预测值。注意，在本发明的一个方式中，输出的电特性的预测值对应于上述算式(1)或(2)的场效应迁移率μFE、栅极绝缘膜的单位面积容量Cox、沟道长度L、沟道宽度W或阈值电压Vth等。再者，优选输出漏极电压Vd或栅极电压Vg等。注意，也可以从晶体管的电特性算出的各变数值作为监督数据供应给连接层231。学习模型230通过被供应监督数据更新权系数。
图5是说明与图1不同的半导体元件的电特性预测方法的图。图5包括特征量算出部110A。特征值抽出部110A与图1所示的特征量算出部110的不同之处在于包括学习模型240。学习模型240为学习图像数据的神经网络。注意，学习模型240学习的图像数据为由工序一览表形成的晶体管的截面示意图或使用扫描型电子显微镜(SEM)观察的截面观察图像等。
特性预测部120所包括的连接层231A将由工序一览表生成的特征向量、使用由工序一览表生成的晶体管的电特性生成的特征向量以及截面示意图或由实际上的完成的截面观察图像生成的特征向量结合并生成供应给全连接层232的输出数据。
图6A是详细说明学习模型240的图。学习模型240包括卷积神经网络241及全连接层242。卷积神经网络241包括卷积层241a至卷积层241e。对卷积层数没有限制，其个数为一个以上的整数即可。注意，图6A作为一个例子示出包括五个卷积层。全连接层242包括全连接层242a至全连接层242c。因此，学习模型240可以被称为CNN(Convolutional NeuralNetwork：卷积神经网络)。
通过特征量算出部110A包括学习模型240，容易预测使用三个不同的特征向量的半导体元件的电特性。作为将要学习的图像数据的一个例子，图6B示出由供应给学习模型210的工序一览表生成的晶体管的截面示意图。此外，图6C示出由供应给学习模型210的工序一览表生成的晶体管的截面观察图像。注意，学习晶体管的截面示意图的学习模型240也可以使用与学习晶体管的截面观察图像的学习模型不同的学习模型。
作为一个例子，图6B示出半导体层、栅极氧化膜以及栅电极，图6C示出对应于图6C的半导体层、栅极氧化膜以及栅电极。有时在截面观察图像中由于晶体管的栅极氧化膜等很薄所以难以识别该膜。但是，即使是薄得有可能发生错误检测的膜也在截面示意图中有时以可识别的方式记载。因此，通过学习截面示意图，可以更精确地学习截面观察图像。因此，工序一览表的晶体管的电特性与实际上的截面观察图像关联性得到提高。由此，容易预测半导体元件的电特性。
图6B及图6C示出在半导体层中包含金属氧化物的晶体管的例子。注意，本发明的一个方式的半导体元件的电特性预测方法也可以适用于在半导体层中包含硅的晶体管。或者，也可以适用于包含化合物半导体或氧化物半导体的晶体管。注意，该半导体元件不局限于晶体管。本发明的一个方式的半导体元件的电特性预测方法也可以适用于电阻器、电容器、二极管、热敏电阻器、陀螺仪传感器、加速度传感器、发光元件或受光元件等。
图7是说明与图1不同的半导体元件的电特性预测方法的图。图7包括特征量算出部110B。图7的特征量算出部110B与图1的不同之处在于在特征量算出部110B中学习模型210的输出更新神经网络221的权系数。通过对神经网络221的权系数反映工序一览表的特征向量，神经网络221的晶体管的电特性的预测得到提高。
图7说明使用半导体元件的电特性预测方法的晶体管的电特性的预测方法。注意，在预测晶体管的电特性时，学习模型210、学习模型220及学习模型230优选已学习。首先，对神经网络211作为推论数据1供应新颖的结构的工序一览表。此外，对神经网络221作为推论数据2供应施加到晶体管的漏极端子的漏极电压、施加到晶体管的栅极端子的栅极电压、施加到晶体管的源极端子的源极电压等。
特性预测部120使用由推论数据1生成的特征向量及由推论数据2生成的特征向量预测上述算式(1)或(2)的各变数值。此外，激活函数222可以根据推论数据2输出推论结果1。推论结果1可以预测根据施加到晶体管的漏极端子的漏极电压、施加到晶体管的栅极端子的栅极电压、施加到晶体管的源极端子的源极电压等预测的漏极电流Id。
图8是说明与图5不同的半导体元件的电特性预测方法的图。图8包括特征量算出部110C。特征量算出部110C与图5所示的特征量算出部110A的不同之处在于学习模型210的输出更新神经网络221的权系数。
图8说明使用半导体元件的电特性预测方法的晶体管的电特性的预测方法。注意，在预测晶体管的电特性时，学习模型210、学习模型220、学习模型230以及学习模型240优选已学习。首先，对神经网络211作为推论数据1供应新颖的结构的工序一览表。此外，对神经网络221作为推论数据2供应施加到晶体管的漏极端子的漏极电压、施加到晶体管的栅极端子的栅极电压、施加到晶体管的源极端子的源极电压等。此外，对神经网络241作为推论数据3供应新颖的结构的截面示意图或截面观察图像。
特性预测部120使用由推论数据1生成的特征向量、由推论数据2生成的特征向量以及由推论数据3生成的特征向量预测上述算式(1)或(2)的各变数值。此外，激活函数222可以根据推论数据2输出推论结果1。推论结果1可以预测根据施加到晶体管的漏极端子的漏极电压、施加到晶体管的栅极端子的栅极电压、施加到晶体管的源极端子的源极电压等预测的漏极电流Id。
图7或图8的全连接层233对输出端子OUT_1至输出端子OUT_w输出电特性的预测值。作为一个例子，在本发明的一个方式中，该预测值对应于上述算式(1)或(2)的场效应迁移率μFE、栅极绝缘膜的单位面积容量Cox、沟道长度L、沟道宽度W或阈值电压Vth等。
图9是说明使程序工作的计算机的图。计算机10通过网络使数据库21、远程计算机22或远程计算机23连接。计算机10包括运算装置11、存储器12、输入输出接口13、通信装置14以及存贮器15。计算机10通过输入输出接口13与显示装置16a及键盘16b电连接。此外，计算机10通过通信装置14与网络接口17电连接，网络接口17通过网络与数据库21、远程计算机22、远程计算机23电连接。
这里，网络包括局域网(LAN)、因特网。此外，上述网络可以使用利用有线和无线中的一方或双方的通信。此外，在上述网络使用无线通信时，除了Wi-Fi(注册商标)、Bluetooth(注册商标)等近距离通信方式以外可以使用依据第三代移动通信系统(3G)的通信方式、依据LTE(有时称为3.9G)的通信方式、依据第四代移动通信系统(4G)的通信方式或依据第五代移动通信系统(5G)的通信方式等各种通信方式。
本发明的一个方式的半导体元件的电特性预测方法利用计算机10预测半导体元件的电特性。计算机10所包括的程序储存于存储器12或存贮器15中。程序使用运算装置11生成学习模型。程序可以通过输入输出接口13显示于显示装置上。用户可以对显示于显示装置16a上的程序从键盘供应工序一览表、电特性、截面示意图或截面观察图像等的用于学习的数据。显示装置16a将利用半导体元件的电特性预测方法预测的半导体元件的电特性转换为数字、算式或图表而表示。
注意，该程序可以通过网络在远程计算机22或远程计算机23中利用。或者，可以利用储存于数据库21、远程计算机22或远程计算机23所包括的存储器或存贮器中的程序在计算机10中使该程序工作。远程计算机22也可以为便携式信息终端或者平板计算机、笔记本计算机等便携式终端。在使用便携式信息终端或便携式终端等时，可以使用无线通信进行通信。
因此，本发明的一个方式可以提供利用计算机的半导体元件的电特性预测方法。半导体元件的电特性预测方法通过作为学习数据供应工序一览表、由工序一览表生成的半导体元件的电特性或者由工序一览表生成的半导体元件的截面示意图或截面观察图像可以进行多模态学习。半导体元件的电特性预测方法通过作为推论数据供应新颖的工序一览表、供应给半导体元件的电压条件、截面示意图或截面观察图像可以预测半导体元件的电特性或表示电特性的算式的变数值。作为一个例子，在对工序一览表追加新的工序时，可以容易预测晶体管的电特性。因此，本发明的一个方式的半导体元件的电特性预测方法可以减少半导体元件的开发时需要的实验，且可以有效地使用过去的实验信息。
本实施方式可以适当地组合其一部分而实施。
[符号说明]
OUT_w：输出端子、OUT_1：输出端子、10：计算机、11：运算装置、12：存储器、13：输入输出接口、14：通信装置、15：存贮器、16a：显示装置、16b：键盘、17：网络接口、21：数据库、22：远程计算机、23：远程计算机、110：特征量算出部、110A：特征量算出部、110B：特征量算出部、110C：特征量算出部、120：特性预测部、210：学习模型、211：神经网络、211a：输入层、211b：隐藏层、211c：隐藏层、212：神经网络、212a：AGGREGATE层、212b：全连接层、212c：全连接层、220：学习模型、221：神经网络、230：学习模型、231：连接层、231A：连接层、232：全连接层、233：全连接层、240：学习模型、241：神经网络、241a：卷积层、241e：卷积层、242：全连接层、242a：全连接层、242c：全连接层。

Claims (7)

1.一种包括特征量算出部以及特性预测部的半导体元件的电特性预测方法，
其中，所述特征量算出部包括第一学习模型及第二学习模型，
所述特性预测部包括第三学习模型，
并且，所述方法包括如下步骤：
所述第一学习模型学习用来生成所述半导体元件的工序一览表；
所述第二学习模型学习由所述工序一览表生成的所述半导体元件的电特性；
所述第一学习模型生成第一特征值；
所述第二学习模型生成第二特征值；
所述第三学习模型使用所述第一特征值及所述第二特征值进行多模态学习；以及
所述第三学习模型输出用于表示所述半导体元件的电特性的计算式的变数值。
2.根据权利要求1所述的半导体元件的电特性预测方法，
其中所述特征量算出部包括第四学习模型，
并且所述方法包括如下步骤：
所述第四学习模型学习使用所述工序一览表生成的截面示意图；
所述第四学习模型生成第三特征值；
所述第三学习模型使用所述第一特征值、所述第二特征值、所述第三特征值进行多模态学习；以及
所述第三学习模型输出用于表示所述半导体元件的电特性的计算式的所述变数值。
3.根据权利要求1或2所述的半导体元件的电特性预测方法，
其中所述第一学习模型包括第一神经网络，
所述第二学习模型包括第二神经网络，
并且所述方法包括所述第一神经网络所生成的所述第一特征值更新所述第二神经网络的权系数的步骤。
4.根据权利要求1至3中任一项所述的半导体元件的电特性预测方法，
其中在所述第一学习模型被供应用于推论的工序一览表且所述第二学习模型被供应施加到所述半导体元件的端子的电压的值时，所述方法包括第二学习模型输出对应于所述电压的值的电流值的步骤。
5.根据权利要求1至3中任一项所述的半导体元件的电特性预测方法，
其中在所述第一学习模型被供应用于推论的工序一览表且所述第二学习模型被供应施加到所述半导体元件的端子的电压的值时，所述方法包括第三学习模型输出用于所述半导体元件的电特性的计算式的变数值的步骤。
6.根据权利要求1至5中任一项所述的半导体元件的电特性预测方法，
其中所述半导体元件为晶体管。
7.根据权利要求6所述的半导体元件的电特性预测方法，
其中所述晶体管在半导体层中包含金属氧化物。
CN202080036592.6A 2019-05-23 2020-05-11 半导体元件的电特性预测方法 Pending CN113841222A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019096919 2019-05-23
JP2019-096919 2019-05-23
PCT/IB2020/054411 WO2020234685A1 (ja) 2019-05-23 2020-05-11 半導体素子の電気特性予測方法

Publications (1)

Publication Number Publication Date
CN113841222A true CN113841222A (zh) 2021-12-24

Family

ID=73458401

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080036592.6A Pending CN113841222A (zh) 2019-05-23 2020-05-11 半导体元件的电特性预测方法

Country Status (5)

Country Link
US (1) US20220252658A1 (zh)
JP (1) JPWO2020234685A1 (zh)
KR (1) KR20220012269A (zh)
CN (1) CN113841222A (zh)
WO (1) WO2020234685A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023091313A2 (en) * 2021-11-19 2023-05-25 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Neural network-based prediction of semiconductor device response
KR102512102B1 (ko) * 2022-05-24 2023-03-21 주식회사 알세미 반도체 소자의 동작 영역 별로 특화된 다수의 인공 신경망을 이용한 컴팩트 모델링 방법 및 시스템

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005038216A (ja) 2003-07-16 2005-02-10 Shinka System Sogo Kenkyusho:Kk パラメータ調整装置
JP2008021805A (ja) * 2006-07-12 2008-01-31 Sharp Corp テスト結果予測装置、テスト結果予測方法、半導体テスト装置、半導体テスト方法、システム、プログラム、および記録媒体
US20170337482A1 (en) * 2016-05-20 2017-11-23 Suraj Sindia Predictive system for industrial internet of things
KR101917006B1 (ko) * 2016-11-30 2018-11-08 에스케이 주식회사 머신 러닝 기반 반도체 제조 수율 예측 시스템 및 방법
US10319743B2 (en) * 2016-12-16 2019-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display system, and electronic device
JP7126412B2 (ja) * 2018-09-12 2022-08-26 東京エレクトロン株式会社 学習装置、推論装置及び学習済みモデル
US11537841B2 (en) * 2019-04-08 2022-12-27 Samsung Electronics Co., Ltd. System and method for compact neural network modeling of transistors

Also Published As

Publication number Publication date
US20220252658A1 (en) 2022-08-11
WO2020234685A1 (ja) 2020-11-26
JPWO2020234685A1 (zh) 2020-11-26
KR20220012269A (ko) 2022-02-03

Similar Documents

Publication Publication Date Title
Rusiecki Trimmed categorical cross‐entropy for deep learning with label noise
CN113841222A (zh) 半导体元件的电特性预测方法
Purwins et al. Regression methods for virtual metrology of layer thickness in chemical vapor deposition
Xia et al. Feedforward neural network trained by BFGS algorithm for modeling plasma etching of silicon carbide
Barnard Temporal-difference methods and Markov models
TW202032436A (zh) 高度共線響應空間中的規範性分析
US20240211670A1 (en) Parameter search method
US20220207351A1 (en) Semiconductor design optimization using at least one neural network
Sebastian et al. An Annealing Accelerator for Ising Spin Systems Based on In‐Memory Complementary 2D FETs
Akbar et al. Deep learning approach to inverse grain pattern of nanosized metal gate for multichannel gate-all-around silicon nanosheet MOSFETs
Goudarzi et al. Reservoir computing approach to robust computation using unreliable nanoscale networks
Wei et al. Development of self-learning kernel regression models for virtual sensors on nonlinear processes
Iwasa et al. Multi-scale batch-learning growing neural gas for topological feature extraction in navigation of mobility support robots
WO2021094881A1 (ja) 半導体素子の特性予測システム
Chan et al. Modelling and optimization of fluid dispensing for electronic packaging using neural fuzzy networks and genetic algorithms
CN107093904B (zh) 基于随机矩阵谱分析的配电网无功补偿动作点选取方法
Zhao et al. Aging-aware training for printed neuromorphic circuits
Chintala et al. Scale-invariant learning and convolutional networks
Jin et al. Discrete-time adaptive dynamic programming using wavelet basis function neural networks
CN113809747B (zh) 一种配电网拓扑识别方法、电子设备及介质
Ahmed Multi-parent extension of sequential constructive crossover for the travelling salesman problem
Kim et al. Fuzzy logic model of Langmuir probe discharge data
US20210342679A1 (en) Cross array ferroelectric tunnel junction devices for artificial intelligence and machine learning accelerators
US20220285231A1 (en) Semiconductor element characteristic value estimation method and semiconductor element characteristic value estimation system
Kim et al. Neural network model of plasma charging damage on MOSFET device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination