CN113839307A - 一种半导体器件及其制备方法 - Google Patents

一种半导体器件及其制备方法 Download PDF

Info

Publication number
CN113839307A
CN113839307A CN202111416792.7A CN202111416792A CN113839307A CN 113839307 A CN113839307 A CN 113839307A CN 202111416792 A CN202111416792 A CN 202111416792A CN 113839307 A CN113839307 A CN 113839307A
Authority
CN
China
Prior art keywords
layer
semiconductor
semiconductor substrate
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111416792.7A
Other languages
English (en)
Other versions
CN113839307B (zh
Inventor
苗霈
王俊
刘恒
肖垚
廖新胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Everbright Photonics Co Ltd
Suzhou Everbright Semiconductor Laser Innovation Research Institute Co Ltd
Original Assignee
Suzhou Everbright Photonics Co Ltd
Suzhou Everbright Semiconductor Laser Innovation Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Everbright Photonics Co Ltd, Suzhou Everbright Semiconductor Laser Innovation Research Institute Co Ltd filed Critical Suzhou Everbright Photonics Co Ltd
Priority to CN202111416792.7A priority Critical patent/CN113839307B/zh
Publication of CN113839307A publication Critical patent/CN113839307A/zh
Application granted granted Critical
Publication of CN113839307B publication Critical patent/CN113839307B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18344—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] characterized by the mesa, e.g. dimensions or shape of the mesa
    • H01S5/18347—Mesa comprising active layer

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)

Abstract

一种半导体器件及其制备方法，其中，半导体器件包括：半导体衬底层；位于所述半导体衬底层上的有源层，所述有源层包括出光区；位于部分所述有源层背向所述半导体衬底层一侧的第一半导体掺杂层，所述第一半导体掺杂层中具有贯穿所述第一半导体掺杂层的开口，所述开口与所述出光区相对设置；位于所述第一半导体掺杂层背向所述有源层一侧表面的第一电极。所述半导体器件的出光效率提高。

Description

一种半导体器件及其制备方法
技术领域
本发明涉及半导体技术领域，具体涉及一种半导体器件及其制备方法。
背景技术
半导体器件以一定的半导体材料作为工作物质而产生受激发射作用的器件，其工作原理是：通过一定的激励方式，在半导体材料的能带（导带与价带）之间，或者半导体材料的能带与杂质（受主或施主）能级之间，实现非平衡载流子的粒子数反转，当处于粒子数反转状态的大量电子与空穴复合时，便产生受激发射作用。半导体器件由于具有光束质量好、阈值电流低、易于二维列阵集成、制造成本低廉和批量化生产等优点，成为高速远距离通信的首选光源。现有的半导体器件的出光效率低，不利于器件的产业化和产品应用。
因而，现有的半导体器件及其制备方法仍有待改进。
发明内容
本发明要解决的技术问题在于克服现有技术中半导体器件的出光效率低的问题。
为了解决上述技术问题，本发明提供一种半导体器件，包括：半导体衬底层；位于所述半导体衬底层上的有源层，所述有源层包括出光区；位于部分所述有源层背向所述半导体衬底层一侧的第一半导体掺杂层，所述第一半导体掺杂层中具有贯穿所述第一半导体掺杂层的开口，所述开口与所述出光区相对设置；位于所述第一半导体掺杂层背向所述有源层一侧表面的第一电极。
可选的，还包括：第一布拉格反射镜，所述第一布拉格反射镜位于所述出光区背向所述半导体衬底层的一侧，所述第一布拉格反射镜包括交替层叠的若干层第一绝缘膜和若干层第二绝缘膜；位于所述有源层和所述半导体衬底层之间的第二布拉格反射镜。
可选的，所述第一布拉格反射镜还延伸至部分所述第一电极背向所述半导体衬底层的一侧表面。
可选的，所述第一绝缘膜的材料包括氮化硅，所述第二绝缘膜的材料包括氧化硅。
可选的，还包括：相位匹配层，所述相位匹配层位于所述第一半导体掺杂层的开口中且位于所述第一布拉格反射镜与所述有源层之间。
可选的，还包括：位于所述第二布拉格反射镜背向所述半导体衬底层一侧的第二半导体掺杂层，所述第二半导体掺杂层包括第一区和位于第一区周围的第二区；所述有源层位于部分所述第一区背向所述半导体衬底层的一侧；第二电极，所述第二电极位于所述第二区背向所述第二布拉格反射镜一侧的表面。
可选的，还包括：第二电极，所述第二电极位于所述半导体衬底层背向所述有源层的一侧表面。
可选的，所述第一半导体掺杂层的厚度为190nm-210nm。
可选的，所述开口的横向尺寸大于所述出光区的横向尺寸。
可选的，所述第一电极的内侧壁至所述出光区的边缘之间的横向距离为2μm-5μm。
可选的，还包括：第一缓冲层，所述第一缓冲层位于所述有源层背向所述半导体衬底层的一侧；电流限制层，所述电流限制层位于所述第一缓冲层背向所述半导体衬底层的一侧；第二缓冲层，所述第二缓冲层位于所述电流限制层背向所述半导体衬底层的一侧；所述第一半导体掺杂层位于部分所述第二缓冲层背向所述半导体衬底层的一侧。
本发明还提供一种半导体器件的制备方法：提供半导体衬底层；在所述半导体衬底层上形成有源层，所述有源层包括出光区；在部分所述有源层背向所述半导体衬底层的一侧形成第一半导体掺杂层，所述第一半导体掺杂层中具有贯穿所述第一半导体掺杂层的开口，所述开口与所述出光区相对设置；形成第一电极，所述第一电极位于所述第一半导体掺杂层背向所述有源层一侧表面。
可选的，形成所述第一半导体掺杂层的步骤包括：在所述有源层背向所述半导体衬底层一侧形成初始掺杂膜；去除所述出光区上方的初始掺杂膜，使所述初始掺杂膜形成所述第一半导体掺杂层。
可选的，在所述初始掺杂膜的部分表面形成第一电极，以所述第一电极为掩膜刻蚀去除所述出光区上方的初始掺杂膜。
可选的，还包括:在形成所述有源层之前，在所述半导体衬底层上形成第二布拉格反射镜；在所述出光区背向所述半导体衬底层的一侧形成第一布拉格反射镜；形成所述第一布拉格反射镜的步骤包括：形成交替层叠的若干层第一绝缘膜和若干层第二绝缘膜。
可选的，在所述出光区背向所述半导体衬底层的一侧以及部分所述第一电极背向所述半导体衬底层的一侧表面形成所述第一布拉格反射镜。
可选的，还包括：在形成所述第一布拉格反射镜之前，在所述第一半导体掺杂层的开口中形成相位匹配层；形成所述第一布拉格反射镜之后，所述相位匹配层位于所述第一布拉格反射镜与所述有源层之间。
可选的，还包括：在形成所述有源层之前，在所述第二布拉格反射镜背向所述半导体衬底层的一侧形成初始第二半导体掺杂层，所述初始第二半导体掺杂层包括第一区和位于第一区周围的第二区；形成所述第一电极之后，刻蚀去除所述第二区上方的有源层和部分厚度的第二区，使所述第二区的厚度小于所述第一区的厚度；所述半导体器件的制备方法还包括：刻蚀去除所述第二区上方的有源层和所述部分厚度的第二区之后，在所述第二区背向所述第二布拉格反射镜一侧表面形成第二电极。
可选的，还包括：在所述半导体衬底层背向所述有源层的一侧表面形成第二电极。
本发明技术方案，具有如下优点：
本发明技术方案提供的半导体器件，所述第一半导体掺杂层位于部分所述有源层背向所述半导体衬底层一侧，所述第一半导体掺杂层中具有贯穿所述第一半导体掺杂层的开口，所述开口与所述出光区相对设置，因此出光区的正上方没有第一半导体掺杂层的材料，避免第一半导体掺杂层对光进行损耗，提高了半导体器件的出光效率。
进一步，所述第一电极的内侧壁至所述出光区的边缘之间的横向距离为2μm-5μm，可以促进所述第一电极对于谐振腔内横向高阶模式的吸收，使得横向高阶模式在谐振腔内的损耗大于横向基模在谐振腔内的损耗，保证了半导体器件的基模输出，进而优化半导体器件的发散角。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1至图5为本发明一实施例提供的半导体器件制备过程的结构示意图；
图6为本发明另一实施例提供的半导体器件制备过程的结构示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
图1至图5为本发明一实施例提供的半导体器件制备过程的结构示意图。
参考图1，提供半导体衬底层1。
本实施例中，以所述半导体衬底层1为砷化镓(GaAs)衬底作为示例。在其他实施例中，所述半导体衬底层1还可以选择其他半导体材料。
继续参考图1，在所述半导体衬底层1上形成有源层4，所述有源层4包括出光区。
本实施例中，在形成所述有源层4之前，在所述半导体衬底层1的上方形成第二布拉格反射镜2。
本实施例中，在形成所述第二布拉格反射镜2之后，在所述第二布拉格反射镜2背向所述半导体衬底层1的一侧形成初始第二半导体掺杂层3，所述初始第二半导体掺杂层3包括第一区和位于第一区周围的第二区。
在形成有源层4的步骤中，所述有源层4位于第一区和第二区的上方。
继续参考图1，在形成所述有源层4之后，在所述有源层4背向所述半导体衬底层1一侧形成第一半导体掺杂层8。
具体的，形成所述第一半导体掺杂层8的步骤包括：在所述有源层4背向所述半导体衬底层1一侧形成初始掺杂膜（未图示）；去除所述出光区上方的初始掺杂膜，使所述初始掺杂膜形成所述第一半导体掺杂层8，所述第一半导体掺杂层8中具有贯穿所述第一半导体掺杂层8的开口，所述开口与所述出光区相对设置。
形成所述初始掺杂膜的工艺为沉积工艺，例如金属有机化学气相沉积（MOCVD）工艺。去除所述出光区上方的初始掺杂膜的工艺为刻蚀工艺，例如干法刻蚀工艺或者湿法刻蚀工艺。
本实施例中，所述开口的横向尺寸大于所述出光区的横向尺寸，避免阻挡出光区发出的光。所述开口的横向尺寸为在半导体衬底层1表面的任意方向上的尺寸，出光区的横向尺寸指的是在半导体衬底层1表面的任意方向上的尺寸。
在一个实施例中，所述开口在半导体衬底层1表面的正投影形状为圆形，所述出光区在半导体衬底层1表面的正投影形状为圆形。所述开口的横向尺寸大于所述出光区的横向尺寸，具体的，所述开口的口径大于所述出光区的口径。
本实施例中，在形成所述第一半导体掺杂层8后，在所述第一半导体掺杂层8背向所述半导体衬底层1的一侧形成第一电极9。
所述第一电极9的材料为金属，例如Ti、Pt或者Au。
所述第一电极9呈环状结构，所述第一电极9的宽度为3μm-5μm。
在其他实施例中，形成初始掺杂膜之后，在所述初始掺杂膜的部分表面形成第一电极9，之后，以所述第一电极9为掩膜刻蚀所述初始掺杂膜，使所述初始掺杂膜形成所述第一半导体掺杂层8。
所述第一半导体掺杂层8的厚度为190nm-210nm，例如200nm。若所述第一半导体掺杂层8的厚度过小，导致半导体器件横向电阻增大。本实施例中，第一半导体掺杂层8的厚度比现有技术中采用的厚度较厚，使保证电流注入有足够的空间迁移至有源层4，降低了半导体器件的横向电阻，降低半导体器件的整体串阻，提高了半导体器件的散热能力。
所述第一半导体掺杂层8掺杂浓度的范围控制在1018atom/cm3到1019atom/cm3，第一半导体掺杂层8的掺杂浓度过高会导致第一半导体掺杂层8和有源层4之间的组分突变较大。第一半导体掺杂层8的掺杂浓度过低会导致所述半导体器件的串阻升高。
继续参考图1，在形成所述第一半导体掺杂层8之前，在所述有源层4背向所述半导体衬底层1的一侧形成第一缓冲层5；在所述第一缓冲层5背向所述半导体衬底层1的一侧形成初始电流限制层6；在所述初始电流限制层6背向所述半导体衬底层1的一侧形成第二缓冲层9。
形成所述第二缓冲层7之后，形成所述第一半导体掺杂层8。所述第一半导体掺杂层8位于部分所述第二缓冲层7背向所述半导体衬底层1的一侧。
在一个实施例中，所述第一缓冲层5用于初始电流限制层6和有源层4之间的过渡缓冲。
在一个实施例中，所述初始电流限制层6的材料为Al组分为90%以上的AlGaAs。
在一个实施例中，所述第二缓冲层7用于初始电流限制层6和第一半导体掺杂层8之间的过渡缓冲，避免界面缺陷。
在一个实施例中，所述第二缓冲层7的材料为Al组分低于90%的AlGaAs。
参考图2，刻蚀去除第二区上方的有源层4、第一缓冲层5、初始电流限制层6、第二缓冲层7以及部分厚度的初始第二半导体掺杂层3的第二区。
刻蚀去除第二区上方的有源层4、第一缓冲层5、初始电流限制层6、第二缓冲层7以及部分厚度第二区，以形成若干个Mesa结构，Mesa结构的直径位于8μm-100μm之间，Mesa结构呈阵列排布。Mesa结构指的是位于第一区以及第一区上方的膜层所构成的结构。
去除部分厚度的第二区，使得所述初始第二半导体掺杂层3形成第二半导体掺杂层3’，所述第二半导体掺杂层3’包括第一区和位于第一区周围的第二区，所述第一区的位置与Mesa结构中的所述有源层4的位置相对应，第二区位于Mesa结构的侧部。
本实施例中，还包括：在刻蚀去除第二区上方的有源层4、第一缓冲层5、初始电流限制层6、第二缓冲层7以及部分厚度的初始第二半导体掺杂层3的第二区之前，形成掩膜层（未图示），所述掩膜层覆盖Mesa结构的顶面，这样使得掩膜层将第一电极9覆盖住；以所述掩膜层为掩膜刻蚀去除第二区上方的有源层4、第一缓冲层5、初始电流限制层6、第二缓冲层7以及部分厚度的初始第二半导体掺杂层3的第二区；之后，去除所述掩膜层。
所述掩膜层的材料为氮化硅，所述掩膜层的厚度为50nm-500nm。
参考图3，刻蚀去除第二区上方的有源层4、第一缓冲层5、初始电流限制层6、第二缓冲层7以及部分厚度第二区之后，对初始电流限制层6的边缘区域进行氧化，使所述初始电流限制层6形成电流限制层6’，所述电流限制层6’包括氧化区与导电区，所述导电区位于所述出光区的上方，氧化区位于导电区的周围。
对所述初始电流限制层6的边缘区域进行氧化的工艺包括湿法氧化工艺。
本实施例中，还包括：刻蚀去除第二区上方的有源层4、第一缓冲层5、初始电流限制层6、第二缓冲层7以及部分厚度第二区之后，对初始电流限制层6的边缘区域进行氧化之前，对Mesa结构的侧壁使用刻蚀溶液处理，所述刻蚀溶液可以是稀酸（如HCl:H20=1:50）或稀碱（如NH4OH:H2O=1：10），以去除Mesa结构的侧壁与空气相接触的表面所形成的很薄的氧化层同时减小工艺制程中产生的表面缺陷。
参考图4，在形成所述第一电极9之后，在所述有源层4的出光区背向所述半导体衬底层1的一侧形成第一布拉格反射镜11。
具体的，对初始电流限制层6的边缘区域进行氧化之后，在所述有源层4的出光区背向所述半导体衬底层1的一侧形成第一布拉格反射镜11。
在一个实施例中，所述第一布拉格反射镜11还延伸至部分第一电极9背向所述半导体衬底层的一侧表面，为了方便工艺制程的实现，并且这种交叠有利于器件的可靠性。
形成所述第一布拉格反射镜11的步骤包括：形成交替层叠的若干层第一绝缘膜和若干层第二绝缘膜。
在一个实施例中，所述第一绝缘膜的材料包括氮化硅，所述第二绝缘膜的材料包括氧化硅。
本实施例中，第一布拉格反射镜11和第二布拉格反射镜2构成谐振腔既保证了谐振模式的稳定形成。由于第一布拉格反射镜11的材料是没有掺杂的绝缘材料，因此第一布拉格反射镜1不会对谐振模式在谐振腔内因掺杂引入的光吸收。
本实施例中，还包括：在形成所述第一布拉格反射镜11之前，在所述第一半导体掺杂层8的开口中形成相位匹配层10。
第一布拉格反射镜11中底层的所述第二绝缘膜与相位匹配层10接触。所述第二绝缘膜折射率比所述第一绝缘膜低，所述第二绝缘膜与所述第一绝缘膜的材料不同。第二绝缘膜和相位匹配层10的材料不同。
在一个实施例中，所述相位匹配层10的材料为氮化硅。
所述相位匹配层10的形成包括等离子体化学气相沉积工艺。
参考图5，在所述第二半导体掺杂层3’的第二区背向所述第二布拉格反射镜2一侧表面形成第二电极12。
所述第二电极12与所述有源层4在垂直方向上的距离小，因此可以减小电流通过半导体器件的路径，进而减小半导体器件的整体阻值。
本实施例中，还包括：在所述第一电极9的上方形成导电连接件，在所述导电连接件的上方形成互联结构。第一电极9通过导电连接件与互联结构电学连接。
继续参考图5，减薄所述半导体衬底层1。
减薄所述半导体衬底层1包括，将所述第一布拉格反射镜11键合到GaAs或蓝宝石衬底上，对所述半导体衬底层1进行减薄，减薄的工艺包括机械研磨抛光，减薄之后的半导体衬底层1降低了器件串阻。
所述半导体衬底层1减薄后的厚度为90μm-110μm,比如100μm。
相应的，本发明另一实施例还提供一种半导体器件，参考图5，包括：半导体衬底层1；位于所述半导体衬底层1上的有源层4，所述有源层4包括出光区；位于部分所述有源层4背向所述半导体衬底层1一侧的第一半导体掺杂层8，所述第一半导体掺杂层8中具有贯穿所述第一半导体掺杂层8的开口，所述开口与所述出光区相对设置；位于所述第一半导体掺杂层8背向所述有源层4一侧表面的第一电极9。
所述第一电极9的材料为金属，例如Ti、Pt或者Au。
所述第一电极9呈环状结构，所述第一电极9的宽度为3μm-5μm。
所述第一半导体掺杂层8的厚度为190nm-210nm，例如200nm。
所述半导体器件还包括：第一布拉格反射镜11，所述第一布拉格反射镜11位于所述出光区背向所述半导体衬底层1的一侧,所述第一布拉格反射镜11包括交替层叠的若干层第一绝缘膜和若干层第二绝缘膜；位于所述有源层4和所述半导体衬底层1之间的第二布拉格反射镜2。
在一个实施例中，所述第一布拉格反射镜11还延伸至部分第一电极9背向所述半导体衬底层1的一侧表面。
在一个实施例中，所述第一绝缘膜的材料包括氮化硅，所述第二绝缘膜的材料包括氧化硅。
所述半导体器件还包括：相位匹配层10，所述相位匹配层10位于所述第一半导体掺杂层8的开口中且位于所述第一布拉格反射镜11与所述有源层4之间。
所述相位匹配层10的材料为氮化硅。
所述相位匹配层10保证谐振腔纵向上的光程长度为半波长的整数倍，否则将无法出现理想的谐振驻波。
所述半导体器件还包括：位于所述第二布拉格反射镜2背向所述半导体衬底层1一侧的第二半导体掺杂层3’，所述第二半导体掺杂层3’包括第一区和位于第一区周围的第二区；所述有源层4位于部分所述第一区背向所述半导体衬底层的一侧；第二电极12，所述第二电极12位于所述第二区背向所述第二布拉格反射镜2一侧的表面。
本实施例中，所述开口的横向尺寸大于所述出光区的横向尺寸，避免阻挡出光区发出的光。
在一个实施例中，所述第一电极9的内侧壁至所述出光区的边缘之间的横向距离L为2μm-5μm，例如2μm。所述第一电极9的内侧壁至所述出光区的边缘之间的横向距离进行了优化设置，所述第一电极9的内侧壁至所述出光区的边缘之间的横向距离不会过小，避免所述第一电极9的金属材料对出光区发出光的吸收；第一电极9的内侧壁至所述出光区的边缘之间的横向距离不会过大，避免对半导体器件的横向电阻有不利的影响。
所述第一电极9的内侧壁至所述出光区的边缘之间的横向距离为2μm-5μm，可以促进所述第一电极9对于谐振腔内横向高阶模式的吸收，使得横向高阶模式在谐振腔内的损耗大于横向基模在谐振腔内的损耗，保证了半导体器件的基模输出，进而优化半导体器件的发散角，可以将发散角从传统的20°-21°优化至15°-16°。
在一个实施例中，所述第一电极9的内侧壁与所述开口的边缘对齐。
在另一个实施例中，所述第一电极9的内侧壁与所述开口的边缘不对齐。具体的，所述第一电极9的内侧壁至所述出光区的横向距离大于所述开口至出光区的横向距离。
所述半导体器件还包括：第一缓冲层5，所述第一缓冲层5位于所述有源层4背向所述半导体衬底层1的一侧；电流限制层6’，所述电流限制层6’位于所述第一缓冲层5背向所述半导体衬底层1的一侧；第二缓冲层7，所述第二缓冲层7位于所述电流限制层6’背向所述半导体衬底层1的一侧。
所述第一半导体掺杂层8位于部分所述第二缓冲层7背向所述半导体衬底层1的一侧。
所述电流限制层6的材料为Al组分为90%以上的AlGaAs。
所述第二缓冲层7的材料为Al组分低于90%的AlGaAs。
本实施例中，所述半导体器件的出光方向为由所述半导体衬底层1指向所述第一布拉格反射镜11，所述半导体器件可应用于通信波段1310nm附近，所述半导体器件的串阻可降至常规应用于通信领域的半导体器件的1/3，发光效率提高了一倍以上。所述半导体器件可以将发散角从传统的20°-21°优化至15°-16°。
图6为本发明另一实施例提供的半导体器件制备过程的结构示意图。
参考图6，图6为图4基础上的示意图，在所述半导体衬底层1背向所述有源层4的一侧表面形成第二电极12’。
本实施例中，还包括：在所述第一电极9的上方形成导电连接件，在所述导电连接件的上方形成互联结构。第一电极9通过导电连接件与互联结构电学连接。
在所述半导体衬底层1背向所述有源层4的一侧表面形成第二电极12’之前，在形成所述第一布拉格反射镜11之后，减薄所述半导体衬底层1。
减薄所述半导体衬底层1的步骤包括：将所述第一布拉格反射镜11键合到GaAs或蓝宝石衬底上，对所述半导体衬底层1进行减薄，减薄的工艺包括机械研磨抛光，减薄之后的半导体衬底层1降低器件串阻。
所述半导体衬底层1减薄之后的厚度为90μm-110μm,比如100μm。
相应的，本发明另一实施例还提供另一种半导体器件，参考图6，本实施例与前一实施例的区别在于：第二电极12’，所述第二电极12’位于所述半导体衬底层1背向所述有源层4的一侧表面。
关于本实施例与前一实施例相同的部分，不再详述。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (19)

1.一种半导体器件，其特征在于，包括：
半导体衬底层；
位于所述半导体衬底层上的有源层，所述有源层包括出光区；
位于部分所述有源层背向所述半导体衬底层一侧的第一半导体掺杂层，所述第一半导体掺杂层中具有贯穿所述第一半导体掺杂层的开口，所述开口与所述出光区相对设置；
位于所述第一半导体掺杂层背向所述有源层一侧表面的第一电极。
2.根据权利要求1所述的半导体器件，其特征在于，还包括：第一布拉格反射镜，所述第一布拉格反射镜位于所述出光区背向所述半导体衬底层的一侧, 所述第一布拉格反射镜包括交替层叠的若干层第一绝缘膜和若干层第二绝缘膜；位于所述有源层和所述半导体衬底层之间的第二布拉格反射镜。
3.根据权利要求2所述的半导体器件，其特征在于，所述第一布拉格反射镜还延伸至部分所述第一电极背向所述半导体衬底层的一侧表面。
4.根据权利要求2所述的半导体器件，其特征在于，所述第一绝缘膜的材料包括氮化硅，所述第二绝缘膜的材料包括氧化硅。
5.根据权利要求2所述的半导体器件，其特征在于，还包括：相位匹配层，所述相位匹配层位于所述第一半导体掺杂层的开口中且位于所述第一布拉格反射镜与所述有源层之间。
6.根据权利要求2所述的半导体器件，其特征在于，还包括：位于所述第二布拉格反射镜背向所述半导体衬底层一侧的第二半导体掺杂层，所述第二半导体掺杂层包括第一区和位于第一区周围的第二区；所述有源层位于部分所述第一区背向所述半导体衬底层的一侧；第二电极，所述第二电极位于所述第二区背向所述第二布拉格反射镜一侧的表面。
7.根据权利要求1所述的半导体器件，其特征在于，还包括：第二电极，所述第二电极位于所述半导体衬底层背向所述有源层的一侧表面。
8.根据权利要求1所述的半导体器件，其特征在于，所述第一半导体掺杂层的厚度为190nm-210nm。
9.根据权利要求1所述的半导体器件，其特征在于，所述开口的横向尺寸大于所述出光区的横向尺寸。
10.根据权利要求1或9所述的半导体器件，其特征在于，所述第一电极的内侧壁至所述出光区的边缘之间的横向距离为2μm-5μm。
11.根据权利要求1所述的半导体器件，其特征在于，还包括：第一缓冲层，所述第一缓冲层位于所述有源层背向所述半导体衬底层的一侧；电流限制层，所述电流限制层位于所述第一缓冲层背向所述半导体衬底层的一侧；第二缓冲层，所述第二缓冲层位于所述电流限制层背向所述半导体衬底层的一侧；
所述第一半导体掺杂层位于部分所述第二缓冲层背向所述半导体衬底层的一侧。
12.一种半导体器件的制备方法，其特征在于，包括：
提供半导体衬底层；
在所述半导体衬底层上形成有源层，所述有源层包括出光区；
在部分所述有源层背向所述半导体衬底层的一侧形成第一半导体掺杂层，所述第一半导体掺杂层中具有贯穿所述第一半导体掺杂层的开口，所述开口与所述出光区相对设置；
形成第一电极，所述第一电极位于所述第一半导体掺杂层背向所述有源层一侧表面。
13.根据权利要求12所述的半导体器件的制备方法，其特征在于，形成所述第一半导体掺杂层的步骤包括：在所述有源层背向所述半导体衬底层一侧形成初始掺杂膜；去除所述出光区上方的初始掺杂膜，使所述初始掺杂膜形成所述第一半导体掺杂层。
14.根据权利要求13所述的半导体器件的制备方法，其特征在于，在所述初始掺杂膜的部分表面形成第一电极，以所述第一电极为掩膜刻蚀去除所述出光区上方的初始掺杂膜。
15.根据权利要求12所述的半导体器件的制备方法，其特征在于，还包括:在形成所述有源层之前，在所述半导体衬底层上形成第二布拉格反射镜；在所述出光区背向所述半导体衬底层的一侧形成第一布拉格反射镜；形成所述第一布拉格反射镜的步骤包括：形成交替层叠的若干层第一绝缘膜和若干层第二绝缘膜。
16.根据权利要求15所述的半导体器件的制备方法，其特征在于，在所述出光区背向所述半导体衬底层的一侧以及部分所述第一电极背向所述半导体衬底层的一侧表面形成所述第一布拉格反射镜。
17.根据权利要求16所述的半导体器件的制备方法，其特征在于，还包括：在形成所述第一布拉格反射镜之前，在所述第一半导体掺杂层的开口中形成相位匹配层；
形成所述第一布拉格反射镜之后，所述相位匹配层位于所述第一布拉格反射镜与所述有源层之间。
18.根据权利要求15所述的半导体器件的制备方法，其特征在于，还包括：在形成所述有源层之前，在所述第二布拉格反射镜背向所述半导体衬底层的一侧形成初始第二半导体掺杂层，所述初始第二半导体掺杂层包括第一区和位于第一区周围的第二区；
形成所述第一电极之后，刻蚀去除所述第二区上方的有源层和部分厚度的第二区，使所述第二区的厚度小于所述第一区的厚度；
所述半导体器件的制备方法还包括：刻蚀去除所述第二区上方的有源层和所述部分厚度的第二区之后，在所述第二区背向所述第二布拉格反射镜一侧表面形成第二电极。
19.根据权利要求12所述的半导体器件的制备方法，其特征在于，还包括：在所述半导体衬底层背向所述有源层的一侧表面形成第二电极。
CN202111416792.7A 2021-11-26 2021-11-26 一种半导体器件及其制备方法 Active CN113839307B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111416792.7A CN113839307B (zh) 2021-11-26 2021-11-26 一种半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111416792.7A CN113839307B (zh) 2021-11-26 2021-11-26 一种半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN113839307A true CN113839307A (zh) 2021-12-24
CN113839307B CN113839307B (zh) 2022-02-18

Family

ID=78971484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111416792.7A Active CN113839307B (zh) 2021-11-26 2021-11-26 一种半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113839307B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030039294A1 (en) * 2000-11-20 2003-02-27 Fuji Xerox Co., Ltd. Surface emitting semiconductor laser
CN1707888A (zh) * 2004-06-04 2005-12-14 索尼株式会社 半导体激光器、其制造方法和电子器件的制造方法
US20080220550A1 (en) * 2007-03-08 2008-09-11 Canon Kabushiki Kaisha Method of producing n-type group-13 nitride semiconductor, method of forming current confinement layer, method of producing surface emitting laser, method of changing resistance of nitride semiconductor and method of producing semiconductor laser
US20210249844A1 (en) * 2018-07-31 2021-08-12 Sony Corporation Surface-emitting semiconductor laser

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030039294A1 (en) * 2000-11-20 2003-02-27 Fuji Xerox Co., Ltd. Surface emitting semiconductor laser
CN1707888A (zh) * 2004-06-04 2005-12-14 索尼株式会社 半导体激光器、其制造方法和电子器件的制造方法
US20080220550A1 (en) * 2007-03-08 2008-09-11 Canon Kabushiki Kaisha Method of producing n-type group-13 nitride semiconductor, method of forming current confinement layer, method of producing surface emitting laser, method of changing resistance of nitride semiconductor and method of producing semiconductor laser
US20210249844A1 (en) * 2018-07-31 2021-08-12 Sony Corporation Surface-emitting semiconductor laser

Also Published As

Publication number Publication date
CN113839307B (zh) 2022-02-18

Similar Documents

Publication Publication Date Title
TW531905B (en) Semiconductor light-emitting device with improved electro-optical characteristics and method of manufacturing the same
EP3940902A1 (en) Vertical-cavity surface-emitting laser element
JP5209010B2 (ja) 半導体レーザ
JPH06314854A (ja) 面型発光素子とその製造方法
US9118160B2 (en) VCSEL and manufacturing method of the same
JP3219823B2 (ja) 半導体発光素子
TW200404395A (en) Optically pumped radiation-emitting semiconductor-device and its production method
CN115473123A (zh) 垂直腔面发射激光器及其制作方法
CN113839307B (zh) 一种半导体器件及其制备方法
CN109616868B (zh) 一种平面结构的vcsel芯片及其制作方法
JP2004104073A (ja) 半導体レーザ素子及びその製造方法、並びに半導体レーザ装置
CN113991428B (zh) 一种半导体激光器的制作方法
CN112152073A (zh) 面发射激光器
KR100404043B1 (ko) 수직으로 집적화된 고출력 면발광 반도체 레이저 장치 및그 제조 방법
CN111313236B (zh) 具有复合钝化层的垂直腔表面发射激光器和其制作方法
US11444431B2 (en) Surface emitting laser
US6859476B2 (en) Surface-emitting semiconductor laser and method of manufacturing the same
US20090155942A1 (en) Hybrid metal bonded vertical cavity surface emitting laser and fabricating method thereof
JPH11340570A (ja) 光電変換素子およびその製造方法
US20240006851A1 (en) Vertical cavity surface emitting laser device and method of producing a vertical cavity surface emitting laser device
CN115832863A (zh) 垂直腔面发射半导体发光结构及其制备方法、封装组件
JP2005093634A (ja) 面発光型半導体レーザー及びその製造方法
KR100482914B1 (ko) 공기층 구경을 갖는 수직공진 표면방출레이저 구조 및 그제조방법
CN117747697A (zh) Vcsel和pd集成芯片、制作方法及光电子器件
KR20230171406A (ko) 저전력 고출력 박막형 수직 공진 표면 방출 레이저 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant