CN113838835A - 测试结电容的版图结构及其设计方法 - Google Patents

测试结电容的版图结构及其设计方法 Download PDF

Info

Publication number
CN113838835A
CN113838835A CN202111049074.0A CN202111049074A CN113838835A CN 113838835 A CN113838835 A CN 113838835A CN 202111049074 A CN202111049074 A CN 202111049074A CN 113838835 A CN113838835 A CN 113838835A
Authority
CN
China
Prior art keywords
ion implantation
well region
region
junction
functional layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111049074.0A
Other languages
English (en)
Other versions
CN113838835B (zh
Inventor
钱仕兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202111049074.0A priority Critical patent/CN113838835B/zh
Priority to PCT/CN2021/137410 priority patent/WO2023035453A1/zh
Publication of CN113838835A publication Critical patent/CN113838835A/zh
Application granted granted Critical
Publication of CN113838835B publication Critical patent/CN113838835B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请实施例提供一种测试结电容的版图结构及其设计方法，所述测试结电容的版图结构包括：阱区，所述阱区用于形成MOS管的测试结构，所述测试结构用于测试所述MOS管的结电容；位于所述阱区中、且与所述阱区的表面平齐的离子注入区，所述离子注入区用于形成所述MOS管的源极或者漏极，且所述离子注入区与所述阱区之间能够形成PN结；覆盖于所述阱区的表面的功能层，其中，所述功能层未覆盖所述离子注入区，所述功能层用于形成特定类型的所述结电容。

Description

测试结电容的版图结构及其设计方法
技术领域
本申请涉及半导体技术领域，涉及但不限于一种测试结电容的版图结构及其设计方法。
背景技术
通常，金属氧化物半导体(Metal-Oxide-Semiconductor，MOS)结电容包括三种类型，第一种是MOS管的基极(Bulk)底部到源极(Source，S)或者漏极(Drain，D)的单位面积的结电容，简称Cja；第二种是隔离层边缘侧壁到源极或者漏极的单位长度的结电容，简称Cjp；第三种是栅极边缘侧壁到源极或者漏极的单位长度的结电容，简称Cjpg。相关技术中测试结电容的版图结构中，只能得到Cja和Cjp两种类型的结电容，而不能得到Cjpg结电容，因此，相关技术中测试结电容的版图结构无法实现对每一种结电容进行精确测量。
发明内容
有鉴于此，本申请实施例提供一种测试结电容的版图结构及其设计方法。
本申请实施例提供一种测试结电容的版图结构，包括：
阱区，所述阱区用于形成MOS管的测试结构，所述测试结构用于测试所述MOS管的结电容；
位于所述阱区中、且与所述阱区的表面平齐的离子注入区，所述离子注入区用于形成所述MOS管的源极或者漏极，且所述离子注入区与所述阱区之间能够形成PN结；
覆盖于所述阱区的表面的功能层，其中，所述功能层未覆盖所述离子注入区，所述功能层用于形成特定类型的所述结电容。
在一些实施例中，所述版图结构包括通过所述阱区进行隔离的至少两个所述离子注入区。
在一些实施例中，所述MOS管的结电容包括第一结电容和第二结电容；
其中，所述第一结电容为所述离子注入区底部的单位面积的结电容；
所述第二结电容为所述离子注入区侧壁的单位长度的结电容。
在一些实施例中，所述功能层全部或部分覆盖所述阱区；
在所述功能层全部覆盖所述阱区的情况下，所述第二结电容包括栅结电容；
在所述功能层部分覆盖所述阱区的情况下，所述第二结电容包括所述栅结电容和非栅结电容。
在一些实施例中，所述功能层采用导电材料形成，或者，所述功能层包括多晶硅层。
在一些实施例中，所述阱区为P型掺杂区域，且所述离子注入区为N型掺杂区域。
在一些实施例中，所述阱区为N型掺杂区域，且所述离子注入区为P型掺杂区域。
在一些实施例中，所述测试结构用于测试半导体器件中的MOS管的结电容；
所述半导体器件至少包括以下任意一种：动态随机存取存储器、静态随机存取存储器、相变存储器、磁变存储器和阻变存储器。
第二方面，本申请实施例提供一种测试结电容的版图结构的设计方法，包括：
提供一阱区，所述阱区用于形成MOS管的测试结构，所述测试结构用于测试所述MOS管的结电容；
形成位于所述阱区中、且与所述阱区的表面平齐的离子注入区；所述离子注入区用于形成所述MOS管的源极或者漏极，且所述离子注入区与所述阱区之间能够形成PN结；
形成覆盖于所述阱区表面的功能层；其中，所述功能层未覆盖所述离子注入区，所述功能层用于形成特定类型的所述结电容。
在一些实施例中，所述功能层全部或部分覆盖所述阱区；所述功能层通过以下步骤形成：
在所述阱区和所述离子注入区的表面形成初始功能层；其中，所述初始功能层全部覆盖所述阱区和所述离子注入区，或者，所述初始功能层部分覆盖所述阱区和所述离子注入区；
刻蚀所述初始功能层，暴露出被所述初始功能层覆盖的离子注入区的表面，形成所述功能层。
在一些实施例中，所述MOS管的结电容包括第一结电容和第二结电容；
其中，所述第一结电容为所述离子注入区底部的单位面积的结电容；所述第二结电容为所述离子注入区侧壁的单位长度的结电容。
在一些实施例中，在所述功能层全部覆盖所述阱区的情况下，所述第二结电容包括栅结电容；
在所述功能层部分覆盖所述阱区的情况下，所述第二结电容包括所述栅结电容和非栅结电容。
在一些实施例中，所述第一结电容的电容值、所述栅结电容电容值和所述非栅结电容的电容值均通过交流电源测试确定得到；
所述交流电源的一端与所述离子注入区连接，所述交流电源的另一端与所述阱区的底部连接。
在一些实施例中，所述版图结构包括通过所述阱区进行隔离的至少两个所述离子注入区；每一所述离子注入区通过以下步骤形成：
对所述阱区进行预设深度的离子注入，形成每一所述离子注入区；其中，所述预设深度小于所述阱区的深度。
在一些实施例中，所述功能层采用导电材料形成，或者，所述功能层包括多晶硅层。
本申请实施例提供的测试结电容的版图结构及其设计方法，其中，测试结电容的版图结构包括用于形成MOS管的测试结构的阱区，测试结构用于测试MOS管的结电容；位于阱区中、且与阱区的表面平齐的离子注入区，离子注入区用于形成MOS管的源极或者漏极，且离子注入区与阱区之间能够形成PN结；覆盖于阱区的表面的功能层，功能层未覆盖离子注入区，功能层用于形成特定类型的结电容。由于本申请实施例提供的测试结电容的版图结构包括功能层，功能层能够形成特定类型的结电容，如此，通过本申请实施例提供的版图结构能够区分不同组分的结电容，从而可以实现对不同组分的结电容进行测量。
附图说明
在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1a为相关技术中不同类型MOS结电容的结构示意图；
图1b和1c为相关技术中测试结电容的版图结构的一种可选的结构示意图；
图2a～2e为本申请实施例提供的测试结电容的版图结构的一种可选的结构示意图；
图3为本申请实施例提供的测试结电容的版图结构的设计方法的一种可选的流程示意图；
图4a～4f为本申请实施例提供的形成测试结电容的版图结构的过程示意图；
图5为本申请实施例提供的测试结电容的版图结构的设计方法的另一种可选的流程示意图；
图6a～6f为本申请实施例提供的形成测试结电容的版图结构的另一种过程示意图；
附图标记说明：
101/201-阱区；102a/102b/202-离子注入区；203-功能层；203a-初始功能层；20-测试结电容的版图结构；C1-第一结电容；C2-栅结电容；C3-非栅结电容。
具体实施方式
下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本申请必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
在详述本申请实施例中的测试结电容的版图结构之前，首先对相关技术中的测试结电容的版图结构进行介绍。
图1a为相关技术中不同类型MOS结电容的结构示意图，如图1a所示，相关技术中的MOS结电容通常包括三种类型，分别为结电容Cja、结电容Cjp和结电容Cjpg。图1b和1c为相关技术中测试结电容的版图结构的一种可选的结构示意图，其中，图1b和1c中的上图为俯视图，下图为侧面图，可以看出，相关技术中测试结电容的版图结构包括阱区101和具有不同大小的离子注入区102a、102b，相关技术中的阱区101和离子注入区102a、102b所形成的版图结构只能得到Cja和Cjp两种类型的结电容，通过下述公式(1)和(2)可以计算得到Cja和Cjp精确的结电容的电容值。
C1＝Cja*W1*L1+Cjp*2*(W1+L1) (1)
C2＝Cja*W2*L2+Cjp*2*(W2+L2) (2)
其中，C1为通过交流电源(Alternating current，AC)测量得到图1b中版图结构的总电容，C2为通过交流电源测量得到的图1c中版图结构的总电容；W1为离子注入区102a的宽度；L1为离子注入区102a的长度；W2为离子注入区102b的宽度；L2为离子注入区102b的长度。
由于相关技术中测试结电容的版图结构只能得到Cja和Cjp两种类型的结电容，不能得到Cjpg结电容，因此，相关技术中测试结电容的版图结构无法实现对每一种结电容进行精确测量。
基于相关技术中存在的上述问题，本申请实施例提供一种测试结电容的版图结构及其设计方法，其中，测试结电容的版图结构包括用于形成MOS管的测试结构的阱区，测试结构用于测试MOS管的结电容；位于阱区中、且与阱区的表面平齐的离子注入区，离子注入区用于形成MOS管的源极或者漏极，且离子注入区与阱区之间能够形成PN结；覆盖于阱区的表面的功能层，功能层未覆盖离子注入区，功能层用于形成特定类型的所述结电容。由于本申请实施例提供的测试结电容的版图结构包括功能层，功能层能够形成特定类型的结电容，如此，通过本申请实施例提供的版图结构能够区分不同组分的结电容，从而可以实现对不同组分的结电容进行测量。
图2a～2e为本申请实施例提供的测试结电容的版图结构的一种可选的结构示意图，如图2a～2e所示，所述测试结电容的版图结构20包括：阱区201、离子注入区202和功能层203。
其中，所述阱区201用于形成MOS管的测试结构，所述测试结构用于测试所述MOS管的结电容。本申请实施例中，所述阱区可以是N阱区(Nwell)或者P阱区(Pwell)。
所述离子注入区202位于所述阱区201中，且所述离子注入区202的顶表面与阱区201的顶表面平齐。所述离子注入区202是对所述阱区201进行特定类型的离子注入(Doping)所形成的区域，这里，所述特定类型的离子包括P型离子(例如，Ⅵ族元素离子)或者N型离子(例如，III族元素离子)。
本申请实施例中，所述离子注入区202用于形成所述MOS管的源极或者漏极，且所述离子注入区202与所述阱区201之间能够形成PN结。即当阱区201为P阱区时，对离子注入区202进行N型离子注入；当阱区201为N阱区时，对离子注入区202进行P型离子注入。
在一些实施例中，所述阱区为P型掺杂区域，且所述离子注入区为N型掺杂区域，或者，所述阱区为N型掺杂区域，且所述离子注入区为P型掺杂区域。
所述功能层203全部或部分覆盖于所述阱区201的表面，且所述功能层203未覆盖离子注入区202，所述功能层203用于形成特定类型的结电容。
本申请实施例中，所述功能层可以采用任意一种导电材料形成，例如，所述功能层可以是多晶硅层(Poly)。
在一些实施例中，所述MOS管的结电容包括第一结电容和第二结电容；其中，所述第一结电容为所述离子注入区底部的单位面积的结电容，如图2a中电容C1；所述第二结电容为所述离子注入区侧壁的单位长度的结电容。
请继续参见图2a和2c，在所述功能层全部覆盖所述阱区的情况下(如图2a所示)，所述第二结电容包括栅结电容C2；在所述功能层部分覆盖所述阱区的情况下(如图2c所示)，所述第二结电容包括栅结电容C2和非栅结电容C3。
在一些实施例中，所述测试结构用于测试半导体器件中的MOS管的结电容；所述半导体器件至少包括但不限于以下任意一种：动态随机存取存储器、静态随机存取存储器、相变存储器、磁变存储器和阻变存储器。
在一些实施例中，所述测试结电容的版图结构可以包括通过所述阱区进行隔离的至少两个所述离子注入区，如图2e所示，所述测试结电容的版图结构20包括多个离子注入区202，且相邻两个离子注入区202之间通过阱区201进行隔离。本申请实施例中，所述阱区201可以是Pwell，所述离子注入区为N型的掺杂区域(N-Doping，ND)。
本申请实施例中，所述测试结电容的版图结构20还包括全部覆盖在阱区201表面的功能层203，功能层203能够与离子注入区202形成结电容Cjpg(对应上述实施例中的栅结电容)，且本申请实施例中测试结电容的版图结构20还包括离子注入区202底部与阱区201之间的结电容Cja(对应上述实施例中的第一结电容)。
在一些实施例中，在计算本申请实施例中的结电容Cjpg之前，首先在不设置功能层的情况下，计算得到离子注入区202底部与阱区201之间的结电容Cja。在不设置功能层的情况下，所述测试结电容的版图结构包括结电容Cja和结电容Cjp(对应上述实施例中的非栅结电容)，通过交流电源测试得到在不设置功能层的情况下，所述测试结电容的版图结构的总电容，进而计算得到结电容Cjp和结电容Cja的电容值。在结电容Cja已知的情况下，采用下述公式(3)可以计算得到本申请实施例中的结电容Cjpg的电容值。
C＝(Cja*W*L*n)+Cjpg*2*(W+L)*n (3)
其中，C为通过交流电源测量得到图2e中版图结构的总电容；W为离子注入区202的宽度；L为离子注入区202的长度；n为离子注入区202的个数。
本申请实施例提供的测试结电容的版图结构，包括用于形成MOS管的测试结构的阱区，测试结构用于测试MOS管的结电容；位于阱区中、且与阱区的表面平齐的离子注入区，离子注入区用于形成MOS管的源极或者漏极，且离子注入区与阱区之间能够形成PN结；覆盖于阱区的表面的功能层，功能层未覆盖离子注入区，功能层用于形成特定类型的所述结电容。由于本申请实施例提供的测试结电容的版图结构包括功能层，功能层能够形成特定类型的结电容，如此，通过本申请实施例提供的版图结构能够区分不同组分的结电容，从而可以实现对不同组分的结电容进行测量。
本申请实施例提供一种测试结电容的版图结构的设计方法，图3为本申请实施例提供的测试结电容的版图结构的设计方法的一种可选的流程示意图，图4a～4f为本申请实施例提供的形成测试结电容的版图结构的过程示意图，下面结合图4a～4f，详细说明本申请实施例中的测试结电容的版图结构的设计方法。如图3所示，所述测试结电容的版图结构的设计方法包括以下步骤：
步骤S301、提供一阱区，所述阱区用于形成MOS管的测试结构，所述测试结构用于测试所述MOS管的结电容。
如图4a所示，本申请实施例中，所述阱区201可以是P型掺杂区域(Pwell)或者N型掺杂区域(Nwell)。
步骤S302、形成位于所述阱区中、且与所述阱区的表面平齐的离子注入区；所述离子注入区用于形成所述MOS管的源极或者漏极，且所述离子注入区与所述阱区之间能够形成PN结。
所述离子注入区202是对所述阱区201进行特定类型的离子注入所形成的区域，这里，所述特定类型的离子包括P型离子(例如，Ⅵ族元素离子)或者N型离子(例如，III族元素离子)。
在一些实施例中，所述测试结电容的版图结构20可以包括一个离子注入区，也可以包括至少两个离子注入区202(如图4b所示)，当测试结电容的版图结构包括至少两个离子注入区202时，相邻两个离子注入区通过所述阱区进行隔离。
本申请实施例中，每一所述离子注入区202可以通过以下步骤形成：
对所述阱区201进行预设深度的离子注入，形成离子注入区202；其中，所述预设深度小于所述阱区的深度。
需要说明的是，所述离子注入区202与所述阱区201之间能够形成PN结，也就是说，在阱区201为P型掺杂区域的情况下，对离子注入区202进行III族元素离子注入，使得离子注入区为N型掺杂区域；在阱区201为N型掺杂区域的情况下，对离子注入区202进行Ⅵ族元素离子注入，使得离子注入区为P型掺杂区域。
在一些实施例中，所述MOS管的结电容包括第一结电容和第二结电容；其中，所述第一结电容为所述离子注入区底部的单位面积的结电容；所述第二结电容为所述离子注入区侧壁的单位长度的结电容。
步骤S303、形成覆盖于所述阱区表面的功能层；其中，所述功能层未覆盖所述离子注入区，所述功能层用于形成特定类型的所述结电容。
本申请实施例中，所述功能层采用导电材料形成，或者，所述功能层包括多晶硅层。
在一些实施例中，所述功能层全部或部分覆盖所述阱区；在所述功能层全部覆盖所述阱区的情况下，所述第二结电容包括栅结电容；在所述功能层部分覆盖所述阱区的情况下，所述第二结电容包括所述栅结电容和非栅结电容。
本申请实施例中，所述第一结电容的电容值、所述栅结电容电容值和所述非栅结电容的电容值均通过交流电源测试确定得到；其中，所述交流电源的一端与所述离子注入区连接，所述交流电源的另一端与所述阱区的底部连接。
在一些实施例中，所述功能层通过以下步骤形成：
步骤S3031、在所述阱区和所述离子注入区的表面形成初始功能层；其中，所述初始功能层全部覆盖所述阱区和所述离子注入区，或者，所述初始功能层部分覆盖所述阱区和所述离子注入区。
如图4c和4d所示，在阱区201和离子注入区202的表面形成初始功能层203a，初始功能层203a全部覆盖在阱区201和离子注入区202的表面(如图4c所示)，或者，初始功能层203a部分覆盖在阱区201、且部分覆盖在离子注入区202的表面(如图4d所示)。
本申请实施例中，所述初始功能层采用导电材料形成，或者，所述初始功能层包括多晶硅层。
步骤S3032、刻蚀所述初始功能层，暴露被所述初始功能层覆盖的离子注入区的表面，形成所述功能层。
本申请实施例中，可以采用干法刻蚀工艺刻蚀所述初始功能层，形成所述功能层，例如，等离子体刻蚀工艺、离子铣刻蚀工艺或者反应离子刻蚀工艺。
如图4e和4f所示，刻蚀所述初始功能层203a，暴露出被所述初始功能层覆盖的离子注入区202的表面，形成所述功能层203。
本申请实施例提供的测试结电容的版图结构的设计方法与上述实施例中的测试结电容的版图结构相类似，对于本申请实施例未详尽披露的技术特征，请参照上述实施例进行理解，这里不再赘述。
通过本申请实施例提供的测试结电容的版图结构的设计方法所设计的测试结电容的版图结构，由于具有功能层，且功能层能够形成特定类型的结电容，如此，通过本申请实施例提供的版图结构能够区分不同组分的结电容，从而可以实现对不同组分的结电容进行测量。
除此之外，本申请实施例还提供一种测试结电容的版图结构的设计方法，图5为本申请实施例提供的测试结电容的版图结构的设计方法的另一种可选的流程示意图，图6a～6f为本申请实施例提供的形成测试结电容的版图结构的另一种过程示意图，下面结合图6a～6f详细说明本申请实施例中的测试结电容的版图结构的设计方法。如图5所示，所述测试结电容的版图结构的设计方法包括以下步骤：
步骤S501、提供一阱区，所述阱区用于形成MOS管的测试结构，所述测试结构用于测试所述MOS管的结电容。
本申请实施例中，所述阱区可以是P型掺杂区域(Pwell)或者N型掺杂区域(Nwell)。
步骤S502、在所述阱区的表面形成初始功能层。
本申请实施例中，所述初始功能层可以全部或部分覆盖所述阱区；所述初始功能层采用导电材料形成，或者，所述初始功能层包括多晶硅层。
如图6a和6b所示，在阱区201的表面形成了初始功能层203a，初始功能层203a全部覆盖阱区201(如图6a所示)，或者，初始功能层203a部分覆盖阱区201(如图6b所示)。
本申请实施例中，可以采用任意一种合适的沉积工艺形成初始功能层，例如，化学气相沉积(Chemical Vapor Deposition，CVD)工艺、物理气相沉积(Physical VaporDeposition，PVD)工艺、原子层沉积(Atomic Layer Deposition，ALD)工艺、旋涂工艺或者涂敷工艺。
步骤S503、刻蚀所述初始功能层，形成多个刻蚀凹槽，剩余的所述初始功能层构成功能层；其中，所述多个刻蚀凹槽间隔排布，且每一刻蚀凹槽暴露出所述阱区的表面。
如图6c和6d所示，刻蚀初始功能层203a，形成了多个刻蚀凹槽A，每一刻蚀凹槽A暴露出阱区201的表面，剩余的初始功能层203a构成了功能层203。
需要说明的是，本申请实施例中，所述功能层用于形成特定类型的结电容。
步骤S504、通过所述刻蚀凹槽，形成位于所述阱区中、且与所述阱区的表面平齐的离子注入区；所述离子注入区用于形成所述MOS管的源极或者漏极，且所述离子注入区与所述阱区之间能够形成PN结。
本申请实施例中，所述离子注入区是对阱区进行特定类型的离子注入所形成的区域，这里，特定类型的离子包括P型离子(例如，Ⅵ族元素离子)或者N型离子(例如，III族元素离子)。
如图6e和6f所示，通过刻蚀凹槽A对暴露的部分阱区201进行预设深度的离子注入，形成多个离子注入区202；其中，相邻两个离子注入区通过阱区进行隔离，所述预设深度小于所述阱区的深度。
需要说明的是，所述离子注入区202与所述阱区201之间能够形成PN结，也就是说，在阱区201为P型掺杂区域的情况下，对离子注入区202进行III族元素离子注入，使得离子注入区为N型掺杂区域；在阱区201为N型掺杂区域的情况下，对离子注入区202进行Ⅵ族元素离子注入，使得离子注入区为P型掺杂区域。
在一些实施例中，所述MOS管的结电容包括第一结电容和第二结电容；其中，所述第一结电容为所述离子注入区底部的单位面积的结电容；所述第二结电容为所述离子注入区侧壁的单位长度的结电容。
请继续参见图6e和6f，所述功能层203全部或部分覆盖阱区201；在功能层203全部覆盖阱区201的情况下(如图6e所示)，第二结电容包括栅结电容；在功能层203部分覆盖阱区201的情况下(如图6f所示)，第二结电容包括栅结电容和非栅结电容。
本申请实施例中，所述第一结电容的电容值、所述栅结电容电容值和所述非栅结电容的电容值均通过交流电源测试确定得到；其中，所述交流电源的一端与所述离子注入区连接，所述交流电源的另一端与所述阱区的底部连接。
本申请实施例提供的测试结电容的版图结构的设计方法与上述实施例中的测试结电容的版图结构相类似，对于本申请实施例未详尽披露的技术特征，请参照上述实施例进行理解，这里不再赘述。
本申请实施例提供的测试结电容的版图结构的设计方法所设计的测试结电容的版图结构，由于具有功能层，且功能层能够形成特定类型的结电容，如此，通过本申请实施例提供的版图结构能够区分不同组分的结电容，从而可以实现对不同组分的结电容进行测量。
在本申请所提供的几个实施例中，应该理解到，所揭露的结构和方法，可以通过非目标的方式实现。以上所描述的结构实施例是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
本申请所提供的几个方法或结构实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或结构实施例。
以上所述，仅为本申请实施例的一些实施方式，但本申请实施例的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请实施例揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请实施例的保护范围之内。因此，本申请实施例的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种测试结电容的版图结构，其特征在于，包括：
阱区，所述阱区用于形成MOS管的测试结构，所述测试结构用于测试所述MOS管的结电容；
位于所述阱区中、且与所述阱区的表面平齐的离子注入区，所述离子注入区用于形成所述MOS管的源极或者漏极，且所述离子注入区与所述阱区之间能够形成PN结；
覆盖于所述阱区的表面的功能层，其中，所述功能层未覆盖所述离子注入区，所述功能层用于形成特定类型的所述结电容。
2.根据权利要求1所述的版图结构，其特征在于，所述版图结构包括通过所述阱区进行隔离的至少两个所述离子注入区。
3.根据权利要求2所述的版图结构，其特征在于，所述MOS管的结电容包括第一结电容和第二结电容；
其中，所述第一结电容为所述离子注入区底部的单位面积的结电容；
所述第二结电容为所述离子注入区侧壁的单位长度的结电容。
4.根据权利要求3所述的版图结构，其特征在于，所述功能层全部或部分覆盖所述阱区；
在所述功能层全部覆盖所述阱区的情况下，所述第二结电容包括栅结电容；
在所述功能层部分覆盖所述阱区的情况下，所述第二结电容包括所述栅结电容和非栅结电容。
5.根据权利要求4所述的版图结构，其特征在于，所述功能层采用导电材料形成，或者，所述功能层包括多晶硅层。
6.根据权利要求1至5任一项所述的版图结构，其特征在于，所述阱区为P型掺杂区域，且所述离子注入区为N型掺杂区域。
7.根据权利要求1至5任一项所述的版图结构，其特征在于，所述阱区为N型掺杂区域，且所述离子注入区为P型掺杂区域。
8.根据权利要求1至5任一项所述的版图结构，其特征在于，所述测试结构用于测试半导体器件中的MOS管的结电容；
所述半导体器件至少包括以下任意一种：动态随机存取存储器、静态随机存取存储器、相变存储器、磁变存储器和阻变存储器。
9.一种测试结电容的版图结构的设计方法，其特征在于，所述方法包括：
提供一阱区，所述阱区用于形成MOS管的测试结构，所述测试结构用于测试所述MOS管的结电容；
形成位于所述阱区中、且与所述阱区的表面平齐的离子注入区；所述离子注入区用于形成所述MOS管的源极或者漏极，且所述离子注入区与所述阱区之间能够形成PN结；
形成覆盖于所述阱区表面的功能层；其中，所述功能层未覆盖所述离子注入区，所述功能层用于形成特定类型的所述结电容。
10.根据权利要求9所述的设计方法，其特征在于，所述功能层全部或部分覆盖所述阱区；所述功能层通过以下步骤形成：
在所述阱区和所述离子注入区的表面形成初始功能层；其中，所述初始功能层全部覆盖所述阱区和所述离子注入区，或者，所述初始功能层部分覆盖所述阱区和所述离子注入区；
刻蚀所述初始功能层，暴露出被所述初始功能层覆盖的离子注入区的表面，形成所述功能层。
11.根据权利要求9或10所述的设计方法，其特征在于，所述MOS管的结电容包括第一结电容和第二结电容；
其中，所述第一结电容为所述离子注入区底部的单位面积的结电容；所述第二结电容为所述离子注入区侧壁的单位长度的结电容。
12.根据权利要求11所述的设计方法，其特征在于，在所述功能层全部覆盖所述阱区的情况下，所述第二结电容包括栅结电容；
在所述功能层部分覆盖所述阱区的情况下，所述第二结电容包括所述栅结电容和非栅结电容。
13.根据权利要求12所述的设计方法，其特征在于，所述第一结电容的电容值、所述栅结电容电容值和所述非栅结电容的电容值均通过交流电源测试确定得到；
所述交流电源的一端与所述离子注入区连接，所述交流电源的另一端与所述阱区的底部连接。
14.根据权利要求13所述的设计方法，其特征在于，所述版图结构包括通过所述阱区进行隔离的至少两个所述离子注入区；每一所述离子注入区通过以下步骤形成：
对所述阱区进行预设深度的离子注入，形成每一所述离子注入区；其中，所述预设深度小于所述阱区的深度。
15.根据权利要求12至14任一项所述的设计方法，其特征在于，所述功能层采用导电材料形成，或者，所述功能层包括多晶硅层。
CN202111049074.0A 2021-09-08 2021-09-08 测试结电容的版图结构及其设计方法 Active CN113838835B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111049074.0A CN113838835B (zh) 2021-09-08 2021-09-08 测试结电容的版图结构及其设计方法
PCT/CN2021/137410 WO2023035453A1 (zh) 2021-09-08 2021-12-13 测试结电容的版图结构及其设计方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111049074.0A CN113838835B (zh) 2021-09-08 2021-09-08 测试结电容的版图结构及其设计方法

Publications (2)

Publication Number Publication Date
CN113838835A true CN113838835A (zh) 2021-12-24
CN113838835B CN113838835B (zh) 2024-05-03

Family

ID=78958784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111049074.0A Active CN113838835B (zh) 2021-09-08 2021-09-08 测试结电容的版图结构及其设计方法

Country Status (2)

Country Link
CN (1) CN113838835B (zh)
WO (1) WO2023035453A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172405B1 (en) * 1998-07-17 2001-01-09 Sharp Kabushiki Kaisha Semiconductor device and production process therefore
US6420774B1 (en) * 1999-05-05 2002-07-16 Vanguard International Semiconductor Corporation Low junction capacitance semiconductor structure and I/O buffer
JP2003068756A (ja) * 2001-08-28 2003-03-07 Nec Corp トランジスタのシミュレーション用パラメータの取得方法
US20050242416A1 (en) * 2004-04-29 2005-11-03 United Microelectronics Corp. Low-capacitance bonding pad for semiconductor device
US20120302026A1 (en) * 2011-05-25 2012-11-29 Semiconductor Manufacturing International (Shanghai) Corporation Method for forming a transistor
CN102956620A (zh) * 2012-12-03 2013-03-06 上海集成电路研发中心有限公司 Mos晶体管结电容测试结构及表征方法
CN112542444A (zh) * 2020-12-03 2021-03-23 武汉新芯集成电路制造有限公司 半导体器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050260776A1 (en) * 2004-05-19 2005-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for extraction of parasitic junction capacitance in deep submicron technology
KR20090072035A (ko) * 2007-12-28 2009-07-02 주식회사 동부하이텍 고전압 모스펫 소자와 그의 캐패시턴스 추출 방법
CN102945841B (zh) * 2012-11-22 2017-09-29 上海集成电路研发中心有限公司 Mos晶体管有效沟道长度测试结构及测试方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172405B1 (en) * 1998-07-17 2001-01-09 Sharp Kabushiki Kaisha Semiconductor device and production process therefore
US6420774B1 (en) * 1999-05-05 2002-07-16 Vanguard International Semiconductor Corporation Low junction capacitance semiconductor structure and I/O buffer
JP2003068756A (ja) * 2001-08-28 2003-03-07 Nec Corp トランジスタのシミュレーション用パラメータの取得方法
US20050242416A1 (en) * 2004-04-29 2005-11-03 United Microelectronics Corp. Low-capacitance bonding pad for semiconductor device
US20120302026A1 (en) * 2011-05-25 2012-11-29 Semiconductor Manufacturing International (Shanghai) Corporation Method for forming a transistor
CN102956620A (zh) * 2012-12-03 2013-03-06 上海集成电路研发中心有限公司 Mos晶体管结电容测试结构及表征方法
CN112542444A (zh) * 2020-12-03 2021-03-23 武汉新芯集成电路制造有限公司 半导体器件

Also Published As

Publication number Publication date
WO2023035453A1 (zh) 2023-03-16
CN113838835B (zh) 2024-05-03

Similar Documents

Publication Publication Date Title
US9431324B2 (en) Semiconductor device having contact structures
US7193262B2 (en) Low-cost deep trench decoupling capacitor device and process of manufacture
TWI451559B (zh) Semiconductor device
US7439149B1 (en) Structure and method for forming SOI trench memory with single-sided strap
CN108695389B (zh) 具有低导通电阻的半导体器件结构及其制造方法
US7951666B2 (en) Deep trench capacitor and method
KR20180115158A (ko) 반도체 장치 및 그 제조 방법
US8420479B2 (en) Semiconductor device comprising a capacitor formed in the contact level
CN103050407B (zh) 嵌入式晶体管
US11139306B2 (en) Memory device and method for fabricating the same
US20070034959A1 (en) Integrated circuit arrangements with ESD-resistant capacitor and corresponding method of production
US20200083213A1 (en) Silicon controlled rectifier (scr) based esd protection device
US8975133B2 (en) Capacitors positioned at the device level in an integrated circuit product and methods of making such capacitors
US20200111794A1 (en) Method for fabricating semiconductor device
EP1475838A1 (en) Semiconductor device and its manufacturing method
CN113838835B (zh) 测试结电容的版图结构及其设计方法
US9543300B2 (en) CMOS transistor, semiconductor device including the transistor, and semiconductor module including the device
US20150380504A1 (en) Device and method for manufacturing same
JP2009009984A (ja) 半導体装置及びその製造方法
US10497653B2 (en) Decoupling capacitor
US9356016B2 (en) Semiconductor device and method for manufacturing the same
US10204914B2 (en) Method for fabricating semiconductor device
US20200185544A1 (en) Microelectronic structures including capacitor strutures and methods of forming microelectronic structures
US5885863A (en) Method of making a contact for contacting an impurity region formed in a semiconductor substrate
US20110221004A1 (en) Semiconductor Constructions, And Semiconductor Processing Methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant