CN113838772A - 用于在微电子装置中进行温度改变和减少污染的方法和设备 - Google Patents

用于在微电子装置中进行温度改变和减少污染的方法和设备 Download PDF

Info

Publication number
CN113838772A
CN113838772A CN202110622522.5A CN202110622522A CN113838772A CN 113838772 A CN113838772 A CN 113838772A CN 202110622522 A CN202110622522 A CN 202110622522A CN 113838772 A CN113838772 A CN 113838772A
Authority
CN
China
Prior art keywords
stack
skirt
bond
bonding
microelectronic devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110622522.5A
Other languages
English (en)
Inventor
曲小鹏
全炫锡
B·P·沃兹
A·M·贝利斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN113838772A publication Critical patent/CN113838772A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B23K20/023—Thermo-compression bonding
    • B23K20/025—Bonding tips therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/447—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428 involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/02—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating by means of a press ; Diffusion bonding
    • B23K20/023—Thermo-compression bonding
    • B23K20/026—Thermo-compression bonding with diffusion of soldering material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Wire Bonding (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本专利申请涉及用于在微电子装置中进行温度改变和减少污染的方法和设备。从热压接合工具的接合头向所述堆叠施加热量。所述堆叠基本上封闭在由所述接合头承载的裙部内，以减少热量损失和来自所述堆叠的污染物，并且可以从所述裙部添加热量。

Description

用于在微电子装置中进行温度改变和减少污染的方法和设备
优先权要求
本申请要求于2020年6月8日提交的第16/895,751号美国专利申请“用于在接合堆叠的微电子装置中进行温度改变和减少污染的方法和设备(METHODS AND APPARATUS FORTEMPERATURE MODIFICATION AND REDUCTION OF CONTAMINATION IN BONDING STACKEDMICROELECTRONIC DEVICES)”的申请日的权益。
技术领域
本文公开的实施例涉及堆叠的微电子装置的接合。更具体地，本文公开的实施例涉及用于在微电子装置的堆叠的集体接合期间进行温度改变和减少污染的方法和设备。
背景技术
随着时间的推移，基于引线框的微电子装置封装已经在微电子装置中获得主要的市场份额，该微电子装置利用从其表面突出以连接至另一目标微电子装置或其它衬底的端子焊盘的导电元件的阵列。在很大程度上，增加的电路密度、增加的引出线数目以及对微电子装置的“占地面积”要求较小的形状因数刺激了这一转变。此配置通常被称为“倒装芯片”配置，因为微电子装置被倒置使得承载突出的导电元件的表面向下面向目标。虽然最初在所谓的C4(受控塌陷芯片连接)结构中使用焊料球或凸块来实施倒装芯片配置，但最近对较小导电元件和较紧密间距(即，导电元件之间的间隔)以适应较小形状因数与增加数目的引出线的组合的要求已刺激使用导电金属(例如，铜)柱作为导电元件。在一些情况下，柱具有焊料帽，其通常通过薄阻挡层(例如，镍)材料与铜柱材料隔离。在任一情况下，微电子装置的导电元件与另一微电子装置的端子焊盘之间的接合传统上通过在回流炉中对组件施加热以熔化焊料，或者通过施加热量并结合由热压接合头施加的力来熔化焊料或不存在的焊料来实现，以实现金属柱与对准的端子焊盘之间的扩散接合。
作为热压接合工艺的一部分，在相邻的叠置微电子装置之间的所谓“接合线”中插入介电材料，以使连接装置的横向相邻的导电元件电绝缘，并在叠置的微电子装置之间提供电绝缘，以及在装置之间提供额外的粘附力。近年来，堆叠粘附到微电子装置上的预成型介电膜或在堆叠之前在微电子装置上分配介电材料已变得更为常见，而不是在堆叠期间在每个装置上分配可流动介电材料，或在接合线中使用堆叠后毛细管底部填充。此预成型介电或预堆叠分配材料膜被称为非导电膜(NCF)，以及晶片级底部填充膜(WLUF)。
发明内容
本公开的实施例包括热压接合设备，该热压接合设备包括接合台和在X、Y和Z方向上可移动的接合头。接合头包含在其下侧具有压缩表面的接合尖端，该接合尖端包含主加热装置和裙部，该裙部从接合头向下延伸，围绕接合尖端并横向包围底部开口的腔室。
本公开的实施例包括一种方法，该方法包括：将热压接合工具的接合头与微电子装置的堆叠对准；以及将接合头降低到微电子装置的堆叠之上，以将堆叠基本上封闭在从接合头向下延伸的裙部内的腔室中，并使堆叠的最上面的微电子装置与腔室内的接合头的接合尖端接触。通过最上面的微电子装置将热量从接合尖端施加到微电子装置的堆叠，并且通过裙部减少了从接合尖端穿过微电子装置的堆叠以及从堆叠的外围的热量损失。
本公开的实施例包括一种方法，该方法包括：将热压接合工具的接合头与微电子装置的堆叠对准；将热压接合工具的接合头降低到微电子装置的堆叠之上；用接合头加热微电子装置的堆叠；以及将从堆叠的微电子装置之间的接合线脱气的污染物材料基本上容纳在裙部内，该裙部由接合头承载并基本上封闭堆叠。
附图说明
图1A是半导体裸片形式的微电子装置的堆叠的示意性侧视局部剖视图，并且图1B是图1A的一部分的放大图，其示出了开路互连；
图2是通过常规技术热压接合的半导体裸片的堆叠的示意性侧视图，并且图示了从接合头的接合尖端通过管芯堆叠向下和向外的较大距离的热量损失梯度；
图3是热压接合的半导体管芯堆叠的侧面显微照片，其示出了在经配置为HBM组件的半导体管芯堆叠的一侧处的介电材料的薄片；
图4是在芯片到晶片(C2W)组件中的基底半导体晶片上的热压接合的半导体管芯堆叠的侧视图，并且示出了从组件的一侧之外挤出的介电材料的薄片；
图5是被来自热压接合工艺的材料的脱气污染的管芯表面的显微照片；
图6是衬底上的相邻管芯堆叠的侧面示意图，一个管芯堆叠被热压接合，并且使相邻管芯堆叠上的污染物脱气；
图7A是通过传统技术热压接合到半导体晶片的半导体管芯的示意性侧视图；
图7B是图7B的组件在热压接合期间的示意性侧视图，并且描绘了通过和来自组件的外围的热量损失；
图8是以灰度表示的有限元分析热图，其示出了如图7B所示并相对于其描述的热量损失；
图9是在热压接合操作期间半导体管芯中的热量损失的图示，示为在管芯的拐角处随时间的推移缺乏足够的热增益；
图10是根据本公开的实施例的热压接合工具的侧面示意性局部剖视图，并且图10A是通过图10的剖面线A-A的示意性剖视图；
图11是根据本公开的另一实施例的热压接合工具的侧面示意性局部剖视图，并且图11A是通过图11的剖面线A-A的示意性剖视图；
图12是根据本公开的另一实施例的另一热压接合工具的侧面示意性局部剖视图；
图13是根据本公开的又一实施例的热压接合工具的侧面局部剖视图，图14是在设置在微电子装置的堆叠之上前，向上看图14的热压接合工具的接合头裙部的正视图；以及
图15是根据本公开的实施例的热压接合工艺的流程图。
具体实施方式
本公开的实施例涉及用于在微电子装置的相互集体接合期间控制微电子装置的堆叠内的温度，更具体地控制温度梯度的方法和设备。公开了用于在装置堆叠的各个级别上对微电子堆叠进行受控加热的接合工具，以及采用此接合工具的温度控制方法。还公开了一种接合工具，其经配置以在接合期间通过限制相邻微电子装置的污染物的扩散来减少此类污染物的污染。
以下描述提供了具体细节，例如尺寸、形状、材料组成、位置和取向，以便提供对本公开的实施例的全面描述。然而，本领域普通技术人员将了解并理解，可在无需采用这些特定细节的情况下实践本公开的实施例，因为本公开的实施例可结合工业中采用的根据本公开适当修改的常规工艺行为和设备来实践。另外，以下提供的描述可能无法形成用于热压接合的完整工艺流程。以下仅详细描述理解本公开的实施例所必需的那些过程动作和结构。
本文呈现的附图仅用于说明目的，并不意味着是任何特定材料、装置、结构、装置或系统的实际视图。可以预期由于例如制造技术和/或公差而导致附图中描绘形状的变化。因此，本文中所描述的实施例不应解释为限于所示的特定形状或区域，而是包含例如由制造导致的形状偏差。例如，图示或描述为箱形的区域可以具有粗糙和/或非线性特征，而图示或描述为圆形的区域可以包含一些粗糙和/或线性特征。此外，所示表面之间的锐角可以是圆角，反之亦然。因此，附图中示出的区域本质上是示意性的，并且它们的形状不旨在示出区域的精确形状，并且不限制本权利要求的范围。附图不必按比例绘制。
可以根据被描绘为流程图、流程图表、结构图或框图的过程来描述实施例。尽管流程图可以将操作动作描述为顺序过程，但是这些动作中的许多可以以另一顺序、并行或基本上同时地执行。另外，可以重新排列动作的顺序。过程可对应于方法、线程、函数、过程、子例程、子程序、其它结构或其组合。此外，本文公开的方法可以以硬件、软件或两者中实现。如果以软件实现，则函数可作为计算机可读介质上的一或多个指令或代码来存储或传输。计算机可读介质包含计算机存储介质和通信介质，通信介质包含便于将计算机程序从一个地方传送到另一个地方的任何介质。在说明书中，为了方便起见，相同或相似的附图标记可用于标识各个附图之间共有的特征和元件。
柱型导电元件与另一微电子装置或衬底的端子焊盘的相互接合通常通过焊料帽材料的热感应质量回流或通过热压接合来实现，其中接合头在由接合头施加热量的同时对微电子装置施加法向(即，垂直)向下的力。当对仅一个或几个倒装芯片配置的微电子装置进行堆叠和接合时，两种技术均是合适的。然而，随着对增加的电路密度的需求的持续，四、八、十二、十六或甚至更多倒装芯片配置的微电子装置的堆叠需要在大规模回流焊炉中不可接受地增加温度或停留时间以实现接合，从而使微电子装置的热预算(thermal budget)紧张并增加装置失效的可能性。另一方面，热压接合的有效使用可能受到接合尖端通过微电子装置的堆叠以及通过支撑微电子装置堆叠的接合台和组件侧面的热量损失的损害，从而导致难以在组件的周边附近形成焊料或扩散接合。当热压接合用于更多数量(例如，四、八、十二、十六等)的堆叠微电子装置的集合或“群”相互接合时，热量损失问题进一步加剧。在此类情况下，由于在组件的较大高度上的热量损失，从由接合头的接合尖端接触的最上面的微电子装置到堆叠中的最下面的微电子装置或衬底以及从堆叠的中心到堆叠的横向周边的相对陡峭的温度梯度可能导致焊料没有完全液化或无法形成牢固的金属-金属扩散接合。结果，开路互连可以保持在导电元件和邻近此组件的外围的相关端子焊盘之间。另外，堆叠的热量损失和不均匀加热可能导致介电材料的不充分和/或不均匀固化，例如堆叠中相邻装置之间的接合线中的非导电膜(NCF)或晶片级底部填充膜(WLUF)，从而导致不一致的接合线厚度、接合线中的空隙，或两者。此外，尽管承载微电子装置的堆叠的衬底可以使用具有加热的接合台的接合工具进行热压接合，但接合台温度不能足够高以补偿通过半导体装置的堆叠而造成热量损失，而不会冒NCF或WLUF在堆叠中的下部接合线中过早固化的风险。
图1A示出了半导体裸片SD形式的堆叠且常规热压接合的微电子装置的组件的示意性侧面剖视图，除了堆叠中最上面的管芯SD之外的每个管芯SD包含硅通孔(TSV)T，其包括与半导体管芯的材料隔离的导电材料，在管芯的主表面之间延伸，对准并分别连接到一个主表面上的呈焊料封端的金属柱形式的导电元件和相对主表面上的端子焊盘。理想地，在热压接合之后，覆盖每个金属柱MP的焊料S已经熔化并冷却，与端子焊盘TP接触，以形成牢固的互连接合I，如图1A中的大多数情况所示。然而，如图1A的右下角所示，即使在不希望使用最大工具(即，接合头的接合尖端)温度的情况下，在较低的微电子装置的横向范围上的热量损失和相关联的不足温度裕度也可能导致开路互连OI。图1B是图1A的放大部分并且更详细地描绘了开路互连OI，其示出了通过金属柱MP上的焊料S对端子焊盘TP完全没有接触。在相邻装置之间的接合线BL中示出了围绕互连I(例如NCF或WLUF)的介电材料D，包括图1A和1B的部分在封装之后穿过组件。
图2示意性地描绘了在热压接合操作期间热压接合头BH的接合尖端BT和热压接合工具的接合台BS之间的热梯度，其中热量H和法向力N由接合头BH施加到衬底上的半导体管芯SD1和SD2形式的微电子装置的堆叠，其可以包括支撑在热压接合工具的接合台BS上的载体晶片CW上的半导体晶片W。从热梯度线G1至G8可以容易地看出和理解，热量通过半导体管芯SD的堆叠纵向和横向传播得越远，热量损失越大，从而不会发生堆叠中导电元件的相互接合的可能性越大。如图所示，在热梯度线G7和G8的区域中，朝向晶片W附近的堆叠的下部半导体管芯SD1的周边可能发生不适当的热量损失，从而防止下部半导体管芯SD1的周边处的焊料S、金属柱MP和端子焊盘TP之间的牢固互连。再次注意到，这种热量损失现象随着微电子装置数量的增加并因此随着堆叠高度的增加而加剧。
尽管已采用400℃或甚至450℃的接合尖端温度，但如本文中的发明人所认识到，由于堆叠中较低装置的外围处缺乏足够高的温度，此类温度可证明不足以进行例如八个或八个以上堆叠的微电子装置的热压接合。此外，使用其数量级如上所述的高温可能超过某些微电子装置(例如动态随机存取存储器(DRAM)半导体管芯)的热预算并对其造成损害。另外，从接合头施加过多的热量可能导致接合线中NCF或WLUF的过早固化，从而导致NCF或WLUF无法在热压接合期间保持最小的粘度扩散并提供薄且均匀的接合线。例如，由于常规的Sn/Ag焊料具有约221℃的熔点，或者Sn焊料具有约231℃的熔点，并且甚至铟焊料需要约170℃来熔化，显而易见的是，通过微电子装置堆叠的热量损失很快成为问题，即使每个微电子装置垂直通过堆叠的温度下降甚至只有10℃，该下降由于接合线中存在介电材料(如NCF或WLUF)而加剧，并且由接合尖端施加的进一步距离的热量可以从堆叠的中心线传播到堆叠的外围。因此，例如在八(8)个DRAM半导体装置的堆叠中，沿堆叠的中心线从堆叠的顶部到底部的热量损失可能很容易超过80℃，而到堆叠的侧面和特定拐角的热量损失可能明显更大。
使用此矩形形状且尺寸与堆叠中的微电子装置的外部边界一致的介电材料，结合热压接合技术，已经导致成品率问题以及接合头污染问题，因为介电膜材料的薄片的外围延伸(即，突出)响应接合头施加的法向力和热量超出装置的侧面，并在最大程度上沿侧面的中点。具体地，随着膜的厚度减小，直到相邻装置的对准导电元件接触，并且在介质膜完全固化到装置之间的最终接合线厚度之前，由接合头施加的热量和力引起介电膜的外围部分的“排出”(即，挤出)。另外，本文的发明人已经观察到，在许多情况下，包括薄片的介电膜的外围部分的大小从堆叠中的上膜层到下膜层逐渐增大。结果，介电材料的薄片也可能向上突出并污染接合头，但即使不出现这种情况，薄片的存在也可能损害微电子装置堆叠的侧面上的环氧模塑化合物(EMC)的形成和完整性，由于暴露的介电膜而引起可燃性问题，引起封装湿气吸收的问题，或甚至在形成于基底衬底(例如基底晶片)上的微电子装置的相邻堆叠之间延伸，其可能导致前述的EMC问题以及造成基底晶片的翘曲。此类薄片导致非线性的装置堆叠侧面和影响EMC的厚度和连续性的其它异常，当相邻的微电子装置用切割锯切割沿在锯片的路径中不完全填充EMC的路径被分割时引起损坏。尽管目前微电子装置的堆叠通常分开相当大的距离，例如约600μm，但是该距离随着电路密度增加而持续缩小，从而允许更小的微型装置尺寸和每个晶片越来越紧密间隔的装置。
作为上述问题的具体实例，图3是挤出堆叠管芯组件的热压接合半导体裸片SD的堆叠的侧面之外的介电膜的薄片F的示意图，最大的薄片F位于最下面的管芯和支撑衬底S之间的堆叠的底部。类似地，图4是在C2W组件中热压接合到基底晶片W的半导体管芯堆叠的半导体裸片SD的基底处和之间挤出的介电薄片F的示意图，其中薄片的最外侧基本上突出到堆叠的侧面之外的共同距离。
除了前述问题之外，在微电子装置(例如，半导体管芯)堆叠中使用NCF或WLUF形式的介电材料会在热压接合工艺期间导致介电材料脱气，污染相邻部件的表面，例如基准标记和接合盘，其结果如图5的显微照片所示。此外，其它材料(如焊剂)，在接合线中使用非导电胶(NCF)，以及微电子装置堆叠中存在的其它材料也会导致类似的脱气问题。
如图6所示，通过热压接合工具的接合头BH的加热接合尖端BT进行热压接合的衬底S(例如，晶片)上的多个半导体管芯SD的管芯堆叠DS1的接合线BL中的介电和其它材料M的污染物脱气的结果是污染物脱气材料C覆盖相邻管芯堆叠DS2的顶部管芯SD的上表面上的堆叠基准F，从而导致用于操纵和接合相邻管芯堆叠DS2的半导体管芯SD的光学传感器的识别问题，在相邻管芯堆叠DS2中产生管芯未对准。此外，污染物C的脱气可能污染接合头BH的接合尖端BT，该污染可能转移到其它管芯堆叠或需要更换昂贵的接合尖端。另外，未知的可靠性问题可能是由于在半导体裸片背面的凸块下金属化(UBM)涂覆环氧树脂或其它污染物造成的，这些污染物是由NCF或热压接合期间存在的其它材料的脱气污染物产生的。仅作为实例，此类问题包含不良互连，例如焊不良、冷啮合、开路互连、柱头(HIP)缺陷(即，柱的焊料塌落且推靠端子垫且变形，但不够热以熔化并形成连接)或较高电阻互连。
类似于图2，图7A示意性地描绘了通过由接合尖端BT施加热量H和法向力N在热压接合头BH的接合尖端BT和热压接合工具的接合台BS之间以晶片上芯片(COW)布置的半导体管芯SD到半导体晶片W的热压接合，以通过熔化焊料S覆盖金属柱MP而在半导体管芯SD的金属柱MP和晶片W的端子焊盘TP之间形成互连，将熔化的焊料S吸到对准的端子焊盘TP，并使焊料S固化以接合到金属柱MP和端子焊盘TP。理想地，例如NCF形式的介电材料D通过施加的热量H与焊料S的熔化同时固化。然而，如图7B所示，尽管半导体管芯SD和金属柱MP、焊料S和介电材料D的中心区域可能经历足够的热量HS以熔化焊料S并形成由固化的介电材料D围绕的牢固互连，在半导体管芯SD的外围附近，通过管芯厚度、通过管芯外围、通过介电材料D和通过晶片W的热泄漏HL可导致焊料S和管芯外围附近的相邻介电材料D承受的热量HI不足，从而防止焊料S、金属柱MP和端子焊盘TP之间的牢固互连以及介电材料D的固化不足，其中过度挤出介电材料D的SO，如虚线所示。
附图中的图8是以灰度级的有限元分析热图，其示出了如上关于图7B所述的沿中心线CL从细长的、黑暗的、最高温度的中心区域的热量损失，其中在半导体管芯SD的周围灰色区域内向管芯外围P逐渐地热量损失，以及在靠近拐角C1至C4的逐渐变暗的区域所示的模具外围P内的过度热量损失。
图9是在热压接合操作期间半导体管芯中的热量损失的图示，其示为与半导体管芯中心的热增益相比，在半导体管芯拐角处的接合操作期间随着时间缺乏足够的热增益，中心处的温度达到峰值并稳定在明显高于拐角处的水平。
现在参考图10和10A，示意性地示出了热压接合工具100的实施例。热压接合工具100包含带有接合尖端组件104的接合头102。具有接合尖端组件104的接合头102在来自控制器的指令下并且借助于本领域已知的位置传感器(例如光学传感器)在X、Y和Z平面中可移动。热压接合工具100还包含接合台106，其可以任选地包含台加热装置108，该台加热装置108可以包括在热电偶的闭环控制下的电阻型加热元件。在操作中，接合台106支撑(例如)衬底200(例如，半导体晶片、中介层等)，其上堆叠有数个横向间隔开的微电子装置204(例如，半导体管芯)的堆叠202(仅示出一个)，堆叠202具有导电元件206的阵列，其形式为(例如)覆盖有焊料且与下一个较低相邻部件的端子垫对准的金属柱，如关于图1至4、7A和7B所描述和图示。尽管在图10的堆叠202中示出了五个微电子装置，例如堆叠在逻辑控制器管芯上的四个动态随机存取存储器(DDR4、DDR5形式的DRAM)裸片，其形式为装置逻辑管芯上的四个动态随机存取存储器(GDDR形式的DRAM)的混合存储器立方体(HMC)或高带宽存储器(HBM)堆叠，但微电子装置204的堆叠202不限于特定数量的微电子装置204。在实践中，可以在堆叠202中采用存储器裸片(例如，动态随机存取存储器(DRAM)裸片)形式的四个、八个、十二个、十六个或更多个微电子装置。
关于微电子装置204的就地堆叠202，接合头102与堆叠202对准(例如，光学地)，且接合尖端组件104降低到堆叠202之上，使得提供接合尖端组件104的侧壁的裙部110围绕堆叠202且延伸到接近衬底200的上表面208的水平，从而将堆叠202基本上封闭于腔室112。接合尖端组件104包含位于压缩表面116上方的主加热装置114，其与堆叠202的最上面的微电子装置204啮合。接合尖端组件104还包含一或多个侧壁加热装置118(示出两个)，其在或安装到裙部110。在热压接合操作中，当接合尖端组件104被放置在微电子装置204的堆叠202上时，主加热装置114和侧壁加热装置118处于激活状态，以分别向堆叠202的顶部和侧面施加传导、对流和辐射热，同时由接合尖端组件104通过压缩表面116向堆叠202施加法向(即，垂直)力，任选地利用从台加热装置108施加的热量。值得注意的是，如图10A所示，侧壁加热装置118可以位于微电子装置204的堆叠202的所有侧面上。主加热装置114和侧壁加热装置118例如可以是电阻型加热器。主加热装置114可以斜坡变化以在约400℃和约450℃之间的温度下操作，侧壁加热装置118在足以基本上抵消如附图的图2和7B中所示的垂直通过和横向来自微电子装置204的堆叠202的热量损失的一或多个温度下操作，并且最小化从堆叠202的顶部到底部的热梯度。在该实施例中，侧壁加热装置118可以例如是电阻型加热器(例如，介电衬底上的印刷导体)，为了简单起见，其设置成在温度传感器(例如，热电偶)的控制下基本上在例如约200℃至约250℃之间的共同温度下操作，以在预选温度下循环断电，以避免堆叠202的微电子装置204的过热，同时确保导电元件206的牢固接合以及接合线212中和围绕导电元件206的介电材料210(例如，NCF、WLUF)的固化。任选的台加热装置108(如果存在)可在热电偶的反馈控制下在约150℃与约160℃之间的温度下操作，以通过衬底200并进入堆叠202提供热量。作为另一选择且如虚线所示，绝缘体120、热反射材料122或两者(绝缘体120放置在热反射材料122外部)可放置在侧壁加热装置118横向外侧的裙部110内，以在腔室112内容纳热量，并防止热量泄漏到微电子装置204的相邻堆叠，并在其导电元件206可接合之前引发相邻堆叠的介电材料210的过早固化。作为又一选择，并且如关于图13和14的实施例更全面地描述的，如虚线所示的低表面能(LSE)材料126可施加到裙部110的内壁128上或在其上形成。在接合尖端组件104在微电子装置204的堆叠202之上延伸之后，可循环接通供给主加热装置114和侧壁加热装置118的功率，或可如台加热装置108的一般情况那样连续地预热接合尖端组件104。在接合工艺期间和在堆叠202的接合之间，可改变或循环接通和断开供给侧壁加热装置118的功率(即，电流)，以将侧壁加热装置118保持在适当的温度范围内。在一个实施例中，侧壁加热装置可以在放置在微电子装置204的堆叠202上之前被激活，以考虑侧壁加热装置118不同于接合尖端组件的主加热装置114，将不会物理接触堆叠202并传导热量。在任何情况下，使用此实施例进行的热压接合可以比传统的热压接合进行得更快，并且产生导电元件206和完全固化的介电材料210的互连的更高成品率。另外，在热压接合期间，将微电子装置204的每个堆叠202基本上封闭在腔室112中可以基本上容纳从堆叠202中脱气的任何污染物材料，并降低对相邻堆叠202的污染的可能性。
现在参考图11和11A，示意性地示出了热压接合工具300的实施例。热压接合工具300包含带有接合尖端组件304的接合头302。具有接合尖端组件404的接合头302在来自控制器的指令下并且借助于本领域已知的位置传感器(例如光学传感器)在X、Y和Z平面中可移动。热压接合工具300还包含接合台306，其可以任选地包含台加热装置308，该台加热装置308可以包括在热电偶的闭环控制下的电阻型加热元件。在操作中，接合台306支撑(例如)衬底200(例如，半导体晶片、中介层等)，其上堆叠有数个横向间隔开的微电子装置204(例如，半导体管芯)的堆叠202(仅示出一个)，堆叠202具有导电元件206的阵列，其形式为(例如)覆盖有焊料且与下一个较低相邻部件的端子垫对准的金属柱，如关于图1至4、7A和7B所描述和图示。尽管在图10的堆叠202中示出了五个微电子装置，例如堆叠在逻辑控制器管芯上的四个动态随机存取存储器(DDR4、DDR5形式的DRAM)裸片，其形式为装置逻辑管芯上的四个动态随机存取存储器(GDDR形式的DRAM)的混合存储器立方体(HMC)或高带宽存储器(HBM)堆叠，但微电子装置204的堆叠202不限于特定数量的微电子装置204。在实践中，可以在堆叠202中采用存储器裸片(例如，动态随机存取存储器(DRAM)裸片)形式的四个、八个、十二个、十六个或更多个微电子装置。
关于微电子装置204的就地堆叠202，接合头302与堆叠202对准(例如，光学地)，并且接合尖端组件304降低到堆叠202之上，使得提供接合尖端组件304的侧壁的裙部310围绕堆叠202且延伸到接近衬底200的上表面208的水平，从而将堆叠202基本上封闭于腔室312。与前述实施例的接合尖端组件104不同，接合尖端组件304包括单独的接合尖端压缩构件304c，其下侧具有压缩表面316，接合尖端压缩构件被裙部310的接合尖端筒体部分304b包围，接合尖端压缩构件304c可滑动地设置在其中。接合尖端压缩构件304c通过位于接合尖端筒体部分304b的顶面331和接合尖端压缩构件304c的顶部333之间的压缩元件324向下偏压抵靠堆叠202。压缩元件324可以是例如螺旋弹簧、碟形弹簧、钢板弹簧、弹性弹性体元件等，其具有选定的弹簧常数，以使得当接合尖端组件位于堆叠202上适当位置时，接合尖端压缩构件304c向微电子装置204的堆叠202施加选定量的法向力。可以通过例如从接合尖端压缩构件304c的侧面横向延伸到接合尖端筒体部分304b的裙部310的接合尖端筒体部分304b内侧上的纵向狭槽332中的键330将接合尖端压缩构件304c在接合尖端筒体部分304b内的移动限制为垂直，此布置还使接合尖端压缩构件304c在从堆叠202抽出时保持在接合尖端筒体部分304b内。
接合尖端组件304的接合尖端压缩构件304c包含紧靠在压缩表面316上方的主加热装置314，其与堆叠202的最上面的微电子装置204啮合。接合尖端组件304还包含一或多个侧壁加热装置318(示出四个)，其在接合尖端筒体部分304b的裙部310的每个侧壁内或安装到其上。在热压接合操作中，当接合尖端组件304放置在微电子装置204的堆叠202上时，主加热装置314和侧壁加热装置318处于激活状态，以分别向堆叠202的顶部和侧面施加传导辐射和对流热，同时由接合尖端组件304通过压缩表面316向堆叠202施加法向(即，垂直)力，任选地利用从台加热装置308施加的热量。主加热装置314例如可以是斜坡变化以在约400℃与约450℃之间的温度下操作的电阻型加热器，侧壁加热装置318在足以基本上抵消如附图的图2和7B所示的垂直通过和横向来自微电子装置的堆叠202的热量损失的不同温度下操作。值得注意的是，如图11和11A组合所示，分立的侧壁加热装置318可以位于微电子装置204的堆叠202的每个侧面上。每个侧壁加热装置318可以例如包括一系列电阻元件(例如，介电衬底上的印刷导体)，其垂直地或水平地或以之字形图案定向，并且基本上延伸裙部310的每个内侧壁的高度和宽度。在一种实施方案中，电阻加热元件可经配置以朝向裙部310的下端呈现逐渐增大的电阻，以向堆叠202提供更高的热量，以抵消通过和来自微电子装置204的堆叠202的热量损失，从而控制和最小化从堆叠202的顶部到底部的热梯度。在另一实施方案中，电阻加热元件可经配置成L形横截面并且被放置在裙部310的拐角处以将热量集中在最易受热量损失的堆叠202的拐角区域附近。在该实施例中，侧壁加热装置318的电阻元件可(例如)经配置以在从接近压缩表面316附近的裙部的上部范围的约100℃到接近裙部310的下部范围的约200℃至约300℃(取决于堆叠202中的微电子装置204的数量)范围内的温度下操作。电阻元件可在温度传感器(例如热电偶)的反馈控制下操作，以在裙部310内的每个垂直水平处的预选温度下循环断电，以避免堆叠202的微电子装置204的过热，同时确保导电元件206的牢固接合以及接合线212中和围绕导电元件206的介电材料210(例如NCF、WLUF)的固化。替代地，侧壁加热装置318可在温度传感器的控制下在从裙部310的顶部到底部的大致相同的温度下操作，例如在约200℃至约250℃之间。任选的台加热装置308(如果存在)可在热电偶的反馈控制下在约150℃与约160℃之间的温度下操作以通过衬底200并进入堆叠202提供热量。作为另一选择，绝缘体320、热反射材料322或两者可横向地放置在侧壁加热装置318外侧的裙部310内，以在腔室312内容纳热量，并防止热量泄漏到微电子装置204的相邻堆叠202，并在其导电元件206可接合之前引发相邻堆叠的介电材料210的过早固化。作为又一选择，并且如关于图13和14的实施例更全面地描述的，如虚线所示的低表面能(LSE)材料326可施加到裙部310的内壁328上或在其上形成。在接合尖端组件304在微电子装置204的堆叠202之上延伸之后，可循环接通供给主加热装置314和侧壁加热装置318的功率，或者可如台加热装置308那样连续地预热接合尖端组件304。在接合工艺期间和在堆叠202的接合之间，可改变或循环接通和断开供给侧壁加热装置318的功率(即，电流)，以将侧壁加热装置318保持在适当的温度范围内。在一个实施例中，侧壁加热装置可以在放置在微电子装置204的堆叠202上之前被激活，以考虑侧壁加热装置118不同于接合尖端组件的主加热装置114，将不会物理接触堆叠202并传导热量。在任何情况下，使用热压接合工具300的此实施例进行的热压接合可以比传统的热压接合进行得更快，并且产生导电元件206和完全固化的介电材料210的互连的更高成品率。另外，在热压接合期间，将微电子装置204的每个堆叠202基本上封闭在腔室312中可以基本上容纳从堆叠202中脱气的任何污染物材料，并降低对相邻堆叠202的污染的可能性。
现在参考图12，示意性地示出了热压接合工具400的实施例。热压接合工具400包含带有接合尖端组件404的接合头402。具有接合尖端组件404的接合头402在来自控制器的指令下并且借助于本领域已知的位置传感器(例如光学传感器)在X、Y和Z平面中可移动。热压接合工具400还包含接合台406，其任选地包含台加热装置408，该台加热装置408可包括电阻型加热元件。在操作中，接合台406支撑(例如)衬底200(例如，半导体晶片、中介层等)，其上堆叠有数个横向间隔开的微电子装置204(例如，半导体裸片)的堆叠202(仅示出一个)，堆叠202具有例如金属柱形式的导电元件206的阵列，其由焊料覆盖且与下一个较低相邻组件的端子垫对准，如关于图1至4、7A和7B所描述和说明。尽管在图10的堆叠202中示出了五个微电子装置，例如堆叠在逻辑控制器管芯上的四个动态随机存取存储器(DDR4、DDR5形式的DRAM)裸片，其形式为装置逻辑管芯上的四个动态随机存取存储器(GDDR形式的DRAM)的混合存储器立方体(HMC)或高带宽存储器(HBM)堆叠，但微电子装置204的堆叠202不限于特定数量的微电子装置204。在实践中，可以在堆叠202中采用存储器裸片(例如，动态随机存取存储器(DRAM)裸片)形式的四个、八个、十二个、十六个或更多个微电子装置。
关于微电子装置204的就地堆叠202，接合头402与堆叠202对准(例如，光学地)，且接合尖端组件404降低到堆叠202之上，使得提供接合尖端组件404的侧壁的裙部410围绕堆叠202且延伸到接近衬底200的上表面208的水平，从而将堆叠202基本上封闭于底部开口的腔室412。与第一实施例的接合尖端组件104不同，接合尖端组件404包括单独的接合尖端压缩构件404c，其形式为活塞，其下侧具有压缩表面416，接合尖端压缩构件404c由接合尖端筒体部分404b围绕，接合尖端压缩构件404c可滑动地设置在其孔内。接合尖端压缩构件404c可通过位于接合尖端筒体部分404b的顶面431与接合尖端压缩构件404c的顶部433之间的弹性压缩元件424而向下偏压抵靠堆叠202。弹性压缩元件424可以是例如螺旋弹簧、蝶形弹簧、钢板弹簧、弹性弹性体元件等，其具有选定的弹簧常数，以使得当接合尖端组件404位于堆叠202上方时，接合尖端压缩构件404c向微电子装置204的堆叠202施加选定量的法向力。可以通过例如从接合尖端压缩构件404c的侧面横向延伸到接合尖端筒体部分404b的裙部410的内侧上的纵向狭槽432中的键430将接合尖端压缩构件404c在接合尖端筒体部分404b内的移动限制为垂直，此布置还使接合尖端压缩构件在从堆叠202抽出时保持在接合尖端筒体部分404b内。
接合尖端组件404的接合尖端压缩构件404c包含紧靠在压缩表面416上方的主加热装置414，其与堆叠202的最上面的微电子装置204啮合。接合尖端组件404还包含在接合尖端筒体部分404b的裙部410的每个侧壁内或安装到其上的多级侧壁加热装置418(示出四个)，侧壁加热装置418的每个级相对于热压接合工具100的侧壁加热装置118基本上围绕腔室412延伸，如图10A所示。在热压接合操作中，当接合尖端组件404放置在微电子装置204的堆叠202之上时，主加热装置414和侧壁加热装置418处于激活状态，以分别向堆叠202的顶部和侧面施加传导、辐射和对流热，同时由接合尖端组件404通过压缩表面416向堆叠202施加法向(即，垂直)力，任选地利用从台加热装置408施加的热量。主加热装置414例如可以是斜坡变化以在约400℃和约450℃之间的温度下操作的电阻型加热器，侧壁加热装置418可独立地供电和控制以在足以基本上抵消如附图的图2和7B中所示的垂直通过和横向来自微电子装置的堆叠202的热量损失的不同温度下操作。值得注意的是，环绕微电子装置204的堆叠202的分立侧壁加热装置418的每一级可以例如包括一系列水平延伸的电阻元件(例如，介电衬底上的印刷导体)，应当理解，给定级的电阻元件可以在内部包括锯齿形配置，以提供用于热传输的增强的表面积覆盖。在一种实施方案中，侧壁加热装置418的每一级的电阻加热元件可经配置以在朝向裙部410的下端逐渐前进的级中呈现逐渐增大的电阻，以向堆叠202提供更高的热量，或者可以接收逐渐更高的功率输入，以抵消通过和来自微电子装置204的堆叠202的热量损失。在该实施例中，侧壁加热装置418a的最上层的电阻元件可(例如)经配置以在压缩表面416附近的裙部的上部范围附近在约100℃到约125℃范围内的温度下操作。中层侧壁加热装置418b和418c可以例如经配置以分别在约150℃至约175℃和约200℃至约225℃下操作。靠近裙部410的下部范围的最下面的侧壁加热装置418d可以例如经配置以在约250℃至约275℃下操作。当然，侧壁加热装置的级数以及操作温度和温度范围可通过定制各种级的电阻元件的电阻、调节或切换所施加的功率(即，电流)或两者进行调节，以抵消热量损失并根据微电子装置204的数量提高堆叠202中的各种微电子装置204所经历的温度的均匀性。电阻元件可在温度传感器(例如热电偶)的控制下操作，以在裙部410内的每个垂直水平处的预选温度下循环断电，以避免堆叠202的微电子装置204的过热，同时确保导电元件206的牢固接合以及接合线212中和围绕导电元件206的介电材料210(例如NCF、WLUF)的固化。替代地，侧壁加热装置418可在温度传感器的控制下在从裙部410的顶部到底部的大致相同的温度下操作，例如在约200℃至约250℃之间。任选的台加热装置408(如果存在)可在热电偶的反馈控制下在约150℃与约160℃之间的温度下操作以通过衬底200并进入堆叠202提供热量。作为另一选择，如关于图10、10A、11和11A所示的绝缘体、热反射材料或两者(绝缘体放置在热反射材料外部)可放置在侧壁加热装置418横向外侧的裙部410的内表面内或外表面上，以在腔室412内容纳热量，并防止热量泄漏到微电子装置204的相邻堆叠202，并在其导电元件206可接合之前引发相邻堆叠的介电材料210的过早固化。作为另一选择，如图10、10A、11和11A所示并如图13和14更充分所示和描述的透明、低表面能(LSE)材料层可施加到压缩表面416和裙部410的内壁上或在其上形成。在接合尖端组件404在微电子装置204的堆叠202之上延伸之后，可循环接通供给主加热装置414和侧壁加热装置418的功率，或可如台加热装置408那样连续地预热接合尖端组件404。在接合工艺期间和在堆叠202的接合之间，可改变或循环接通和断开供给侧壁加热装置418的功率(即，电流)，以将侧壁加热装置418保持在适当的温度范围内。在一个实施例中，侧壁加热装置可以在放置在微电子装置204的堆叠202上之前被激活，以考虑侧壁加热装置118不同于接合尖端组件的主加热装置114，将不会物理接触堆叠202并传导热量。在任何情况下，使用热压接合工具400的此实施例进行的热压接合可以比传统的热压接合进行得更快，并且产生导电元件206和完全固化的介电材料210的互连的更高成品率。另外，在热压接合期间，将微电子装置204的每个堆叠202基本上封闭在腔室412中可以基本上容纳从堆叠202中脱气的任何污染物材料，并降低对相邻堆叠202的污染的可能性。
附图中的图13和14示出了热压接合工具500的实施例，其包含带有接合尖端504的接合头502。具有接合尖端504的接合头502可在来自控制器的指令下并借助于本领域已知的位置传感器(例如光学传感器)在X、Y和Z平面中可移动。热压接合工具500还包含接合台506，其可任选地包含台加热装置508，台加热装置508可包括在约150℃至约160℃的温度范围内由热电偶控制的电阻型加热元件。在操作中，接合台506支撑(例如)衬底200(例如，半导体晶片、中介层等)，其上堆叠有数个横向间隔开的微电子装置204(例如，半导体裸片)的堆叠202，堆叠202具有例如金属柱形式的导电元件阵列，其由焊料覆盖且与下一个较低相邻组件的端子垫对准，如关于图1至4、7A和7B、10、10A、11、11A和12所描述和说明。仅作为实例，堆叠202可以包含堆叠在逻辑控制器管芯上的数个动态随机存取存储器(DDR4、DDR5形式的DRAM)裸片，其形式为装置逻辑管芯上的动态随机存取存储器(GDDR形式的DRAM)的混合存储器立方体(HMC)或高带宽存储器(HBM)堆叠。然而，微电子装置204的堆叠202不限于特定数量的微电子装置204。在实践中，可以在堆叠202中采用存储器裸片(例如，动态随机存取存储器(DRAM)裸片)形式的四个、八个、十二个、十六个或更多个微电子装置。
关于微电子装置204的就地堆叠202，接合头502与堆叠202对准(例如，光学地)，且接合尖端504降低到堆叠202之上，使得由接合头502承载且围绕接合尖端504的裙部510延伸到接近衬底200的上表面208的水平，从而将堆叠202基本上封闭于腔室512。接合尖端504包含紧靠压缩表面516上方的主加热装置514，其与堆叠202的最上面的微电子装置204啮合。在热压接合操作中，当接合尖端504被放置在微电子装置204的堆叠202之上时，主加热装置514处于激活状态以从堆叠202的顶部施加热量，同时由接合尖端504通过压缩表面516向堆叠202施加法向(即，垂直)力，任选地利用从台加热装置508施加的热量。为了容纳施加到微电子装置204的堆叠202的热量，围绕堆叠202的裙部510可以包含不同材料的组件。例如，为了结构完整性和热反射，裙部510可经配置为薄(即，箔)金属(例如，钛、钨、铜)矩形管530形式的热反射材料，其呈现内部高反射(例如，镜面)光洁度，这可以通过化学镀或电镀或溅射金属光洁度来实现。矩形管530的尺寸和配置被设计成以足够的间隙C相对紧密地包围堆叠202，以防止在将热量反射到堆叠202中并通过导电箔材料垂直地散发热量时与微电子装置204接触。在管530的外部，可以任选地提供一层热绝缘材料532(例如，氧化硅、氮化硅)，用于进一步将热量容纳到堆叠202，并防止不希望的热量传递到相邻的堆叠202。
作为另一种选择，一层透明的低表面能(LSE)材料534，例如聚对二甲苯HT或N材料、含氟聚合物(例如聚四氟乙烯(PTFE)材料或全氟烷氧基(PFA)材料)、石墨烯或类金刚石碳(DLC)。前述类型的特定材料可以是或可经配制以适应热量的施加并且在如热压接合工艺中所采用的例如约300℃或更高的温度下保持固态而不分解。已知热压接合温度高达约400℃，理论上可以低至约220℃，即Sn的熔点。根据定义，此类LSE材料抵抗液体的润湿，表现出与置于LSE材料表面上的液滴的大接触角，并且抵抗与其它材料的粘附。LSE材料534可以覆盖压缩表面516并且以例如约2μm至约10μm的厚度衬在裙部510的内部，尽管可以采用其它厚度。例如，聚对二甲苯可以以约0.1μm至约76μm的厚度共形地施加。为了清楚起见，本文附图夸大了LSE材料的厚度，因此没有按比例绘制。LSE材料534可阻止介电材料210的薄片(例如，NCF、WLUF)沿堆叠202的周边从接合线212过量流动，以限制薄片沿堆叠202的周边从接合线212突出，同时防止介电材料210粘附到裙部510并防止介电材料210的污染。另外，裙部510的存在将防止微电子装置204的相邻堆叠202的介电材料210的薄片的啮合，此现象可在下游处理步骤中引发或增强晶片翘曲。
主加热装置514例如可以是斜坡变化以在约400°与约450°之间的温度下操作的电阻型加热器，即使添加来自台加热装置508的热量但不存在裙部510，其也可能不足以确保导电元件的接合以及介电材料在堆叠202的拐角、周边及较低装置级处的完全固化。然而，具有作为热压接合工具500的部件的金属箔管530的裙部510的存在可以通过反射热量和分布施加到腔室512内的微电子装置204的堆叠202的热量来确保导电元件(例如，用焊料覆盖端子焊盘的金属柱)的牢固接合以及微电子装置204之间的接合线中和围绕导电元件的介电材料(例如，NCF、WLUF)的固化。绝缘材料532和热反射金属箔530在腔室512内容纳热量，同时防止热量泄漏到微电子装置204的相邻堆叠202，并在其导电元件接合之前引发相邻堆叠202的介电材料的过早固化。在接合尖端504在微电子装置204的堆叠202上方延伸之后，可循环接通(即，斜升)供给主加热装置514的功率，或可如台加热装置508那样连续地预热接合尖端504。在接合工艺期间和在堆叠202的接合之间，可以改变，或循环接通和断开供给主加热装置514的功率(即，电流)，以将主加热装置514保持在适当的温度范围内。在任何情况下，使用此实施例进行的热压接合可以比传统的热压接合进行得更快，并且产生导电元件和完全固化的介电材料的互连的更高成品率。另外，在热压接合期间，将微电子装置204的每个堆叠202基本上封闭在腔室512中可以基本上容纳从堆叠202中脱气的任何污染物材料，并降低对相邻堆叠202的污染的可能性。
作为附加特征，如图13和14所示，一或多个端口550可设置在接合头502中，如虚线所示，或者以其它方式放置成通向腔室512，端口550通过一或多个导管552与真空源554连通，以降低腔室512内的大气压力，从而通过裙部510将容纳在腔室512内的污染物材料移除到过滤器或捕集器556。真空源554可以在接合尖端504与进行热压接合的微电子装置204的每个堆叠202接触之前或接触时选择性地启动，或者可以连续地操作。尽管参考图13和14的实施例进行了描述和图示，但是该特征可以结合到本公开的每个其它实施例中，以相同的方式起作用。
应当注意，为了清楚起见，已经放大了所示实施例的接合头和裙部的元件的尺寸和宽度。在实施方式中，接合头和接合尖端组件的裙部可以在横向上非常薄，以适应微电子装置的相邻堆叠的紧密间隔。此间距目前可以在约300μm至约500μm的范围内，并有望变得更小。此外，裙部的内部可在堆叠外围的外侧横向间隔开，因为应避免与管芯堆叠的接触。此外，由于不同堆叠的微电子装置的长度、宽度以及堆叠高度由于堆叠中装置厚度和装置数量的不同而变化，本领域普通技术人员将理解，实现本公开的实施例的接合头和接合尖端组件可针对特定应用定制。
图15是根据本公开的实施例的热压接合工艺600的流程图。在动作602中，在衬底上形成微电子装置的堆叠。在动作604中，将包含接合尖端组件和从接合头向下延伸并围绕接合尖端的裙部的接合头放置在微电子装置的堆叠之上和周围，以基本上封闭堆叠。在动作606中，通过由接合尖端向封闭的微电子装置的堆叠施加热量和法向力来执行热压接合工艺。在动作608中，在热压接合工艺期间，任选地从封闭微电子装置的堆叠的裙部的侧壁向微电子装置的堆叠施加额外的热量。在动作610中，在热压接合工艺期间，任选地将热量从裙部反射回微电子装置的堆叠，任选地通过绝缘材料容纳在裙部内，并且防止污染物材料通过任选的LSE材料衬里粘附到裙部的内部。当然，任选过程动作608可以与任选过程动作610中的任何或所有组合。
如本文所用，术语“包括”、“包含”、“容纳”、“特征在于”及其语法等同物是包含性或开放式术语，其不排除另外的未列举的要素或方法动作，而且还包含更具限制性的术语“由……组成”和“基本上由……组成”及其语法等同物。
如本文所用，关于材料、结构、特征或方法动作的术语“可以”指示此类术语预期用于实施本公开的实施例，且此类术语优先于更具限制性的术语“是”使用，以避免应或必须排除可与其组合使用的其它相容材料、结构、特征和方法的任何暗示。
如本文所用，术语“纵向”、“垂直”、“横向”和“水平”是指衬底(例如，基底材料、基底结构、基底构造等)的主平面，其中或其上形成一或多个结构和/或特征，并且不必由地球重力场限定。“横向”或“水平”方向是基本上平行于衬底的主平面的方向，而“纵向”或“垂直”方向是基本上垂直于衬底的主平面的方向。衬底的主平面由与衬底的其它表面相比具有相对较大面积的衬底的表面限定。
如本文所用，空间相对术语，例如“在……之下”、“在……下方”、“下部”、“底部”、“在……上方”、“在……之上”、“上部”、“顶部”、“前部”、“后部”、“左”、“右”等，可以用于便于描述，以描述如图所示的一个元件或特征与另一元件或特征的关系。除非另外说明，空间相对术语旨在涵盖除附图中描绘的取向之外的材料的不同取向。例如，如果附图中的材料是倒置的，则描述为“在……之上”或“在……上方”或在其它元件或特征的“之上”或“顶部上”的元件将被定向在其它元件或特征的“下方”或“之下”或“下面”或“底部上”。因此，术语“在……之上”可以涵盖上方和下方的取向，这取决于使用该术语的上下文，这对于本领域普通技术人员来说是显而易见的。材料可以以其它方式定向(例如，旋转90度、倒置、翻转)，并且本文使用的空间相对描述符相应地解释。
如本文所用，除非上下文另外明确指出，否则单数形式“一个(a)”、“一种(an)”和“该(the)”也意在包含复数形式。
如本文所用，术语“经配置”和“配置”是指有助于以预定方式操作一或多个结构和设备的至少一个结构和至少一个设备中的一或多个的尺寸、形状、材料组成、取向和布置。
如本文所用，关于给定参数、性质或条件的术语“基本上”是指并且包含达到本领域普通技术人员将理解的以一定程度的变化(诸如在可接受的制造公差内)满足给定参数、性质或条件的程度。作为实例，取决于基本上满足的特定参数、性质或条件，参数、性质或条件可以满足至少90.0％，满足至少95.0％，满足至少99.0％或甚至满足至少99.9％。
如本文所用，关于特定参数的数值的“约”或“大约”包含本领域普通技术人员将理解的该数值和该数值的方差度在该特定参数的可接受公差内。例如，关于数值的“约”或“大约”可以包含在数值的90.0％至110.0％范围内的其它数值，例如在数值的95.0％至105.0％范围内、在数值的97.5％至102.5％范围内、在数值的99.0％至101.0％范围内、在数值的99.5％至100.5％的范围内，或在数值的99.9％至100.1％的范围内。
如本文所用，术语“层”和“膜”意指且包含存在于结构上的材料的级、片或涂层，该级或涂层在材料的部分之间可以是连续的或不连续的，并且可以是共形的或非共形的，除非另有说明。
如本文所用，术语“衬底”意指且包含其上形成附加材料的基底材料或构造。衬底可以是半导体衬底、支撑结构上的基底半导体层、金属电极、其上形成有一或多种材料、层、结构或区域的半导体衬底。半导体衬底上的材料可以包含但不限于半导体材料、绝缘材料、导电材料等。衬底可以是常规的硅衬底或包括半导体材料层的其它块状衬底。如本文所用，术语“块状衬底”意指且不仅包含硅晶片，而且包含绝缘体上硅(“SOI”)衬底，例如蓝宝石上硅(“SOS”)衬底和玻璃上硅(“SOG”)衬底，基底半导体基础上的硅外延层和其它半导体或光电材料，例如硅、锗、锗、砷化镓、氮化镓和磷化铟。衬底可以是掺杂的或未掺杂的。术语“衬底”还意指且包含有机衬底，例如，具有呈迹线形式的多个金属层且插入有介电层(例如，树脂玻璃编织聚合物)的衬底。例如，常规BGA封装包含在组织衬底的一侧上的多个管芯和封装(例如，环氧模塑料(EMC))以及在另一侧上的焊料球阵列。
如本文所用，术语“微电子装置”通过非限制性实例的方式意指且包含半导体管芯、通过除了半导体活动之外的其它活动表现出功能性的管芯、微机电系统(MEM)装置、包括多个管芯(包含常规晶片以及如上所述的其它块状衬底)的衬底，以及包含多于一个管芯位置的部分晶片和衬底段。
如本文所用，术语“存储器装置”通过非限制性实例的方式意指且包含表现出存储器功能性的半导体及其它微电子装置，但不排除其它功能性，除非使用该术语的上下文另有明确指示。
如本文所用，除非另有明确说明，否则术语“金属”和“金属材料”意指且包含元素金属、金属合金以及不同和相邻金属或金属合金的组合(例如，层)。
如本文所用，术语“介电膜”和“介电材料”意指且包含在微电子装置堆叠之前施加且称为NCF和WLUF的预成型或分配的介电材料膜，以及非导电胶(NCF)介电材料。此类介电膜通常包括在B阶段部分固化的二氧化硅粒子填充的环氧型热固性树脂，提供一致的厚度，可包含用于前述焊料回流的焊剂(在适用情况下)，并且便于微电子装置的堆叠，其中介电膜的段在堆叠之前已经在每个单独的装置上就位。
本公开的实施例包括热压接合设备，该热压接合设备包括接合台和在X、Y和Z方向上可移动的接合头。接合头包含在其下侧具有压缩表面的接合尖端，该接合尖端包含主加热装置和裙部，该裙部从接合头向下延伸，围绕接合尖端并横向包围底部开口的腔室。
本公开的实施例包括一种方法，该方法包括：将热压接合工具的接合头与微电子装置的堆叠对准；以及将接合头降低到微电子装置的堆叠之上，以将堆叠基本上封闭在从接合头向下延伸的裙部内的腔室中，并使堆叠的最上面的微电子装置与腔室内的接合头的接合尖端接触。通过最上面的微电子装置将热量从接合尖端施加到微电子装置的堆叠，并且通过裙部减少了从接合尖端穿过微电子装置的堆叠以及从堆叠的外围的热量损失。
本公开的实施例包括一种方法，该方法包括：将热压接合工具的接合头与微电子装置的堆叠对准；将热压接合工具的接合头降低到微电子装置的堆叠之上；用接合头加热微电子装置的堆叠；以及将从堆叠的微电子装置之间的接合线脱气的污染物材料基本上容纳在裙部内，该裙部由接合头承载并基本上封闭堆叠。
尽管已经结合附图描述了某些说明性实施例，但本领域的技术人员将认识并了解，本公开所涵盖的实施例不限于本文中明确展示和所述的那些实施例。相反，在不脱离本公开所涵盖的实施例的范围的情况下，可以对本文中所述的实施例进行许多添加、删除和修改，例如下文要求保护的那些，包含法定等同物。另外，来自一个公开的实施例的特征可以与一或多个其它公开的实施例的特征组合，同时仍然涵盖在本公开的范围内。

Claims (37)

1.一种热压接合设备，其包括：
接合台；
在X、Y和Z方向上可移动的接合头，所述接合头包含：
在其下侧上具有压缩表面的接合尖端，所述接合尖端包含主加热装置；以及
裙部，其从所述接合头向下延伸、围绕所述接合尖端并横向包围底部开口的腔室。
2.根据权利要求1所述的热压接合设备，其中所述裙部和所述接合尖端组合包括接合尖端组件，并且所述裙部包含一或多个侧壁加热装置。
3.根据权利要求2所述的热压接合设备，其中所述一或多个侧壁加热装置中的一或多个基本上围绕所述腔室延伸。
4.根据权利要求2所述的热压接合设备，其中所述一或多个侧壁加热装置包括两个或两个以上水平定向且垂直叠置的侧壁加热装置。
5.根据权利要求4所述的热压接合设备，其中所述两个或两个以上侧壁加热装置基本上围绕所述腔室延伸。
6.根据权利要求4所述的热压接合设备，其中所述两个或两个以上水平定向且垂直叠置的侧壁中的每一个经配置以提供不同量的热量，或者可控制以提供不同量的热量。
7.根据权利要求3所述的热压接合设备，其中所述一或多个侧壁加热装置包括沿所述裙部的每一侧垂直和水平延伸的侧壁加热装置。
8.根据权利要求6所述的热压接合设备，其中每个侧壁加热装置经配置以随着与所述接合尖端的垂直距离的增加而提供增加的热量，或者可控制以随着与所述接合尖端的垂直距离的增加而提供不同量的热量。
9.根据权利要求1至8中任一项所述的热压接合设备，其中所述接合台包含台加热装置。
10.根据权利要求1至8中任一项所述的热压接合设备，其中所述裙部还包括一或多种热绝缘材料、热反射材料和低表面能LSE材料，所述热绝缘材料沿所述裙部从所述腔室的顶部附近垂直延伸到所述腔室的底部附近，并且在所述一或多个侧壁加热元件的横向外侧围绕所述腔室周向延伸，所述热反射材料沿所述裙部从所述腔室的顶部附近垂直延伸到所述腔室的底部附近，并且在所述一或多个侧壁加热元件的横向外侧围绕所述腔室周向延伸，以及所述低表面能LSE材料衬在所述裙部的内表面上。
11.根据权利要求10所述的热压接合设备，其中所述裙部包括围绕所述热反射材料的所述热绝缘材料，以及衬在所述裙部的内表面上的所述LSE材料。
12.根据权利要求2至8中任一项所述的热压接合设备，其中所述一或多个侧壁加热装置经配置以向位于所述接合台上的微电子装置的堆叠提供足够的热量，以至少部分地抵消由所述接合尖端的所述主加热装置施加的热量的损失，从而启动所述堆叠的微电子装置之间的分立导电元件的接合以及位于所述微电子装置之间的接合线中并围绕所述分立导电元件的介电材料的固化。
13.根据权利要求1至8中任一项所述的热压接合设备，其中所述接合尖端经配置为竖直可滑动地设置在所述腔室内的接合尖端压缩构件，并且还包含位于所述接合尖端压缩构件上方的弹性压缩元件，所述弹性压缩元件在所述裙部从其向下延伸的接合尖端筒体的孔的顶面与所述接合尖端压缩构件的顶部之间。
14.根据权利要求13所述的热压接合设备，其还包含在所述接合尖端压缩构件与所述接合尖端筒体和所述裙部中的至少一个之间的配合键和槽布置，所述配合键和槽布置经配置以将所述接合尖端压缩构件的移动约束到竖直方向。
15.根据权利要求1至8中任一项所述的热压接合设备，其中所述裙部包括从所述接合头向下延伸的热反射材料管。
16.根据权利要求15所述的热压接合设备，其中所述管包括具有抛光内表面的金属材料。
17.根据权利要求15所述的热压接合设备，其还包括围绕所述管的热绝缘材料。
18.根据权利要求17所述的热压接合设备，其还包括衬在所述热反射材料的内表面上的低表面能LSE材料的透明涂层。
19.根据权利要求18所述的热压接合设备，其中所述LSE材料覆盖所述接合尖端的所述压缩表面。
20.根据权利要求15所述的热压接合设备，其还包括衬在所述热反射材料的内表面上的低表面能LSE材料的透明涂层。
21.根据权利要求15所述的热压接合设备，其中所述接合尖端经配置以垂直可滑动地设置在所述腔室内的接合尖端压缩构件，并且还包含位于所述接合尖端压缩构件上方的弹性压缩元件，所述弹性压缩元件在所述腔室的顶面与所述接合尖端压缩构件的顶部之间。
22.根据权利要求1至8中任一项所述的热压接合设备，其还包括由所述接合头承载并通向所述底部开口的腔室的一或多个端口，以及与所述一或多个端口连通的真空源。
23.一种方法，其包括：
将热压接合工具的接合头与微电子装置的堆叠对准；
将所述接合头降低到所述微电子装置的堆叠之上，以将所述堆叠基本上封闭在从所述接合头向下延伸的裙部内的腔室中，并使所述堆叠的最上面的微电子装置与所述腔室内的所述接合头的接合尖端接触；
通过所述最上面的微电子装置将热量从所述接合尖端施加到所述微电子装置的堆叠；以及
通过所述裙部减少从所述接合尖端通过所述微电子装置的堆叠以及从所述堆叠的外围的热量损失。
24.根据权利要求23所述的方法，其还包括从所述裙部向所述微电子装置的堆叠添加热量。
25.根据权利要求24所述的方法，其还包括从所述裙部的不同垂直部分添加不同量的热量。
26.根据权利要求23所述的方法，其还包括从所述裙部的基本上整个外围向所述微电子装置的堆叠添加热量。
27.根据权利要求23所述的方法，其中通过所述裙部减少从所述接合尖端通过所述微电子装置的堆叠和从所述堆叠的外围的热量损失包括使用所述裙部的热绝缘。
28.根据权利要求23所述的方法，其中通过所述裙部减少从所述接合尖端通过所述微电子装置的堆叠以及从所述堆叠的外围的热量损失包括从所述裙部反射从所述微电子装置的堆叠损失的热量。
29.根据权利要求23所述的方法，其还包括防止从所述裙部的微电子装置之间的接合线沿周边挤出的介电材料粘附到所述裙部的内表面。
30.根据权利要求29所述的方法，其中防止从所述裙部的微电子装置之间的接合线沿周边挤出的介电材料粘附到所述裙部的内表面包括用衬在所述内表面上的低表面能LSE材料防止粘附。
31.根据权利要求30所述的方法，其还包括用涂覆所述接合尖端的LSE材料防止从所述裙部的微电子装置之间的接合线沿周边挤出的介电材料粘附到所述接合尖端。
32.一种方法，其包括：
将热压接合工具的接合头与微电子装置的堆叠对准；
将热压接合工具的接合头降低到微电子装置的堆叠之上；
用所述接合头加热所述微电子装置的堆叠；以及
将从所述堆叠的微电子装置之间的接合线脱气的污染物材料基本上容纳在腔室内，所述腔室由所述接合头承载的裙部围绕并基本上封闭所述堆叠。
33.根据权利要求32所述的方法，其还包括防止从所述接合线沿周边挤出的介电材料粘附到所述裙部的内部。
34.根据权利要求32所述的方法，其还包括从所述裙部的内部反射从所述微电子装置的堆叠损失的热量。
35.根据权利要求32所述的方法，其还包括用所述裙部的材料减少所述微电子装置的堆叠的热量损失。
36.根据权利要求32所述的方法，其还包括在将所述接合头从所述微电子装置的堆叠中提起之前移除容纳在所述腔室内的所述污染物材料的至少一部分。
37.根据权利要求36所述的方法，其中移除包括用与所述腔室连通的真空源降低所述腔室内的大气压力。
CN202110622522.5A 2020-06-08 2021-06-04 用于在微电子装置中进行温度改变和减少污染的方法和设备 Pending CN113838772A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/895,751 2020-06-08
US16/895,751 US11515171B2 (en) 2020-06-08 2020-06-08 Methods and apparatus for temperature modification and reduction of contamination in bonding stacked microelectronic devices

Publications (1)

Publication Number Publication Date
CN113838772A true CN113838772A (zh) 2021-12-24

Family

ID=78817788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110622522.5A Pending CN113838772A (zh) 2020-06-08 2021-06-04 用于在微电子装置中进行温度改变和减少污染的方法和设备

Country Status (3)

Country Link
US (1) US11515171B2 (zh)
CN (1) CN113838772A (zh)
TW (1) TWI792318B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI727853B (zh) * 2020-07-15 2021-05-11 歆熾電氣技術股份有限公司 晶片移轉系統與晶片移轉方法
CN116682888B (zh) * 2023-06-13 2024-01-30 北京智创芯源科技有限公司 一种芯片倒装互连失败返修方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101960578A (zh) * 2008-04-18 2011-01-26 松下电器产业株式会社 倒装芯片安装方法和倒装芯片安装装置及其所使用的工具保护膜

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19958643C1 (de) * 1999-12-06 2001-05-10 Fraunhofer Ges Forschung Vorrichtung und Verfahren zur Beschichtung von Gegenständen bei hoher Temperatur sowie Verwendung
JP5732631B2 (ja) * 2009-09-18 2015-06-10 ボンドテック株式会社 接合装置および接合方法
JP2019220550A (ja) * 2018-06-19 2019-12-26 株式会社ディスコ ウエーハの加工方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101960578A (zh) * 2008-04-18 2011-01-26 松下电器产业株式会社 倒装芯片安装方法和倒装芯片安装装置及其所使用的工具保护膜

Also Published As

Publication number Publication date
US11515171B2 (en) 2022-11-29
TWI792318B (zh) 2023-02-11
TW202207327A (zh) 2022-02-16
US20210384042A1 (en) 2021-12-09

Similar Documents

Publication Publication Date Title
US20210098318A1 (en) Dam for three-dimensional integrated circuit
US10903187B2 (en) Selective area heating for 3D chip stack
US7736950B2 (en) Flip chip interconnection
US8381966B2 (en) Flip chip assembly method employing post-contact differential heating
US8963311B2 (en) PoP structure with electrically insulating material between packages
US10651151B2 (en) 3D integration using Al—Ge eutectic bond interconnect
US8288208B1 (en) Apparatus and methods for semiconductor packages with improved warpage
CN113838772A (zh) 用于在微电子装置中进行温度改变和减少污染的方法和设备
US9875986B2 (en) Micro-scrub process for fluxless micro-bump bonding
US10157821B1 (en) Semiconductor packages
WO2018231509A1 (en) Thermocompression bond tips and related apparatus and methods
US20230197671A1 (en) Reflow method and system
TW201816903A (zh) 半導體裝置的製造方法以及封裝裝置
US11961818B2 (en) Substrates with heat transfer structures for bonding a stack of microelectronic devices, and related assemblies and electronic systems
US20130032270A1 (en) Thermal compression bonding with separate bond heads
US8501545B2 (en) Reduction of mechanical stress in metal stacks of sophisticated semiconductor devices during die-substrate soldering by an enhanced cool down regime

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination