CN113838513A

CN113838513A - 用于存储器装置的差分感测

Info

Publication number: CN113838513A
Application number: CN202110609076.4A
Authority: CN
Inventors: F·贝代斯基
Original assignee: Micron Technology Inc
Current assignee: Micron Technology Inc
Priority date: 2020-06-08
Filing date: 2021-06-01
Publication date: 2021-12-24
Anticipated expiration: 2041-06-01
Also published as: CN113838513B; US20220101905A1; US11152049B1; US11756601B2

Abstract

本申请案是针对用于存储器装置的差分感测。根据本文所公开的实例的存储器装置可包含感测组件，所述感测组件具有用于产生感测信号的信号形成组件、用于产生参考信号的参考组件以及与所述信号形成组件和所述参考组件耦合的尾组件。所述尾组件可以被配置成用于抵消所述感测信号和所述参考信号的共同方面。另外或替代地，根据本文所公开的实例的存储器装置可包含具有感测放大器的感测组件，所述感测放大器被配置成在多个功率域中操作，其中一个功率域与感测信号和参考信号产生和比较相关联，且另一功率域与逻辑信号或信息传送相关联。

Description

用于存储器装置的差分感测

交叉引用

本专利申请案主张贝代斯基(Bedeschi)在2020年6月8日申请的标题为“用于存储器装置的差分感测(DIFFERENTIAL SENSING FOR A MEMORY DEVICE)”的第16/895,956号美国专利申请案的优先权，所述美国专利申请案转让给本受让人且明确地以全文引用的方式并入本文中。

技术领域

技术领域涉及用于存储器装置的差分感测。

背景技术

存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过编程存储器装置的不同状态来存储信息。举例来说，二进制装置最经常存储两个状态中的一个，经常由逻辑1或逻辑0表示。在其它装置中，可存储两个以上状态。为存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存取信息，装置的组件可对存储器装置中的状态进行写入或编程。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可以是易失性或非易失性的。非易失性存储器，例如FeRAM，可维持其所存储的逻辑状态很长一段时间，即使无外部电源存在也是这样。例如DRAM的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储的状态。FeRAM可能够实现类似于易失性存储器的密度，但可具有非易失性特性，这是因为使用铁电电容器作为存储装置。

发明内容

描述了一种方法。所述方法可包含在存储器装置的感测组件的第一节点处，接收指示存储器单元所存储的逻辑状态的感测信号；在所述感测组件的第二节点处，接收参考信号；使所述感测组件的第三节点与第一供应电压耦合；将所述感测信号与所述参考信号进行比较，其中所述比较通过所述第一供应电压对所述第一节点或所述第二节点中的一个加偏压；至少部分地基于将所述感测信号与所述参考信号进行比较，将所述感测组件的所述第三节点与第二供应电压耦合；和至少部分地基于将所述感测组件的所述第三节点与所述第二供应电压耦合，将输出信号发射到所述存储器装置的输出组件。

描述了一种设备。所述设备可包含存储器单元和感测组件。所述感测组件可包含第一节点，其被配置成接收指示所述存储器单元所存储的逻辑状态的感测信号；第二节点，其被配置成接收参考信号；和第三节点，其被配置成选择性地与第一电压源耦合并且选择性地与不同于所述第一电压源的第二电压源耦合。所述感测组件可被配置成在所述第一电压源与所述感测组件的所述第三节点耦合的持续时间的至少一部分期间将所述感测信号与所述参考信号进行比较；至少部分地基于将所述感测信号与所述参考信号进行比较，通过所述第一电压源对所述第一节点或所述第二节点加偏压；和在将所述感测信号与所述参考信号进行比较之后，至少部分地基于使所述第三节点与所述第二电压源耦合而发射输出信号。

描述了一种设备。所述设备可包含存储器单元；感测组件；和与所述存储器单元和所述感测组件耦合的电路系统。所述电路系统可被配置成致使所述设备：在所述感测组件的第一节点处，产生指示所述存储器单元所存储的逻辑状态的感测信号；在所述感测组件的第二节点处，产生参考信号；使所述感测组件的第三节点与第一供应电压耦合；将所述感测信号与所述参考信号进行比较，其中所述比较通过所述第一供应电压对所述第一节点或所述第二节点中的一个加偏压；至少部分地基于将所述感测信号与所述参考信号进行比较，将所述感测组件的所述第三节点与第二供应电压耦合；和至少部分地基于使所述感测组件的所述第三节点与所述第二供应电压耦合而发射输出信号。

附图说明

图1说明根据本文所公开的实例的支持用于存储器装置的差分感测的存储器装置的实例。

图2说明根据本文所公开的实例的支持用于存储器装置的差分感测的电路的实例。

图3A和3B说明根据本文所公开的实例的铁电存储器单元的非线性电性质的实例。

图4说明根据本文所公开的实例的支持用于存储器装置的差分感测的电路的实例。

图5示出说明根据本文所公开的实例的支持用于存储器装置的差分感测的实例存取程序的操作的定时图。

图6示出根据本文所公开的实例的支持用于存储器装置的差分感测的存储器装置的框图。

图7示出说明根据本文所公开的实例的支持用于存储器装置的差分感测的一或多种方法的流程图。

具体实施方式

存储器装置可包含用于检测存储器单元所存储的逻辑状态的感测组件的各种配置。举例来说，感测组件可包含感测放大器，其被配置成将感测信号与参考信号进行比较以确定存储器单元存储逻辑0还是逻辑1。感测组件可包含用于至少部分地基于存取存储器单元而产生感测信号，并且用于产生适用于与感测信号进行比较以评估经存取存储器单元所存储的逻辑状态的参考信号的各种电路系统。在一些实例中，此类电路系统或信号产生可对存储器阵列的大小或布局敏感，所述大小或布局例如存储器单元与感测组件的相对距离，这可与有关按比例缩放存储器阵列的限制相关联。此外，用于产生或比较感测信号和参考信号的一些技术可涉及不同于与逻辑信号或信息交换相关联(例如，通过所述存储器装置，在所述存储器装置和主机装置之间)的电压的电压。

根据本文所公开的实例，存储器装置可包含感测组件，所述感测组件具有用于产生感测信号的信号形成组件、用于产生参考信号的参考组件以及与所述信号形成组件和所述参考组件耦合的尾组件，所述尾组件可以被配置成用于抵消所述感测信号和所述参考信号的共同方面。通过抵消信号产生的共同方面，包含这类尾组件的感测组件可支持简化的信号产生、降低的功率消耗、改进的读取容限，或包含更大存储器阵列的更灵活电路系统或阵列布局，以及其它益处。此外，根据本文所公开的实例的感测组件可包含感测放大器，其被配置成在多个功率域中操作，其中一个功率域与感测信号和参考信号产生和比较相关联，且另一功率域与逻辑信号处理或信息传送相关联。包含可在多个功率域中操作的感测放大器可改进用于存取存储器单元和交换信息(例如，与主机装置)的设计或操作灵活性，或减少功率消耗，以及其它益处。

一开始在参考图1和2所描述的存储器装置和相关电路系统的上下文中描述本公开的特征。在如参考图3-5所描述的存储器单元特性以及相关联电路和存取操作的上下文中描述本公开的特征。通过涉及如参考图6和7所描述涉及用于存储器装置的差分感测的设备图和流程图说明并且参考所述设备图和流程图描述本公开的这些和其它特征。

图1说明根据本文所公开的实例的支持用于存储器装置的差分感测的存储器装置100的实例。存储器装置100还可称作电子存储器设备。存储器装置100可包含可经编程以存储不同逻辑状态的存储器单元105。在一些情况下，存储器单元105可经编程以存储两种逻辑状态，标示为逻辑0和逻辑1。在一些情况下，存储器单元105可为可编程的以存储大于两个逻辑状态(例如，作为多层级单元)。存储器单元集105可为存储器装置100的存储器阵列110(例如，包含存储器单元阵列105)，其中在一些实例中，存储器阵列110可指存储器单元105的连续拼片(例如，半导体芯片的连续元件集)。的部分

在一些实例中，存储器单元105可存储表示可编程逻辑状态的电荷(例如，将电荷存储于电容器、电容性存储器元件、电容性存储元件中)。在一个实例中，带电荷和不带电荷电容器可分别表示两个逻辑状态。在另一实例中，带正电(例如，第一极性、正极性)和带负电(例如，第二极性、负极性)电容器可分别表示两个逻辑状态。DRAM或FeRAM架构可使用此类设计，且所采用的电容器可包含具有线性或顺电极化特性的介电材料作为绝缘体。在一些实例中，电容器的不同电荷量可表示不同逻辑状态，在一些实例中，可支持相应存储器单元105中的多于两个逻辑状态。在一些实例中，例如FeRAM架构，存储器单元105可包含具有铁电材料作为电容器的端子之间的绝缘(例如，不导电)层的铁电电容器。铁电电容器的极化的不同程度或极性可表示不同逻辑状态(例如，支持相应存储器单元105中的两个或更多个逻辑状态)。

在存储器装置100的实例中，存储器单元105的每一行可与一或多个字线120(例如，WL₁到WL_M)耦合，且存储器单元105的每一列可与一或多个数字线130(例如，DL₁到DL_N)耦合。字线120和数字线130中的每一个可为存储器装置100的存取线的实例。一般来说，一个存储器单元105可位于字线120和数字线130的相交点处(例如，与字线120和数字线130耦合，耦合于字线120和数字线130之间)。此相交点可被称为存储器单元105的地址。目标或所选存储器单元105可为位于带电或以其它方式选择的字线120与电或以其它方式选择的数字线130的相交点处的存储器单元105。

在一些架构中，存储器单元105的存储组件可通过单元选择组件与数字线130电隔离(例如，选择性地隔离)，在一些实例中，可被称为存储器单元105的开关组件或选择器装置或以其它方式与存储器单元105相关联。字线120可与单元选择组件耦合(例如，经由单元选择组件的控制节点或端子)，并且可控制存储器单元105的单元选择组件。举例来说，单元选择组件可为晶体管，且字线120可与晶体管的栅极耦合(例如，其中晶体管的栅极节点可为晶体管的控制节点)。激活字线120可引起一或多个存储器单元105的相应逻辑存储组件与一或多个对应数字线130之间的电连接或闭合电路。接着可存取数字线130以从相应存储器单元105读取或写入到相应存储器单元105。

在一些实例中，存储器单元105也可与一或多个板线140(例如，PL₁到PL_N)耦合。在一些实例中，板线140中的每一个可以独立地可寻址(例如，支持个别选择或加偏压)。在一些实例中，多个板线140可表示或以其它方式功能上等同于共同板，或其它共同节点(例如，为存储器阵列110中的存储器单元105中的每一个共有的板节点)。当存储器单元105采用电容器用于存储逻辑状态时，数字线130可提供对电容器的第一端子或第一板的存取，且板线140可提供对电容器的第二端子或第二板的存取。虽然存储器装置100的多个板线140示出为与多个数字线130大体上平行，但在其它实例中，多个板线140可与多个字线120大体上平行，或处于任何其它配置(例如，共同平面导体、共同板层)中。

通过激活或选择字线120、数字线130或与存储器单元105耦合的板线140，可包含将电压、电荷或电流施加到相应存取线，可对存储器单元105执行存取操作，例如读取、写入、重写和刷新。在选择存储器单元105(例如，在读取操作中)后，所得信号即刻可用于确定存储器单元105所存储的逻辑状态。举例来说，可选择具有存储逻辑状态的电容性存储器元件的存储器单元105，且可检测到经由存取线的所得电荷流或存取线的所得电压以确定存储器单元105所存储的经编程逻辑状态。

可通过行组件125(例如，行解码器)、列组件135(例如，列解码器)或板组件145(例如，板解码器)或其组合控制对存储器单元105的存取。举例来说，行组件125可从存储器控制器170接收行地址并且基于所接收的行地址激活适当的字线120。类似地，列组件135可从存储器控制器170接收列地址并且激活适当的数字线130。在一些实例中，此类存取操作可伴有板组件145对板线140中的一或多个加偏压(例如，对板线140中的一个加偏压，对板线140中的一些或全部加偏压，对共同板加偏压)。

在一些实例中，存储器控制器170可通过各种组件(例如，行组件125、列组件135、板组件145、感测组件150)控制存储器单元105的操作(例如，读取操作、写入操作、重写操作、刷新操作)。在一些情况下，行组件125、列组件135、板组件145和感测组件150中的一或多个可与存储器控制器170处于同一位置或以其它方式与存储器控制器170包含在一起。存储器控制器170可产生行和列地址信号以激活所要字线120和数字线130。存储器控制器170也可产生或控制在存储器装置100的操作期间所用的各种电压或电流。

在各种实例中，可同时存取存储器装置100内的一个、多个或所有存储器单元105。举例来说，可(例如，根据存储器行存取布置，根据“页”存取布置，根据可同时存取或感测的数字线130或列集)同时存取共享共同字线120的存储器单元105中的每一个或共享共同字线120的存储器单元105的某一子集(例如，共同单元选择线)。在另一实例中，可在其中一些或所有存储器单元105或存储器单元群组105(例如，存储器阵列110的存储器单元105)设置为单一逻辑状态的重置操作期间同时存取存储器装置100的多个存储器单元105。

当存取存储器单元105(例如，与存储器控制器170协作)时，感测组件150可读取(例如，感测)存储器单元105以确定写入到存储器单元105或由存储器单元105存储的逻辑状态。举例来说，感测组件150可被配置成响应于读取操作，评估穿过或来自存储器单元105的电流或电荷转移，或从存储器单元105与感测组件150耦合产生的电压。感测组件150可将指示从存储器单元105读取的逻辑状态的输出信号提供到一或多个组件(例如，提供到列组件135、输入/输出组件160，提供到存储器控制器170)。

感测组件150可包含各种开关组件、选择组件、晶体管、放大器、电容器、电阻器或电压源以检测和放大感测信号的差(例如，读取电压和参考电压之间的差、读取电流和参考电流之间的差、读取电荷和参考电荷之间的差)，这在一些实例中可被称为锁存。在一些实例中，感测组件150可包含可针对连接到感测组件150的数字线130集中的每一个重复的一系列组件(例如，电路元件)。举例来说，感测组件150可包含用于与感测组件150耦合的存取线130集中的每一个的单独感测电路(例如，单独或复制的感测放大器、单独或复制的信号形成组件)，使得可以针对与存取线130集中的相应一个耦合的相应存储器单元105单独地检测逻辑状态。

可通过激活相关字线120、数字线130或板线140(例如，经由存储器控制器170)设置或写入存储器单元105。换句话说，逻辑状态可存储于存储器单元105中。行组件125、列组件135或板组件145可例如经由输入/输出组件160接收待写入到存储器单元105的数据。在一些实例中，写入操作可至少部分地由感测组件150执行，或写入操作可被配置成绕过感测组件150。

在电容性存储器元件的情况下，存储器单元105可通过向电容器施加电压或跨电容器施加电压被写入，且接着隔离电容器(例如，隔离电容器与用以写入存储器单元105的电压源，使电容器浮动)以将电荷存储在与所要逻辑状态相关联的电容器中。在铁电存储器的情况下，可通过施加足以极化铁电存储器元件的高量值电压(例如，施加饱和电压)来写入存储器单元105的铁电存储器元件(例如，铁电电容器)，其中极化与所要逻辑状态相关联，且铁电存储器元件可被隔离(例如，浮动)，或可跨铁电存储器元件施加零净值电压或偏压(例如，使铁电性存储器元件接地、虚拟接地或均衡铁电性存储器元件上的电压)。

在一些实例中，与读取存储器单元105相关联的信号形成电路系统或操作可对存储器阵列的大小或布局敏感，所述大小或布局例如存储器单元105到感测组件150的相对距离，这可与有关按比例缩放存储器阵列的限制相关联。此外，用于产生或比较感测信号和参考信号(例如，在感测组件处)的一些技术可涉及不同于与逻辑信号处理或信息交换(例如，错误检测或校正操作、信号多路复用或调制、经由输入/输出组件160的信息传送)相关联的电压的电压。

根据本文所公开的实例，感测组件150可包含用于产生感测信号(例如，至少部分地基于存取存储器单元105)的信号形成组件、用于产生参考信号(例如，以用于与感测信号进行比较)的参考组件，以及与信号形成组件和参考组件耦合的尾组件。尾组件可被配置成抵消产生感测信号和参考信号的共同方面。通过抵消信号产生的共同方面，感测组件150可支持简化的信号产生、降低的功率消耗、改进的读取容限，或包含更大存储器阵列的更灵活电路系统或阵列布局(例如，较长数字线、沿着相应数字线的较大数量的存储器单元105)，以及其它益处。另外或替代地，感测组件150可包含感测放大器，所述感测放大器被配置成在多个功率域中操作，其中一个功率域与感测信号和参考信号产生和比较相关联，且另一功率域与逻辑信号处理或信息传送(例如，经由输入/输出组件160)相关联。通过包含可在多个功率域中操作的感测放大器，感测组件150可改进用于存取存储器单元105和交换信息(例如，与和存储器装置100通信的主机装置)的设计或操作灵活性，或减少功率消耗，以及其它益处。

图2说明根据本文所公开的实例的支持用于存储器装置的差分感测的实例电路200。电路200包含存储器单元105-a和感测组件150-a，其可为参考图1所描述的相应组件的实例。电路200还包含字线120-a、数字线130-a和板线140-a，其可为参考图1所描述的相应存取线的实例。在各种实例中，板线140-a可说明可独立寻址的板线140-a，或共同板节点(例如，或包含存储器单元105-a的存储器阵列110)。在一些存储器架构(例如，DRAM)中，板线140-a可为接地节点的实例，例如Vss。在其它存储器架构(例如，FeRAM)中，板线140-a可在使用存储器单元105-a执行的操作的不同部分期间被加偏压到不同电压电平。

存储器单元105-a可包含逻辑存储组件(例如，存储器元件、存储元件、存储器存储元件)，例如具有第一板即单元板221和第二板即单元底部222的电容器220。单元板221和单元底部222可通过定位于其间的介电材料电容耦合(例如，在DRAM应用中)，或通过定位于其间的铁电材料电容耦合(例如，在FeRAM应用中)。单元板221可与电压V_plate相关联，且单元底部222可与电压V_bottom相关联，如电路200中所说明。可经由板线140-a存取单元板221，并且可经由数字线130-a存取单元底部222。如本文所描述，可通过对电容器220充电、放电或极化来存储各种逻辑状态。

电容器220可与数字线130-a电连接，且可通过操作电路200中表示的各种元件来读取或感测电容器220的所存储逻辑状态。举例来说，存储器单元105-a还可包含单元选择组件230，其在一些实例中可被称为与存取线(例如，数字线130-a)和电容器220耦合或耦合于它们之间的开关组件或选择器装置。在一些实例中，单元选择组件230可被视为在存储器单元105-a的说明性边界外部，且单元选择组件230可被称为与存取线(例如，数字线130-a)和存储器单元105-a耦合或耦合于它们之间的开关组件或选择器装置。

当单元选择组件230被激活(例如，借助于激活逻辑信号)时，电容器220可选择性地与数字线130-a耦合，且当单元选择组件230被解除激活(例如，借助于解除激活逻辑信号)时，电容器220可选择性地与数字线130-a隔离。逻辑信号或其它选择信号或电压可施加到单元选择组件230的控制节点235(例如，经由字线120-a)。换句话说，单元选择组件230可被配置成基于经由字线120-a施加到控制节点235的逻辑信号或电压来选择性地耦合或断开耦合电容器220和数字线130-a。

激活单元选择组件230可被称为选择或激活存储器单元105-a，且解除激活单元选择组件230可被称为撤销选择或解除激活存储器单元105-a。在一些实例中，单元选择组件230是晶体管且可通过向晶体管栅极(例如，控制或选择节点或端子)施加激活电压来控制其操作。用于激活晶体管的电压(例如，晶体管栅极端子与晶体管源极端子之间的电压)可以是大于晶体管的阈值电压量值的电压。在一些实例中，激活单元选择组件230可被称为选择性地使存储器单元105-a与数字线130-a耦合。

对板线140-a或数字线130-a加偏压可引起跨电容器220的电压差(例如，数字线130-a的电压减板线140-a的电压)。电压差可伴随电容器220所存储的电荷的改变(例如，归因于在电容器220所述数字线130-a之间共享电荷，归因于在电容器220和板线140-a之间共享电荷)，且所存储电荷的改变量值可取决于电容器220的初始状态(例如，初始电荷或逻辑状态是一逻辑1还是逻辑0)。

数字线130-a可以与额外存储器单元105(未示出)耦合，并且数字线130-a可具有产生不可忽视的本征电容240(例如，约数皮法(pF))的性质，所述本征电容240可以耦合数字线130-a与电压源250-a。电压源250-a可表示共同接地或虚拟接地电压，或电路200(未示出)的相邻存取线的电压。虽然在图2中示出为单独元件，但本征电容240可以与分布在整个数字线130-a上的性质相关联。

感测组件150-a可包含信号形成组件260和经由信号线265与信号形成组件260耦合的感测放大器270。在各种实例中，信号形成组件260可包含被配置成在逻辑状态检测操作之前(例如，所述感测放大器270)放大或以其它方式转换数字线130-a的信号的电路系统。信号形成组件260可包含例如晶体管、放大器、共源共栅器件(cascode)，或被配置成形成用于感测存储器单元105-a所存储的逻辑状态的信号的任何其它电路系统。在一些实例中，信号形成组件260可包含电荷转移感测放大器，其可包含处于共源共栅或电压控制配置中的一或多个晶体管。

虽然数字线130-a和信号线265被识别为单独线，但数字线130-a、信号线265和连接存储器单元105与感测放大器270的任何其它线可被称作(例如，存储器单元105的或与存储器单元105相关联的)单一存取线。在各种实例配置中，出于说明中间组件和中间信号的目的，可单独识别此类存取线的组成部分。

感测放大器270可包含第一节点271和第二节点272，在一些实例中，所述第一节点271和第二节点272可与电路的不同存取线(例如，分别地，电路200的信号线265和参考线285)耦合或在其它实例中，可与不同电路(未示出)的共同存取线耦合。在一些实例中，第一节点271可被称为信号节点，且第二节点272可被称为参考节点。然而，存取线或参考线的其它配置可用于支持本文中所描述的技术。

感测放大器270可包含检测、转换或放大信号差(这可被称为锁存)的各种晶体管或放大器。举例来说，感测放大器270可包含如下电路元件：在第一节点271处接收(例如，信号线265的)感测信号电压(例如，V_sig)并且将其与第二节点272处的(例如，参考线285的)参考信号电压(V_ref)进行比较。第一节点271的电压可基于存取存储器单元105-a，例如至少部分地基于在激活单元选择组件230时电容器220的电荷转移的电压。在一些实例中，参考组件280可提供第二节点272的电压。在其它实例中，举例来说，通过存取存储器单元105-a以产生参考电压(例如，在自参考存取操作中)，可省略参考组件280并且可提供参考电压。可基于感测放大器270处的比较，将感测放大器270的输出驱动到相对较高电压(例如，正电压)或相对较低电压(例如，负电压、接地电压)。

感测放大器270可基于第一节点271和第二节点272处的信号比较经由一或多个I/0线275输出检测到的逻辑状态。举例来说，如果第一节点271与第二节点272相比具有较低电压，那么感测放大器270的输出可驱动到第一感测放大器电压源250-b的相对较低电压(例如，电压V_L，其可为大体上等于V₀的接地电压或负电压)。如果第一节点271与第二节点272相比具有较高电压，那么可将感测放大器270的输出驱动到第二感测放大器电压源250-c的电压(例如，电压V_H)。感测组件150-a可锁存感测放大器270的输出以确定存储于存储器单元105-a中的逻辑状态(例如，当第一节点271与第二节点272相比具有较低电压时锁存或确定逻辑0，当第一节点271与第二节点272相比具有较高电压时锁存或确定逻辑1)。感测放大器270的经锁存输出(对应于存储器单元105-a的所检测到的逻辑状态)可经由一或多个输入/输出(I/O)线(例如，I/O线275)输出，其可包含通过参考图1所描述的列组件135或输入/输出组件160的输出。

为在存储器单元105-a上执行写入操作，可通过控制单元板221(例如，通过板线140-a)和单元底部222(例如，通过数字线130-a)的电压，跨电容器220施加电压。举例来说，为了写入逻辑0，单元板221可取低(例如，使板线140-a接地，使板线140-a虚拟接地，将负电压施加到板线140-a)，且单元底部222可取高(例如，将正电压施加到数字线130-a)。可执行相反过程来写入逻辑1，其中单元板221取高且单元底部222取低。在一些情况下，在写入操作期间施加在电容器220上的电压可具有等于或大于电容器220中的铁电材料的饱和电压的幅值，从而使得电容器220被极化，且因此即使在所施加电压的幅值减小时，或在电容器220上施加零净电压时，也能维持电荷。

包含感测放大器270、单元选择组件230、信号形成组件260或参考组件280的电路200可包含各种类型的晶体管。举例来说，电路200可包含n型晶体管，其中将高于n型晶体管的阈值电压的相对正电压施加到n型晶体管的栅极(例如，所施加电压相对于源极端子具有大于阈值电压的正量值)启用n型晶体管的其它端子(例如，跨导电沟道的漏极端子和源极端子)之间的导电路径。

在一些实例中，n型晶体管可充当开关组件，其中所施加电压是逻辑信号，其用于通过施加相对高的逻辑信号电压(例如，对应于逻辑1状态的电压，其可与正逻辑信号电压供应相关联)来启用穿过晶体管的导电性，或通过施加相对低的逻辑信号电压(例如，对应于逻辑0状态的电压，其可与接地或虚拟接地电压相关联)来停用穿过晶体管的导电性。在一些实例中，在将n型晶体管用作开关组件的情况下，可选择施加到栅极端子的逻辑信号的电压来操作特定工作点处(例如，在饱和区中或在有源区中)的晶体管。

在一些实例中，n型晶体管的行为可比逻辑开关更复杂，且跨晶体管的选择性的导电性也可随不同来源和漏极电压而变。举例来说，栅极端子处的所施加电压可具有特定电压电平(例如，箝位电压)，其用以当源极端子电压低于特定电平(例如，低于栅极端子电压减去阈值电压)时，启用源极端子和漏极端子之间的导电性。当源极端子的电压上升到高于特定电平时，可解除激活n型晶体管以使得漏极端子和源极端子之间的导电路径断开。

另外或替代地，电路200可包含p型晶体管，其中将高于p型晶体管的阈值电压的相对负电压施加于p型晶体管的栅极(例如，所施加电压相对于源极端子具有大于阈值电压的负量值)启用p型晶体管的其它端子(例如，跨导电沟道的漏极端子与源极端子)之间的导电路径。

在一些实例中，p型晶体管可充当开关组件，其中所施加电压是逻辑信号，其用于通过施加相对低的逻辑信号电压(例如，对应于逻辑1状态的电压，其可与负逻辑信号电压供应相关联)来启用导电性，或通过施加相对高的逻辑信号电压(例如，对应于逻辑0状态的电压，其可与接地或虚拟接地电压相关联)来停用导电性。在一些实例中，在将p型晶体管用作开关组件的情况下，可选择施加到栅极端子的逻辑信号的电压来操作特定工作点处(例如，在饱和区中或在有源区中)的晶体管。

在一些实例中，p型晶体管的行为可比通过栅极电压的逻辑开关更复杂，且跨晶体管的选择性的导电性也可随不同来源和漏极电压而变。举例来说，栅极端子处的所施加电压可具有特定电压电平，只要源极端子电压高于特定电平(例如，高于栅极端子电压加上阈值电压)，所述特定电压电平就用于启用源极端子和漏极端子之间的导电性。当源极端子电压低于特定电平时，p型晶体管可解除激活以使得源极端子和漏极端子之间的导电路径断开。

电路200的晶体管可为场效应晶体管(FET)，包含金属氧化物半导体FET，其可以被称作MOSFET。这些和其它类型的晶体管可由衬底上的材料掺杂区形成。在一些实例中，晶体管可形成于专用于电路200的特定组件的衬底(例如，用于感测放大器270的衬底、用于信号形成组件260的衬底、用于参考组件280的衬底、用于存储器单元105-a的衬底)上，或晶体管可形成于为电路200的特定组件所共有的衬底(例如，感测放大器270、信号形成组件260、参考组件280或存储器单元105-a中的两个或更多个所共有的衬底)上。一些FET可具有包含铝或其它金属的金属部分，但一些FET可实施其它非金属材料，例如多晶硅，包含可以被称作MOSFET的那些FET。此外，虽然氧化物部分可用作FET的介电部分，但其它非氧化物材料可用于FET(包含可以被称作MOSFET的那些FET)中的介电材料中。

虽然电路200说明相对于单一存储器单元105的组件集，但电路200的各种组件可在存储器装置100中复制以支持各种操作。举例来说，为支持行存取或页存取操作，感测组件150可配置有信号形成组件260、信号线265、参考组件280、参考线285、感测放大器270或其它组件中的一或多个的倍数，其中所述倍数可根据可在行存取或页存取操作中(例如，在同时操作中)存取的存储器单元105的数量经配置。

根据本文所公开的实例，感测组件150可包含与信号形成组件260和参考组件280耦合的尾组件290。尾组件可被配置成抵消产生感测信号(例如，提供给节点271)和参考信号(例如，提供给节点272)的共同方面。虽然说明为尾组件290和信号形成组件260之间的单个信号路径，以及尾组件290和参考组件280之间的单个信号路径，但所描述的技术可利用相应组件之间的任何数量的信号路径，这可提供不同子组件之间的互连，或可支持感测信号产生或参考信号产生的不同方面的不同抵消。举例来说，尾组件290可支持经补偿放大、受控制预放大、锁存偏离的补偿或抵消、电荷交换的共同模式的抵消，以及其它特征。通过抵消信号产生的共同方面，感测组件150-a可支持简化的信号产生、降低的功率消耗、改进的读取容限，或包含更大存储器阵列的更灵活电路系统或阵列布局(例如，较长数字线、沿着相应数字线的较大数量的存储器单元105)，以及其它益处。

另外或替代地，感测放大器270可被配置成在多个功率域中操作。举例来说，第一功率域可与电压源250-c相关联，并且可支持感测信号和参考信号产生和比较的方面。第二功率域可与电压源250-c相关联，并且可支持逻辑信号处理或信息传送(例如，经由输入/输出组件160)的方面。通过支持多个功率域中的操作，感测放大器270可支持用于存取存储器单元105-a和交换信息(例如，与主机装置)的设计或操作灵活性的改进，或功率消耗的降低，以及其它益处。

图3A和3B说明根据本文所公开的各种实例的分别具有迟滞曲线300-a和300-b的铁电存储器单元的非线性电特性的实例。迟滞曲线300-a和300-b可分别说明采用如参考图2所描述的铁电电容器220的存储器单元105的写入过程和读取过程的实例。迟滞曲线300-a和300-b描绘存储在铁电电容器220上随铁电电容器220的端子之间的电压差V_cap而变的电荷Q(例如，当准许电荷根据电压差V_cap流入或流出铁电电容器220时)。举例来说，电压差V_cap可表示单元底部222和单元板221之间的电压差(例如，V_bottom-V_plate，V_DL-V_PL)。

铁电材料表征为电极化，其中所述材料可在不存在电场的情况下维持非零电荷。铁电材料的实例包含钛酸钡(BaTiO₃)、钛酸铅(PbTiO₃)、锆钛酸铅(PZT)和铋钽酸锶(SBT)。本文中所描述的铁电电容器220可包含这些或其它铁电材料。铁电电容器220内的电极化导致铁电材料表面的净电荷，且通过铁电电容器220的端子吸引相反的电荷。因此，电荷可存储在铁电材料与电容器端子的界面处。

如迟滞曲线300-a中所描绘，当铁电电容器220的端子之间不存在净电压差时，铁电电容器220中所使用的铁电材料可维持正或负极化。举例来说，迟滞曲线300-a说明两种可能的极化状态：电荷状态305-a和电荷状态310-b，其分别可代表负饱和极化状态和正饱和极化状态。电荷状态305-a和310-a可处于说明剩余极化(Pr)值的物理状态，其可指在去除外部偏压(例如，电压)后保留的极化(或电荷)。根据迟滞曲线300-a的实例，电荷状态305-a可表示当不跨铁电电容器220施加电压差时的逻辑1，且电荷状态310-a可表示当不跨铁电电容器220施加电压差时的逻辑0。在一些实例中，可反转或以相反方式解释相应电荷状态或极化状态的逻辑值以适应用于操作存储器单元105的其它方案。

通过在铁电电容器220上施加净电压差，可通过控制铁电材料的电极化，且由此控制电容器端子上的电荷，将逻辑0或1写入到存储器单元105中。举例来说，电压315可以是等于或大于正饱和电压的电压，且在铁电电容器220上施加电压315可引起电荷累积直到达到电荷状态305-b(例如，写入逻辑1)。在从铁电电容器220去除电压315(例如，在铁电电容器220的端子上施加零净电压)后，铁电电容器220的电荷状态可遵循在跨电容器的零电压下电荷状态305-b与电荷状态305-a之间所展示的路径320。换句话说，电荷状态305-a可表示跨已正饱和的铁电电容器220的均衡电压下的逻辑1状态。

类似地，电压325可以是等于或小于负饱和电压的电压，且在铁电电容器220上施加电压325可引起电荷累积直到达到电荷状态310-b(例如，写入逻辑0)。在从铁电电容器220去除电压325后(例如，在铁电电容器220的端子上施加零净电压)，铁电电容器220的电荷状态可遵循在跨电容器的零电压下电荷状态310-b与电荷状态310-a之间所展示的路径330。换句话说，电荷状态310-a可表示跨已负饱和的铁电电容器220的均衡电压下的逻辑0状态。在一些实例中，表示饱和电压的电压315和电压325可具有跨铁电电容器220的相同量值，但相反极性。虽然迟滞曲线300-a的实例说明对应于电荷状态310-a的逻辑0，以及对应于电荷状态305-a的逻辑1，但在一些实例中，逻辑状态可对应于不同电荷状态，例如与电荷状态305-a对应的逻辑0以及与电荷状态310-a对应的逻辑1，以及其它实例。

为了读取或感测铁电电容器220的存储状态，还可跨铁电电容器220施加电压。响应于所施加电压，铁电电容器所存储的后续电荷Q改变，且改变的程度可取决于初始极化状态、所施加电压、存取线上的本征或其它电容，以及其它因素。换句话说，由于读取操作产生的电荷状态或存取线电压可取决于初始存储了电荷状态305-a还是电荷状态310-a还是某一其它电荷状态，以及其它因素。

迟滞曲线300-b说明读取所存储的电荷状态305-a和310-a的实例。举例来说，可经由参考图2所描述的数字线130-a和板线140-a施加作为电压差的读取电压335。迟滞曲线300-b可说明其中读取电压335是正电压差V_cap(例如，其中V_bottom-V_plate为正，其中V_DL大于V_PL)的读取操作。跨铁电电容器220的正读取电压可以被称作“板低”读取操作，其中板线130-a最初为高电压，且数字线140-a最初处于低电压(例如，接地电压)。虽然读取电压335示出为跨铁电电容器220的正电压，但在替代性操作中，读取电压可为跨铁电电容器220的负电压，其可以被称作“板高”读取操作。

可在选择存储器单元105(例如，通过经由参考图2所描述的字线120-a激活单元选择组件230)的同时跨铁电电容器220施加读取电压335。在将读取电压335施加到铁电电容器220后，电荷可经由相关联数字线130-a和板线140-a流入或流出铁电电容器220，且在一些实例中，取决于铁电电容器220处于电荷状态305-a(例如，存储逻辑1)还是处于电荷状态310-a(例如，存储逻辑0)还是某一其它电荷状态，可产生不同的电荷状态或存取线电压。

当对处于电荷状态305-a(例如，逻辑1)下的铁电电容器220执行读取操作时，额外的正电荷可累积在铁电电容器220上，且电荷状态可遵循路径340直到达到电荷状态305-c的电荷和电压。流过电容器220的电荷量可与数字线130-a或其它存取线的固有或其它电容相关。在“板低”读取配置中，与电荷状态305-a和305-c相关联的读取操作，或更一般来说与逻辑1状态相关联的读取操作可与相对小的电荷转移量相关联(例如，相比于与电荷状态310-a和310-c相关联的读取操作，或更一般来说逻辑0状态)。

如电荷状态305-a和电荷状态305-c之间的转变所展示，跨铁电电容器220的所得电压350可以是相对大的正值，这是归因于在电容器220处针对给定的电荷改变的相对大的电压改变。因此，在“板低”读取操作中读取逻辑1后，数字线电压等于电荷状态305-c下V_PL与V_cap(例如，V_bottom-V_plate)的值的总和，其可为相对高电压。这类读取操作可能不会改变存储电荷状态305-a的铁电电容器220的剩余极化，且因此在执行读取操作之后，当移除读取电压335(例如，通过跨铁电电容器220施加零净电压、通过使跨铁电电容器220的电压均衡)时，铁电电容器220可经由路径340返回到电荷状态305-a。因此，对具有电荷状态305-a的铁电电容器220通过正读取电压执行读取操作可被视为非破坏性读取过程。

当对处于电荷状态310-a(例如，逻辑0)的铁电电容器220执行读取操作时，所存储电荷可反转极性，因为净正电荷累积在铁电电容器220上，且电荷状态可遵循路径360直到达到电荷状态310-c的电荷和电压。流过铁电电容器220的电荷量可再次与数字线130-a或其它存取线的固有或其它电容相关。在“板低”读取配置中，与电荷状态310-a和310-c相关联的读取操作，或更一般来说与逻辑0状态相关联的读取操作可与相对大的电荷转移量相关联(例如，相比于与电荷状态305-a和305-c相关联的读取操作，或更一般来说逻辑1状态)。

如由电荷状态310-a和电荷状态310-c之间的转变所示，归因于电容器220处针对既定电荷改变的相对小电压改变，所得电压355可为相对小的正值。因此，在“板低”读取操作中读取逻辑0后，数字线电压等于电荷状态310-c下V_PL与V_cap(例如，V_bottom-V_plate)的值的总和，其可为相对低电压。

从电荷状态310-a到电荷状态310-d的转变可说明与存储器单元105的铁电电容器220的极化或电荷的部分减小和/或部分反转(例如，从电荷状态310-a到电荷状态310-d的电荷Q的量值的减小)相关联的感测操作。换句话说，根据铁电材料的性质，在执行读取操作之后，当移除读取电压335(例如，通过跨铁电电容器220施加零净电压、通过使跨铁电电容器220的电压均衡)时，铁电电容器220可能不返回到电荷状态310-a。事实上，当在利用读取电压335进行电荷状态310-a的读取操作之后跨铁电电容器220施加零净电压时，电荷状态可遵循从电荷状态310-c到电荷状态310-d的路径365，从而说明极化量值的净减小(例如，比初始电荷状态310-a小的正极化电荷状态，由电荷状态310-a和电荷状态310-d之间的电荷差说明)。因此，对具有电荷状态310-a的铁电电容器220通过正读取电压执行读取操作可被描述为破坏性读取过程。

在起始读取操作之后，电荷状态305-c和电荷状态310-c的位置可取决于多个因素，包含特定感测方案和电路系统。在一些情况下，最终电荷可取决于与存储器单元105耦合的数字线130-a的净电容，其可包含本征电容240、(例如，感测组件150的)积分器电容器等。举例来说，如果铁电电容器220在0V下与数字线140-a电耦合且读取电压335施加到板线130-a，那么当选择了存储器单元105时，可归因于电荷从数字线130-a流动到铁电电容器220的净电容而引起数字线130-a的电压下降。因此，在一些实例中，在感测组件150处测量的电压可不等于读取电压335，或不等于所得电压350或355，而是替代地可取决于在电荷共享的周期之后数字线130-a或其它存取线的电压。

可通过将由读取操作产生的数字线130-a或信号线265(在适用时)的电压与参考电压(例如，经由参考图2所描述的参考线285)进行比较来确定铁电电容器220的初始状态(例如，电荷状态、逻辑状态)。在一些实例中，数字线电压可为板线电压和铁电电容器220上的最终电压的总和(例如，当读取具有所存储电荷状态305-a的铁电电容器220时的电压350，或当读取具有所存储电荷状态310-a的铁电电容器220时的电压355)。在一些实例中，数字线电压可为读取电压335与电容器220上的最终电压之间的差(例如，当读取具有所存储电荷状态305-a的铁电电容器220时为(读取电压335-电压350)，或当读取具有所存储电荷状态310-a的铁电电容器220时为(读取电压335-电压355))。

在一些实例中，存储器单元105的读取操作可与数字线130-a的固定电压相关联，其中在起始读取操作之后铁电电容器220的电荷状态可相同，而与其初始电荷状态无关。举例来说，在其中数字线130-a保持在固定读取电压335的读取操作中，铁电电容器220可针对铁电电容器初始存储电荷状态305-a的情况和铁电电容器初始存储电荷状态310-a的情况两者移动到电荷状态370。因此，代替使用数字线130-a的电压差来检测初始电荷状态或逻辑状态，在一些实例中，可至少部分地基于与读取操作相关联的电荷差来确定铁电电容器220的初始电荷状态或逻辑状态。举例来说，如由迟滞曲线300-b所说明，可基于电荷状态305-a和电荷状态370之间的电荷Q的差(例如，相对大量的电荷转移)来检测逻辑1，且可基于电荷状态310-a和电荷状态370之间的电荷Q的差(例如，相对小量的电荷转移)来检测逻辑0。

在一些实例中，这类检测可由电荷转移感测放大器、共源共栅器件(例如，配置于共源共栅布置中的晶体管)或处于数字线130-a和信号线265之间的信号形成组件260的其它电路系统支持，且信号线265的电压可至少部分地基于在起始读取操作之后电容器220的电荷转移量。在此类实例中，信号线265的电压可与参考电压(例如，感测放大器270处)进行比较以确定铁电电容器220初始存储的逻辑状态，而与数字线130-a保持在固定电压电平下无关。

在其中数字线130-a保持在固定读取电压335下的一些实例中，电容器220可在读取操作之后正饱和，而与电容器220初始处于电荷状态305-a(例如，逻辑1)还是初始处于电荷状态310-a(例如，逻辑0)无关。相应地，在此类读取操作之后，电容器220可至少暂时根据逻辑1状态充电，而与其初始或既定逻辑状态无关。因此，至少当电容器220既定存储逻辑0状态时可需要重写操作，其中这类重写操作可包含施加写入电压325以存储逻辑0状态，如参考迟滞曲线300-a所描述。此类重写操作可被配置或以其它方式描述为选择性重写操作，因为当电容器220既定存储逻辑1状态时可能不需要施加重写电压。在一些实例中，这类存取方案可被称为“2Pr”方案，其中用于区分逻辑0与逻辑1的电荷差可等于存储器单元105的剩余极化的两倍(例如，电荷状态305-a(正饱和电荷状态)与电荷状态310-a(负饱和电荷状态)之间的电荷差)。

图4说明根据本文所公开的实例的支持用于存储器装置的差分感测的电路400的实例。电路400包含被配置成选择性地与感测组件150-b耦合的存储器单元105-b，其可为参考图1到3所描述的存储器单元和感测组件的实例。

感测组件150-b包含信号形成组件260-a、参考组件280-a，以及与信号形成组件260-a和参考组件280-a耦合的尾组件290-a。尾组件290-a可被配置成支持针对产生感测信号和产生参考信号的共同方面的抵消或补偿。感测组件150-b还包含与信号形成组件260-a和参考组件280-a耦合以用于感测存储器单元105-b的逻辑状态的感测放大器270-a。电荷或其它信号可在数字线130-b和信号线265-a(其可结合任何其它组员信号路径被称作存储器单元105-b和感测放大器270-a之间的单一存取线)上在存储器单元105-b和感测放大器270-a之间传送。电荷或其它信号可在参考线285-a上在参考组件280-a和感测放大器270-a之间传送。如所示，存取线的信号可由数字线130-b上的电压V_DL、信号线265-a上的V_sig和参考线285-a上的V_ref说明。

电路400包含接地节点410，其可表示与共同接地点(例如，机箱地、中性点、虚拟地)耦合或连接的节点。接地节点410可与具有电压V₀的共同参考电压相关联，从所述共同参考电压限定其它电压或以其它方式相关。举例来说，接地节点410-a可经由本征电容240-a与数字线130-b耦合。

电路400包含电压源420，其可与包含实例电路400的存储器装置100的各个电压源耦合。相应电压源420可与在包含电路400的存储器装置100处调节或产生或不在存储器装置100处调节或产生(例如，通过与存储器装置100耦合的主机装置调节或以其它方式供应)的电压供应耦合。在一些实例中，电压源420中的两个或更多个可与同一电压供应(例如，共同电压源)耦合，并且可与同一电压电平相关联。

在一些实例中，感测信号和参考信号之间的信号抵消或其它补偿的方面可由电路400的在信号形成组件260-a和参考组件280-a之间共用或对称的某些电压源420支持。举例来说，电压源420-a和420-j可与共同源极(例如，其中V₁＝V₁₀)耦合，或电压源420-b和420-i可与共同源极(例如，其中V₂＝V₉)耦合，或电压源420-c和420-h可与共同源极(例如，其中V₃＝V₈)耦合，或电压源420-d和420-g可与共同源极(例如，其中V₄＝V₇)耦合，或其各种组合。

电路400包含开关组件430，其可与各种组件耦合或耦合于各种组件之间以提供选择性耦合、断开耦合、连接、断开连接或隔离功能性。在一些实例中，开关组件430可为晶体管(例如，n型晶体管、p型晶体管)，且逻辑信号(例如，SW_n)可施加到晶体管的栅极节点以通过晶体管选择性地启用或停用导电路径或信道。如本文所描述，在开关组件430处启用逻辑信号(例如，作为逻辑1)可通过开关组件430启用导电路径(例如，闭合电路路径)，且在开关组件430处停用逻辑信号(例如，作为逻辑0)可通过开关组件430停用导电路径(例如，断开电路路径)。逻辑信号SW_n可由例如参考图1所描述的存储器控制器170的存储器控制器(未示出)或存储器装置100的支持存取操作定时的任何其它组件提供。虽然感测放大器270-a示出为与信号形成组件260-a和参考组件280-a直接连接，但在一些实例中，电路400可包含处于用于隔离感测放大器270-a的相应组件(例如，隔离开关)之间的额外开关组件430。

电路400包含可变电压源440，其可包含一逻辑信号(例如，VV_n)控制的电压源420和相应选择组件445的各种配置。逻辑信号VVn可由例如参考图1所描述的存储器控制器170的存储器控制器(未示出)或存储器装置100的支持存取操作定时的任何其它组件提供。虽然可变电压源440说明为包含特定数量的电压源420和选择组件445，但支持本文中所描述的操作的可变电压源440可包含其它配置，例如包含其它数量的电压源420，或包含以其它方式提供可变电压的电压缓冲器。在一些实例中，可变电压源440可包含两个或更多个开关组件430而非选择组件445，这可支持浮动电压条件。在其它实例中，可变电压源440可置换为固定电压源，或其它类型的电压源。

在电路400的实例中，可变电压源440-a可被称为板线电压源，并且可经由板线140与存储器单元105-b耦合。可变电压源440-b和440-c可分别被称为信号侧和参考侧升压电压源。在一些实例中，感测信号和参考信号之间的信号抵消或其它补偿的方面可由在信号形成组件260-a和参考组件280-a之间共用或对称的可变电压源440支持。举例来说，电压源420-m和420-o可与共同源极(例如，其中V₁₃＝V₁₆)耦合，或电压源420-n和420-p可与共同源极(例如，其中V₁₄＝V₁₇)耦合。在一些实例中，电压源420-o可表示用于产生参考信号(例如，用于产生电容器450-b的参考电荷或预充电，用于产生参考线285-b的参考电压，用于产生参考线285-a上的V_ref)的参考电压。

电路400包含电容器450，其可支持基于跨相应电容器450施加的电压将电荷累加、保持或放电。虽然说明为单个组件，但每一电容器450可说明沿着相应存取线分布的电容(其可包含沿着相应线分布的任何数量的电容器元件或组件)，或相应线的本征电容。在一些实例中，电容器450-a或电容器450-b可被称为积分电容器或放大器电容器，并且可支持电路400的电荷转移感测功能性。

电路400包含晶体管460，其可支持产生感测信号或产生参考信号的各个方面。在一些实例中，与可用于开关组件430中的晶体管相比，晶体管460可具有不同操作特性，或不同设计或制作特性。

在电路400的实例中，晶体管460-a和460-d可经配置于共源共栅布置中或以其它方式支持共源共栅布置，其中形成的信号或电压可施加到相应晶体管460的源节点(例如，作为输入信号)以在晶体管460的漏极节点处产生响应性信号或电压。在各种配置中，配置于共源共栅布置中的晶体管460可提供源节点和漏极节点之间的电荷、电压或其它信号的转换，这可至少部分地基于与相应晶体管460的栅极节点耦合的相应电压源420。在各种实例中，配置于共源共栅布置中的晶体管460可被称为电压调节器或偏压组件，这与晶体管460可响应于跨晶体管460的电压的改变而调节电荷流的方式有关。在一些实例中，配置于共源共栅布置中的晶体管460可被称为电荷转移感测放大器或以其它方式包含在电荷转移感测放大器中。

举例来说，关于晶体管460-a，至少部分地基于存取存储器单元105-b(例如，使存储器单元105-b与数字线130-b耦合)的信号或电压可施加到晶体管460-a的源节点，这可在晶体管460-a的漏极节点处响应性地产生信号或电压(例如，信号积分器线465-a上的电压V_SIL)。在读取操作中，举例来说，晶体管460-a可准许电荷从信号积分器线465-a流到数字线130-b，这可伴有信号积分器线465-a的电压改变。在一些实例中，流到数字线130-b的相对小的电荷流可与信号积分器线465-a的相对小电压改变相关联，而流到数字线130-b的相对大的电荷流可与信号积分器线465-a的相对大的电压改变相关联。与存取操作相关联的信号积分器线465-a的电压改变可基于信号积分器线465-a的净电容(例如，包含电容器450-a)，或数字线130-b的净电容(例如，包含本征电容240-a和存储器单元105-b的电容)，或其比。

当存储器单元105-b包含如由图3A和3B的迟滞曲线300-a和300-b说明的铁电电容器时，晶体管460-a可(例如，借助于电压源420-a)经配置以将数字线130-b的电压维持在读取电压335。当存储器单元105-b存储逻辑1时，跨晶体管460-a(例如，在读取操作期间)的电荷流可对应于或以其它方式至少部分地基于电荷状态370和305-a之间的电荷差Q，且当存储器单元105-b存储逻辑0时，跨晶体管460-a的电荷流可对应于或以其它方式至少部分地基于电荷状态370和310-a之间的电荷差Q。

在另一实例中，关于晶体管460-d，参考电压源(例如，接地节点410-e)可与晶体管460-d的源节点耦合，这可在晶体管460-d的漏极节点处响应性地产生信号或电压(例如，参考积分器线465-b上的电压V_RIL)。

在电路400的实例中，晶体管460-b和460-c可配置于源极跟随器布置中或以其它方式支持源极跟随器布置，其中形成的信号或电压可施加到相应晶体管460的栅极节点(例如，作为输入信号)以在晶体管460的源节点处产生响应性信号或电压。在一些实例中，配置于源极跟随器布置中的晶体管460可提供栅极节点和源节点之间的电荷、电压或其它信号的转换，这可至少部分地基于与相应晶体管460的漏极节点耦合的相应电压源420。配置于源极跟随器布置中的晶体管460可通过相应电压源420(例如，在漏极节点处)馈电，且晶体管460的源节点处的电压可等于晶体管的栅极节点处的电压减晶体管460的阈值电压，或等于晶体管460的漏极节点处的电压减跨在漏极节点和源节点之间穿过晶体管460的电阻率的电压降。

在一些实例中，晶体管460可支持第一操作中的源极跟随器功能性，并且支持第二操作中的放大功能性。举例来说，在支持放大功能性的一些操作中，形成的信号或电压可施加到晶体管460-b和460-c的栅极节点(例如，作为输入信号)以在相应晶体管460的漏极节点处产生响应性信号或电压。在一些实例中，晶体管460-b和460-c的放大功能性可提供栅极节点和漏极节点之间的电荷、电压或其它信号的转换。

尾组件290-a说明可被配置成抵消感测信号和参考信号产生的方面的各个导电路径。举例来说，信号形成组件260-a和参考组件280-a中的每一个可包含相应晶体管460(例如，配置于源极跟随器布置中)，且相应晶体管460的源极节点可经由相应开关组件430(例如，分别地，开关组件430-p和430-q)选择性地与尾节点470耦合。另外，尾组件290包含用于使积分器线与源极跟随器源极节点选择性地耦合的导电路径。举例来说，开关组件430-i可用于使信号积分器线465-a与晶体管460-c的源节点选择性地耦合，且开关组件430-h可用于选择性地使参考积分器线465-b与晶体管460-b的源节点耦合。因此，开关组件430-h和430-i可支持信号形成组件260-a和参考组件280-a之间的选择性交叉耦合。在一个实例中，尾组件290-a可操作以支持从信号比较中抵消晶体管460-b和460-c的阈值电压(例如，包含形成的感测信号和形成的参考信号中的每一个中的晶体管460-b和460-c两者的阈值电压分量)，这与不抵消阈值电压分量的存取方案相比可改进读取容限。

感测放大器270-a说明被配置成至少部分地基于(例如，信号线265-a的)感测信号与(例如，参考线285-a的)参考信号的比较来检测存储器单元105-a的逻辑状态的电路系统的实例。感测放大器270-a包含第一节点A，其被配置成与信号线265-a耦合，以及第二节点B，其被配置成与参考线285-a耦合。感测放大器还包含第三节点C，其可被称为高感测放大器电源节点。第三节点可被配置成选择性地与电压源420-e或电压源420-f耦合。在一些实例中，电压源420-e可与感测放大器270-a的第一功率域相关联(例如，作为参考图2所描述的电压源250-c的实例)，且电压源420-f可与感测放大器270-a的第二功率域相关联(例如，作为参考图2所描述的电压源250-d的实例)。感测放大器还包含第四节点D，其可被称为低感测放大器电源节点。第四节点可被配置成选择性地与接地节点410-c或某一其它电压源420耦合(例如，作为参考图2所描述的电压源250-b的实例，其可为或可不为接地节点)。感测放大器270-a的实例说明具有一对交叉耦合的p型晶体管和一对交叉耦合的n型晶体管的配置。然而，可根据所描述的技术使用感测放大器270的其它配置，包含耦合于第一节点与第二节点之间的一对相反的差分放大器。

图5示出说明根据本文所公开的实例的支持用于存储器装置的差分感测的实例存取操作的操作的定时图500。参考如参考图4所描述的实例电路400的组件描述实例存取操作。

电路400的与同一电压供应或共用电压源耦合的某些电压源420可支持定时图500的存取操作。在定时图500的实例中，电压源420-c、420-d、420-g和420-h中的每一个可耦合到共同电压供应，其中V₃＝V₄＝V₇＝V₈(例如，被称为“VCCP”的电压电平)。另外，在定时图500的实例中，电压源420-b和420-i中的每一个可耦合到共同电压供应，其中V₂＝V₉(例如，被称为“VPERI”的电压电平)。另外，在定时图500的实例中，电压源420-a和420-j中的每一个可耦合到共同电压供应，其中V₁＝V₁₀(例如，被称为“VCASC”的电压电平，共源共栅参考或设定点电压)。另外，在定时图500的实例中，电压源420-n和420-q中的每一个可耦合到共同电压供应，其中V₁₄＝V₁₇(例如，被称为“VBOOST”的电压电平，积分电容器升压电压)。另外，在定时图500的实例中，电压源420-k、420-m和420-o可与地或机箱地耦合，其可为与地节点410耦合相同的地或机箱地，其中V₁₁＝V₁₃＝V₁₆＝0V。

在定时图500的存取操作的操作之前，电路400的组件可处于各种初始条件中。举例来说，开关组件430-d、430-e、430-h、430-i、430-k和430-m中的每一个可断开或解除激活(例如，解除激活可由共用逻辑信号馈电的逻辑信号SW₄、SW₈、SW₉和SW₁₃，解除激活逻辑信号SW₅和SW₁₁)。在一些实例中，开关组件430-c和430-l也可断开或解除激活(例如，解除激活可由共用逻辑信号馈电的逻辑信号SW₃和SW₁₂)。在一些实例中，逻辑信号SW₃和SW₁₂可由为SW₄、SW₈、SW₉和SW₁₃共用的逻辑信号的补充或相反逻辑信号馈电，在此情况下，开关组件430-c和430-l可具有闭合或被激活的初始条件。在一些实例中，开关组件430-f、430-g和430-r可解除激活，从而使感测放大器270-a与电压源或电压供应隔离。在一些实例中，可变电压源440-b和440-c可分别具有处于接地条件和参考条件的初始条件，使得电压源420-m与电容器450-a耦合(例如，通过解除激活逻辑信号VV₂或设置具有值0的逻辑信号VV₂)并且使得电压源420-o与电容器450-b耦合(例如，通过解除激活逻辑信号VV₃或设置具有值0的逻辑信号VV₃)。

在501处，存取操作可包含起始存取线预充电操作。举例来说，逻可激活辑信号SW₄、SW₅、SW₈、SW₉、SW₁₁和SW₁₃以闭合对应开关组件430。因此，电压源420-h可通过晶体管460-c启用导电路径，使得信号积分器线465-a上的如由电压源420-g馈电的电压上升，直到V_SIL等于V₈减晶体管460-c的阈值电压(例如，V_SIL＝V₈-V_th1)。可相应地根据V_SIL减可变电压源440-b的电压(例如，0V)的电压差来为电容器450-a充电。另外，电压源420-c可通过晶体管460-b启用导电路径，使得参考积分器线465-b上的如由电压源420-d馈电的电压上升，直到V_RIL等于V₃减晶体管460-b的阈值电压(例如，V_RIL＝V₃-V_th2)。可相应地根据V_RIL减可变电压源440-c的电压(例如，V₁₅，参考电压)的电压差来为电容器450-b充电。501处的操作可为经由尾组件290-a(例如，经由开关组件430-h和430-i)使信号形成组件260-a与参考组件280-a耦合(例如，使相应源极跟随器晶体管460的栅极节点与积分器线交叉耦合)的实例。在一些实例中，逻辑信号SW₃和SW₁₂可由SW₄、SW₈、SW₉和SW₁₃共用的逻辑信号的补充或相反逻辑信号馈电，在此情况下，可在501处断开或解除激活开关组件430-c和430-l。

在502处，存取操作可包含保持或隔离501处产生的预充电条件的操作。举例来说，可解除激活逻辑信号SW₄、SW₅、SW₈、SW₉、SW₁₁和SW₁₃以断开对应开关组件430。存取操作还可包含激活逻辑信号SW₃和SW₁₂以选择性地使晶体管460-b的栅极与信号积分器线465-a耦合(例如，将V_SIL施加到晶体管460-b的栅极)，并且选择性地使晶体管460-c的栅极与参考积分器线465-b耦合(例如，将V_RIL施加到晶体管460-c的栅极)。可通过503处的操作基本上维持信号积分器线465-a和参考积分器线465-b上的电压。

在503处，存取操作可包含降低电容器450-b的电压。举例来说，逻辑信号VV₃可移动到值1，从而选择性地使电压源420-p(例如，接地电压源)与电容器450-b耦合。作为响应，参考积分器线465-b的电压可减小达值α_cV(Vref)(例如，其中V_RIL＝V₃-V_th2-α_cV(Vref))，其可为至少部分地基于电压源420-o的参考电压和包含电容器450-b的电容比的减少。在一些实例中，可省略503处的操作，且存取操作可从502继续到504。

在504处，存取操作可包含使电容器450-a和450-b的电压升压(例如，使电容器450-a和450-b的预充电升压)。举例来说，逻辑信号VV₂可移动到值1，从而选择性地使电压源420-n(例如，升压电压源)与电容器450-a耦合。作为响应，信号积分器线465-a的电压可增加达值α_cV(VBOOST)(例如，其中V_SIL＝V₈-V_th1+α_cV(VBOOST))，其可为至少部分地基于电压源420-n的升压电压和包含电容器450-a的电容比的增加。另外，逻辑信号VV₃可移动到值2，从而选择性地使电压源420-q(例如，升压电压源)与电容器450-b耦合。作为响应，参考积分器线465-b的电压可增加达值α_cV(VBOOST)(例如，其中V_RIL＝V₃-V_th2-α_cV(Vref)+α_cV(VBOOST))，其可为至少部分地基于电压源420-q的升压电压和包含电容器450-b的电容比的增加。

在505处，存取操作可包含选择存储器单元105-b。举例来说，可激活逻辑信号WL，从而选择性地使存储器单元105-b与感测组件150-b耦合。在一些实例中，也可在505处激活处于存储器单元105-b和感测组件150-b(未示出)之间的可对应于列多路复用器或列组件135的额外开关组件430，以支持存储器单元105-b与感测组件150-b的选择性耦合。因此，电荷可在数字线130-b和信号积分器线465-a之间流动，如由晶体管460-a所支持。举例来说，电荷可从信号积分器线465-a流动到数字线130-b，直到数字线130-b的电压返回到晶体管460-a所维持的电压(例如，V₁减晶体管460-a的阈值电压)。因此，505处的操作可为参考图3B所描述的施加读取电压335的实例。

由于505处的操作，信号积分器线465-a的电压可下降达电压ΔV(SIGNAL)(例如，其中V_SIL＝V₈-V_th1-ΔV(SIGNAL)+α_cV(VBOOST))。电压降ΔV(SIGNAL)可至少部分地基于存储器单元105-b所存储的逻辑状态。举例来说，当存储器单元105-b存储逻辑1(例如，相对小的电荷差，相对小的电压改变)时，ΔV(SIGNAL)可与电荷状态370和电荷状态305-a之间的电荷差相关联，且当存储器单元105-b存储逻辑0(例如，相对大的电荷差，相对大的电压改变)时，ΔV(SIGNAL)可与电荷状态370和电荷状态310-a之间的电荷差相关联。信号积分器线465-a的电压当读取存储逻辑0的存储器单元105-b时可由V_SIL,0说明，且当读取存储逻辑1的存储器单元105-b时可由V_SIL,1说明。

在506处，存取操作可包含经由尾组件290-a使信号形成组件260-a与参考组件280-a(例如，相应源极跟随器晶体管460的源极节点)耦合。举例来说，可激活逻辑信号SW₁₆和SW₁₇以闭合对应开关组件430-p和430-q。因此，晶体管460-b的源节点可与尾节点470耦合，且晶体管460-c的源节点可与尾节点470耦合。

在507处，存取操作可包含使晶体管460-b和460-c与相应电压源耦合(例如，启用晶体管460-b和460-c的放大或源极跟随器功能)。举例来说，可激活逻辑信号SW₅和SW₁₁以闭合对应开关组件430-e和430-k。因此，晶体管460-b的漏极节点可与电压源420-d耦合，且晶体管460-c的漏极节点可与电压源420-g耦合。

在508处，存取操作可包含启用感测放大器270-a的正或高电压负载。举例来说，可激活逻辑信号SW₆以使电压源420-e与感测放大器270-a的节点C耦合。508处的操作可启用感测放大器270-a以在第一功率域(例如，与相对高电压相关联)中操作。在一些实例中，由于508处的操作，节点A和B可与电压源420-e耦合，使得对应电压V_A和V_B两者可增加到等于V₅。

在509处，存取操作可包含通过尾组件290-a启用电流路径。举例来说，可启用逻辑信号SW₁₀以闭合对应开关组件430-j。因此，尾节点470可与接地节点410-d耦合，从而支持流过尾节点470的电流。穿过尾节点470的电流可为流过晶体管460-b和460-c的电流的总和，其中穿过晶体管的漏极电流可大体等于放大增益与相应晶体管的栅极电压和阈值电压之间的电压差的乘积(例如，漏极电流I＝gm*(V_gate-V_th)，其中gm可与晶体管的跨导和过驱动特性的乘积)相关联。因此，穿过晶体管460-b的电流i_sig和穿过晶体管460-c的电流i_ref可由下式给出：

因此，因为i_sig和i_ref中的每一个包含V_th1和V_th2两者，所以可从穿过晶体管460-b和460-c的电流之间的差有效地抵消晶体管460-b和晶体管460-c之间的阈值电压特性的任何差异。此外，因为可通过共同电压供应提供V₈和V₃，所以可从穿过晶体管460-b和460-c的电流之间的差有效地抵消电压源420-c和420-h之间的任何差异。在一些实例(例如，当升压特性在信号形成组件260-a和参考组件280-a之间相同或以其它方式共享时)中，也可从穿过晶体管460-b和460-c的电流之间的差有效地抵消升压分量α_cV(VBOOST)。

在一些实例中，存取操作可包含在感测放大器270-a处基于穿过晶体管460-b和460-c的电流而产生或隔离信号。举例来说，至少部分地基于穿过晶体管460-b的漏极电流的电压(例如，漏极电压、跨分路或存取线电阻的电压，作为信号线265-a的电压)可在感测放大器270-a的节点A处产生，其可至少部分地基于存储于存储器单元105-b处的逻辑状态。举例来说，节点A的电压当读取存储逻辑0的存储器单元105-b时可由V_A,0说明，并且当读取存储逻辑1的存储器单元105-b时可由V_A,1说明。在一些实例中，所产生电压可在节点A处通过处于节点A和信号线265-a之间的隔离开关组件430(未示出)隔离。另外，至少部分地基于穿过晶体管460-c的漏极电流的电压(例如，漏极电压、跨分路或存取线电阻的电压，作为参考线285-a的电压)可在感测放大器270-a的节点B处产生，说明为V_B。在一些实例中，所产生的电压可在节点B处通过处于节点B和参考线285-a之间的隔离开关组件430(未示出)隔离。

在510处，存取操作可包含经由尾组件290-a使信号形成组件260-a与参考组件280-a断开耦合。举例来说，可解除激活逻辑信号SW₁₆和SW₁₇以断开对应开关组件430-p和430-q。因此，晶体管460-b的源节点可与尾节点470隔离，且晶体管460-c的源节点可与尾节点470隔离。

在511处，存取操作可包含使尾组件290-a浮动。举例来说，可停用逻辑信号SW₁₀以断开对应开关组件430-j。因此，尾节点470可与接地节点410-d隔离。在一些实例中，由于511处的操作，节点A或节点B中具有相对较高电压者可通过感测放大器270-a与电压源420-e耦合。因此，511处的操作可为支持基于感测放大器270-a的第一功率域(例如，与电压源420-e相关联)的节点A处的信号与节点B处的信号之间的比较的第一实例。

在512处，存取操作可包含启用感测放大器270-a的接地或低电压负载。举例来说，可激活逻辑信号SW₁₈以使接地节点410-c与感测放大器270-a的节点D耦合。由于512处的操作，节点A或节点B中具有相对较低电压者可通过感测放大器270-a与接地节点410-c耦合。因此，512处的操作可为支持基于感测放大器270-a的第一功率域(例如，与电压源420-e相关联)的节点A处的信号与节点B处的信号之间的比较的第二实例。

在513处，存取操作可包含起始感测放大器270-a的功率域切换或转变。举例来说，可激活逻辑信号SW₇以使电压源420-f与感测放大器270-a的节点C耦合。508处的操作可支持感测放大器270-a在第二功率域(例如，与相对较低电压相关联)中操作。在一些实例中，由于513处的操作，节点A或节点B中具有相对较高电压者可通过感测放大器270-a与电压源420-f耦合，并且在一些实例中，节点A或节点B中的所述一者的电压可开始减小。在一些实例中，在电压源420-e与感测放大器的节点C耦合时，使电压源420-f与感测放大器270-a的节点C耦合可防止节点C电浮动，并且可与某一量的瞬态开路(crowbar)或短路电流相关联。

在514处，存取操作可包含完成感测放大器270-a的功率域切换或转变。举例来说，可解除激活逻辑信号SW₆以使电压源420-e与感测放大器270-a的节点C隔离。508处的操作也可支持感测放大器270-a在第二功率域(例如，与相对较低电压相关联)中操作。在一些实例中，由于514处的操作，节点A或节点B中具有相对较高电压者可通过感测放大器270-a与电压源420-e隔离，并且在一些实例中，节点A或节点B中的所述一者的电压可继续减小直到达到电压V₆。

在514处的操作之后，可使用与第二功率域相关联的信令电压范围输出所检测到的逻辑状态(例如，输出到例如错误检测、错误校正、多路复用或调制组件的逻辑信号处理组件，输出到输入/输出组件160，输出到主机装置)。受513和514的操作支持的功率域移位与更高功率域中的此类操作相比可提供功率消耗减少，并且可在其中存储器单元105与逻辑信号处理或输入/输出组件相比以更高电压操作的情况下支持增加的设计灵活性。虽然514处的操作示出为在513处的操作之后发生，但此类操作可并行地或以相反次序执行。

定时图500中所示出的操作次序是出于说明的目的，且可以进行多种其它步骤次序和组合来支持所描述的技术。另外，定时图500的操作定时也仅出于说明的目的，且并不意味指示一个操作与另一操作之间的具体相对持续时间。各种操作可出现历时相对短于或相对长于根据本公开的各种实施例中说明的持续时间。另外，定时图500中说明的各种操作可在支持本文中所描述的技术的重叠或同时持续时间上发生。

定时图500的逻辑信号的转变说明从一个状态转变到另一状态，且大体上将启用或激活状态(例如，状态“0”)与停用或解除激活状态(例如，状态“1”)之间的转变反映为与具体编号操作相关联。在各种实例中，所述状态可与逻辑信号(例如施加于操作为开关的晶体管的栅极的逻辑输入电压)的具体电压相关联，且电压从一个状态到另一状态的改变可以不是瞬时的。相反，在一些实例中，与逻辑信号相关联的电压可跟随曲线随时间从一个逻辑状态到另一逻辑状态。因此，定时图500中所示出的转变不一定指示瞬时转变。另外，可能在各种时间期间已到达与编号操作处的转变相关联的逻辑信号的初始状态，所述各种时间先于编号操作同时仍支持所描述转变和相关联操作。

图6示出根据本文所公开的实例的支持用于存储器装置的差分感测的存储器装置605的框图600。存储器装置605可为如参考图1到5描述的存储器装置的方面的实例。存储器装置605可包含存储器单元610、感测组件信号节点615、感测组件参考节点620、感测组件高电压供应节点625、感测组件锁存器630、输入/输出组件635、感测信号源极跟随器640、感测信号共源共栅器件645、感测信号积分电容器650、参考信号源极跟随器655、参考信号共源共栅器件660、参考信号积分电容器665、感测组件尾节点670和感测组件低电压供应节点675。这些模块中的每一个可直接或间接地彼此通信(例如，经由一或多个总线)。在一些情况下，存储器单元610包含铁电电容器。

感测组件信号节点615可在存储器装置的感测组件的第一节点处，接收指示存储器单元610所存储的逻辑状态的感测信号。

感测组件参考节点620可在感测组件的第二节点处接收参考信号。

感测组件高电压供应节点625(例如，感测组件的第三节点)可被配置成与第一供应电压耦合。在一些实例中，感测组件高电压供应节点625可被配置成基于感测信号与参考信号的比较而与第二供应电压耦合。

感测组件锁存器630可将感测信号与参考信号进行比较，其中所述比较通过第一供应电压对第一节点或第二节点中的一个加偏压。在一些实例中，感测组件锁存器630可使感测组件的第三节点与第二供应电压耦合，这可通过第二供应电压对第一节点或第二节点中的一个加偏压。在一些实例中，感测组件锁存器630可基于使感测组件的第三节点与第二供应电压耦合，将输出信号发射到输入/输出组件635。

感测信号源极跟随器640可基于使存储器单元610与晶体管的栅极节点耦合而产生感测信号，所述晶体管包含晶体管的与感测组件的第一节点耦合的漏极节点。在一些实例中，接收感测信号可基于产生感测信号。在一些实例中，感测信号源极跟随器640可使晶体管的漏极节点与第一供应电压耦合。

感测信号共源共栅器件645可在共源共栅配置中经由第二晶体管使存储器单元与晶体管的栅极节点耦合。

感测信号积分电容器650(例如，第一电容器)可在共源共栅配置中与处于晶体管的栅极节点与第二晶体管之间的信号线耦合，并且可在存储器单元与晶体管的栅极节点耦合之前被充电。在一些实例中，产生感测信号可基于对感测信号积分电容器650充电。

参考信号源极跟随器655可基于使接地节点与第三晶体管的栅极节点耦合而产生参考信号，所述第三晶体管包含第三晶体管的与感测组件的第二节点耦合的漏极节点。在一些实例中，接收参考信号可基于产生参考信号。在一些实例中，参考信号源极跟随器655可使第三晶体管的漏极节点与第一供应电压耦合。

参考信号共源共栅器件660可在共源共栅配置中经由第四晶体管使第三晶体管的栅极节点与接地节点耦合。

参考信号积分电容器665(例如，第二电容器)可在共源共栅配置中与处于第三晶体管的栅极节点和第四晶体管之间的参考线耦合，并且可在第三晶体管的栅极节点与接地节点耦合之前进行充电。在一些实例中，产生参考信号可基于对参考信号积分电容器665充电。

感测组件尾节点670可被配置成与晶体管的源节点和第三晶体管所述源节点耦合。在一些实例中，产生感测信号和产生参考信号可基于使晶体管的源节点与第三晶体管的源节点耦合。在一些实例中，感测组件尾节点670可使晶体管的源节点第三晶体管的源节点与接地节点耦合。在一些实例中，产生感测信号和产生参考信号可基于使晶体管的源节点和第三晶体管源节点与接地节点耦合。

感测组件低电压供应节点675(例如，感测组件的第四节点)可被配置成与接地节点耦合。在一些实例中，使感测组件低电压供应节点675与接地节点耦合通过接地节点对第一节点或第二节点中的另一个加偏压。

图7示出说明根据本文所公开的实例的支持用于存储器装置的差分感测的一或多种方法700的流程图。方法700的操作可由如本文所描述的存储器装置或其组件实施。举例来说，可由如参考图6所描述的存储器装置执行方法700的操作。在一些实例中，存储器装置可执行指令集以控制存储器装置的功能元件以执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。

在705处，存储器装置可在存储器装置的感测组件的第一节点处接收指示存储器单元所存储的逻辑状态的感测信号。可根据本文中所描述的方法执行705的操作。在一些实例中，可由参考图6所描述的感测组件信号节点执行705的操作的方面。

在710处，存储器装置可在感测组件的第二节点处接收参考信号。可根据本文中所描述的方法执行710的操作。在一些实例中，可由参考图6所描述的感测组件参考节点执行710的操作的方面。

在715处，存储器装置可使感测组件的第三节点与第一供应电压耦合。可根据本文中所描述的方法执行715的操作。在一些实例中，可由参考图6所描述的感测组件高电压供应节点执行715的操作的方面。

在720处，存储器装置可将感测信号与参考信号进行比较。在一些实例中，所述比较通过第一供应电压对第一节点或第二节点中的一个加偏压。可根据本文中所描述的方法执行720的操作。在一些实例中，可由参考图6所描述的感测组件锁存器执行720的操作的方面。

在725处，存储器装置可基于感测信号与参考信号的比较，使感测组件的第三节点与第二供应电压耦合。可根据本文中所描述的方法执行725的操作。在一些实例中，可由参考图6所描述的感测组件高电压供应节点执行725的操作的方面。

在730处，存储器装置可基于感测组件的第三节点与第二供应电压耦合，将输出信号发射到存储器装置的输出组件。可根据本文中所描述的方法执行730的操作。在一些实例中，可由参考图6所描述的输入/输出组件执行730的操作的方面。

在一些实例中，如本文中所描述的设备可以执行一或多种方法，例如方法700。所述设备可包含用于以下操作的特征、电路系统、装置或指令(例如，非暂时性计算机可读媒体存储的可由处理器执行的指令)：在存储器装置的感测组件的第一节点处，接收指示存储器单元所存储的逻辑状态的感测信号；在所述感测组件的第二节点处，接收参考信号；使所述感测组件的第三节点与第一供应电压耦合；将所述感测信号与所述参考信号进行比较，其中所述比较通过所述第一供应电压对所述第一节点或所述第二节点中的一个加偏压；基于将所述感测信号与所述参考信号进行比较，将所述感测组件的所述第三节点与第二供应电压耦合；和基于将所述感测组件的所述第三节点与所述第二供应电压耦合，将输出信号发射到所述存储器装置的输出组件。

在本文中所描述的方法700和设备的一些实例中，使所述感测组件的所述第三节点与所述第二供应电压耦合通过所述第二供应电压对所述第一节点或所述第二节点中的一个加偏压。

本文中所描述的方法700和设备的一些实例可另外包含用于以下操作的操作、特征、电路系统、装置或指令：基于使所述存储器单元与晶体管的栅极节点耦合而产生所述感测信号，所述晶体管包含所述晶体管的与所述感测组件的所述第一节点耦合的漏极节点，且接收所述感测信号可基于产生所述感测信号。在本文中所描述的方法700和设备的一些实例中，产生感测信号可包含用于以下操作的操作、特征、电路系统、装置或指令：使晶体管的漏极节点与第一供应电压耦合。在本文中所描述的方法700和设备的一些实例中，使存储器单元与晶体管的栅极节点耦合可包含用于以下操作的操作、特征、电路系统、装置或指令：在共源共栅配置中经由第二晶体管使存储器单元与晶体管的栅极节点耦合。本文中所描述的方法700和设备的一些实例可另外包含用于以下操作的操作、特征、电路系统、装置或指令：在使所述存储器单元与所述晶体管的所述栅极节点耦合之前，为电容器充电，所述电容器在所述共源共栅配置中与处于所述晶体管的所述栅极节点和所述第二晶体管之间的信号线耦合，且产生所述感测信号可基于为所述电容器充电。

本文中所描述的方法700和设备的一些实例可另外包含用于以下操作的操作、特征、电路系统、装置或指令：基于使接地节点与第三晶体管的栅极节点耦合而产生所述参考信号，所述第三晶体管包含所述第三晶体管的与所述感测组件的所述第二节点耦合的漏极节点，且接收所述参考信号可基于产生所述参考信号。在本文中所描述的方法700和设备的一些实例中，产生所述感测信号可包含用于以下操作的操作、特征、电路系统、装置或指令：使所述第三晶体管的所述漏极节点与所述第一供应电压耦合。在本文中所描述的方法700和设备的一些实例中，使所述接地节点与所述第三晶体管的所述栅极节点耦合可包含用于以下操作的操作、特征、电路系统、装置或指令：在共源共栅配置中经由第四晶体管使所述第三晶体管的所述栅极节点与所述接地节点耦合。本文中所描述的方法700和设备的一些实例可另外包含用于以下操作的操作、特征、电路系统、装置或指令：在使所述第三晶体管的所述栅极节点与所述接地节点耦合之前，为第二电容器充电，所述第二电容器在所述共源共栅配置中与处于所述第三晶体管的所述栅极节点和所述第四晶体管之间的参考线耦合，且产生所述参考信号可基于为所述第二电容器充电。

本文中所描述的方法700和设备的一些实例可另外包含用于以下操作的操作、特征、电路系统、装置或指令：使所述晶体管的源节点与所述第三晶体管的源节点耦合，且产生所述感测信号和产生所述参考信号可基于使所述晶体管的所述源节点与所述第三晶体管的所述源节点耦合。本文中所描述的方法700和设备的一些实例可另外包含用于以下操作的操作、特征、电路系统、装置或指令：使所述晶体管的所述源节点和所述第三晶体管的所述源节点与所述接地节点耦合，其中产生所述感测信号和产生所述参考信号可基于使所述晶体管的所述源节点和所述第三晶体管的所述源节点与所述接地节点耦合。

本文中所描述的方法700和设备的一些实例可另外包含用于以下操作的操作、特征、电路系统、装置或指令：使所述感测组件的第四节点与接地节点耦合，其中使所述感测组件的所述第四节点与所述接地节点耦合通过所述接地节点对所述第一节点或所述第二节点中的另一个加偏压。在本文中所描述的方法700和设备的一些实例中，存储器单元包含铁电电容器。

应注意，本文所描述的方法是可能的实施方案，且操作和步骤可以重新排列或以其它方式加以修改，且其它实施方案是可能的。此外，可以组合来自方法中的两个或更多个的部分。

描述了一种设备。所述设备可包含存储器单元和感测组件，所述感测组件包含第一节点，其被配置成接收指示所述存储器单元所存储的逻辑状态的感测信号；第二节点，其被配置成接收参考信号；和第三节点，其被配置成选择性地与第一电压源耦合并且选择性地与不同于所述第一电压源的第二电压源耦合。所述感测组件可被配置成：在所述第一电压源与所述感测组件的所述第三节点耦合的持续时间的至少一部分期间将所述感测信号与所述参考信号进行比较；基于将所述感测信号与所述参考信号进行比较，通过所述第一电压源对所述第一节点或所述第二节点加偏压；和在将所述感测信号与所述参考信号进行比较之后，基于使所述第三节点与所述第二电压源耦合而发射输出信号。

所述设备的一些实例可包含晶体管，所述晶体管的漏极节点与所述感测组件的所述第一节点耦合，且所述晶体管的栅极节点被配置成选择性地与所述存储器单元耦合以用于产生所述感测信号。

所述设备的一些实例可包含第一开关组件，其被配置成使所述晶体管的所述漏极节点与所述第一电压源选择性地耦合以用于产生所述感测信号。

所述设备的一些实例可包含第二晶体管，其用于经由所述第二晶体管的共源共栅配置使所述晶体管的所述栅极节点与所述存储器单元选择性地耦合。

所述设备的一些实例可包含电容器，其与所述信号线耦合并且被配置成用于基于所述电容器的预充电而产生所述感测信号。

所述设备的一些实例可包含第三晶体管，所述第三晶体管的漏极节点与所述感测组件的所述第二节点耦合，且所述第三晶体管的栅极节点被配置成选择性地与接地电压源耦合以产生所述参考信号。

所述设备的一些实例可包含第二开关组件，其被配置成使所述第三晶体管的所述漏极节点与所述第一电压源选择性地耦合以用于产生所述感测信号。

所述设备的一些实例可包含第四晶体管，其用于经由所述第四晶体管的共源共栅配置使所述第三晶体管的所述栅极节点与所述接地电压源选择性地耦合。

所述设备的一些实例可包含第二电容器，其与所述参考线耦合并且被配置成用于基于为所述第二电容器预充电而产生所述参考信号。

所述设备的一些实例可包含第三开关组件，其被配置成使所述晶体管的源节点与所述第三晶体管的源节点选择性地耦合(例如，以用于产生所述感测信号并且用于产生所述参考信号)。

所述设备的一些实例可包含第四开关组件，其被配置成使所述晶体管的所述源节点和所述第三晶体管的所述源节点与所述接地电压源选择性地耦合(例如，以用于产生所述感测信号并且用于产生所述参考信号)。在一些实例中，存储器单元包含铁电电容器。

描述了一种设备。所述设备可包含存储器单元；感测组件；和与所述存储器单元和所述感测组件耦合的电路系统，所述电路系统被配置成致使所述设备在所述感测组件的第一节点处，产生指示所述存储器单元所存储的逻辑状态的感测信号；在所述感测组件的第二节点处，产生参考信号；使所述感测组件的第三节点与第一供应电压耦合；将所述感测信号与所述参考信号进行比较，其中所述比较通过所述第一供应电压对所述第一节点或所述第二节点中的一个加偏压；基于将所述感测信号与所述参考信号进行比较，将所述感测组件的所述第三节点与第二供应电压耦合；和基于使所述感测组件的所述第三节点与所述第二供应电压耦合而发射输出信号。

可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号说明为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。

术语“电子连通”、“导电接触”、“连接”和“耦合”可以指组件之间支持电子在组件之间流动的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么组件被视为彼此电子通信(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或导电接触或连接或耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是可包含如开关、晶体管或其它组件的中间组件的间接导电路径。在一些实例中，可例如使用例如开关或晶体管等一或多个中间组件来中断所连接组件之间的信号流一段时间。

术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前不能通过导电路径在组件之间传达，在闭路关系中，信号可通过导电路径在组件之间传达。当例如控制器等组件将其它组件耦合在一起时，组件起始允许信号经由先前不准许信号流动的导电路径在其它组件之间流动的改变。

术语“隔离”是指信号当前不能在组件之间流动的组件之间的关系。如果组件之间存在开路，则组件彼此隔离。举例来说，由定位在两个组件之间的开关间隔开的组件在开关断开时彼此隔离。当控制器将两个组件彼此隔离时，控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。

本文中论述的装置，包含存储器阵列，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些实例中，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOS)，或另一衬底上的半导体材料的外延层。可通过使用包含但不限于磷、硼或砷的各种化学物质的掺杂来控制衬底或衬底的子区的导电性。可在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法执行掺杂。

本文中所论述的开关组件或晶体管可表示场效应晶体管(FET)，且包括包含源极、漏极和栅极的三端装置。所述端子可通过导电材料(例如金属)连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂，例如简并，半导体区。源极与漏极可通过经轻掺杂半导体区或沟道分离。如果沟道是n型的(即，大部分载流子为电子)，那么FET可被称为n型FET。如果沟道是p型的(即，大部分载流子为电洞)，那么FET可被称为p型FET。通道可由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制通道导电性。例如，将正电压或负电压分别施加到n型FET或p型FET可导致通道变得导电。当大于或等于晶体管的阈值电压的电压被施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“解除激活”。

本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。详细描述包含具体细节，以提供对所描述技术的理解。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式示出熟知结构和装置，以免混淆所描述实例的概念。

在附图中，类似组件或特征可以具有相同的参考标记。另外，可通过在参考标记之后跟着短划线及在类似组件当中进行区分的第二标记来区分相同类型的各种组件。如果说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一者，与第二参考标记无关。

可使用多种不同技术和技艺中的任一个来表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。

可用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其经设计以执行本文中所描述的功能的任何组合来实施或执行结合本公开所描述的各种说明性块和模块。通用处理器可为微处理器，但在替代方案中，处理器可为任何处理器、控制器、微控制器或状态机。处理器还可实施为计算装置的组合(例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器，或任何其它此配置)。

本文中所描述的技术可在硬件、通过处理器执行的软件、固件或其任何组合中实施。如果以由处理器执行的软件来实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或通过计算机可读媒体予以传输。其它实例和实施在本公开和所附权利要求书的范围内。举例来说，归因于软件的性质，上文所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合实施。实施功能的特征还可物理上位于各种位置处，包含经分布以使得功能的部分在不同物理位置处实施。并且，如本文中所使用，包含在权利要求书中，项目的列表(例如，以例如“中的至少一者”或“中的一或多者”的短语开始的项目的列表)中所使用的“或”指示包含性列表，使得(例如)A、B或C中的至少一者的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。另外，如本文所用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文所用，短语“基于”应同样地解释为短语“至少部分地基于”。

提供本文中的描述使得所属领域的技术人员能够进行或使用本公开。所属领域技术人员将清楚对本公开的各种修改，且本文中所定义的一般原理可应用于其它变化形式而不会脱离本公开的范围。因此，本公开不限于本文中所描述的实例和设计，而是被赋予与本文公开的原理和新颖特征一致的最宽范围。

Claims

1.一种方法，其包括：

在存储器装置的感测组件的第一节点处，接收指示存储器单元所存储的逻辑状态的感测信号；

在所述感测组件的第二节点处，接收参考信号；

使所述感测组件的第三节点与第一供应电压耦合；

将所述感测信号与所述参考信号进行比较，其中所述比较通过所述第一供应电压对所述第一节点或所述第二节点中的一个加偏压；

至少部分地基于将所述感测信号与所述参考信号进行比较，将所述感测组件的所述第三节点与第二供应电压耦合；和

至少部分地基于将所述感测组件的所述第三节点与所述第二供应电压耦合，将输出信号发射到所述存储器装置的输出组件。

2.根据权利要求1所述的方法，其中：

使所述感测组件的所述第三节点与所述第二供应电压耦合通过所述第二供应电压对所述第一节点或所述第二节点中的所述一个加偏压。

3.根据权利要求1所述的方法，其另外包括：

至少部分地基于使所述存储器单元与晶体管的栅极节点耦合而产生所述感测信号，所述晶体管包含所述晶体管的与所述感测组件的所述第一节点耦合的漏极节点，其中接收所述感测信号至少部分地基于产生所述感测信号。

4.根据权利要求3所述的方法，其中产生所述感测信号包括：

使所述晶体管的所述漏极节点与所述第一供应电压耦合。

5.根据权利要求3所述的方法，其中使所述存储器单元与所述晶体管的所述栅极节点耦合包括：

在共源共栅配置中经由第二晶体管使所述存储器单元与所述晶体管的所述栅极节点耦合。

6.根据权利要求5所述的方法，其另外包括：

在使所述存储器单元与所述晶体管的所述栅极节点耦合之前，为电容器充电，所述电容器在所述共源共栅配置中与处于所述晶体管的所述栅极节点和所述第二晶体管之间的信号线耦合，其中产生所述感测信号至少部分地基于为所述电容器充电。

7.根据权利要求3所述的方法，其另外包括：

至少部分地基于使接地节点与第三晶体管的栅极节点耦合而产生所述参考信号，所述第三晶体管包含所述第三晶体管的与所述感测组件的所述第二节点耦合的漏极节点，其中接收所述参考信号至少部分地基于产生所述参考信号。

8.根据权利要求7所述的方法，其中产生所述感测信号包括：

使所述第三晶体管的所述漏极节点与所述第一供应电压耦合。

9.根据权利要求7所述的方法，其中使所述接地节点与所述第三晶体管的所述栅极节点耦合包括：

在共源共栅配置中经由第四晶体管使所述第三晶体管的所述栅极节点与所述接地节点耦合。

10.根据权利要求9所述的方法，其另外包括：

在使所述第三晶体管的所述栅极节点与所述接地节点耦合之前，为第二电容器充电，所述第二电容器在所述共源共栅配置中与处于所述第三晶体管的所述栅极节点和所述第四晶体管之间的参考线耦合，其中产生所述参考信号至少部分地基于为所述第二电容器充电。

11.根据权利要求7所述的方法，其另外包括：

使所述晶体管的源节点与所述第三晶体管的源节点耦合，其中产生所述感测信号和产生所述参考信号至少部分地基于使所述晶体管的所述源节点与所述第三晶体管的所述源节点耦合。

12.根据权利要求11所述的方法，其另外包括：

使所述晶体管的所述源节点和所述第三晶体管的所述源节点与所述接地节点耦合，其中产生所述感测信号和产生所述参考信号至少部分地基于使所述晶体管的所述源节点和所述第三晶体管的所述源节点与所述接地节点耦合。

13.根据权利要求11所述的方法，其另外包括：

使所述感测组件的第四节点与接地节点耦合，其中使所述感测组件的所述第四节点与所述接地节点耦合通过所述接地节点对所述第一节点或所述第二节点中的另一个加偏压。

14.一种设备，其包括：

存储器单元；和

感测组件，其包括：

第一节点，其被配置成接收指示所述存储器单元所存储的逻辑状态的感测信号；

第二节点，其被配置成接收参考信号；

第三节点，其被配置成选择性地与第一电压源耦合并且选择性地与不同于所述第一电压源的第二电压源耦合，

其中所述感测组件被配置成：

在所述第一电压源与所述感测组件的所述第三节点耦合的持续时间的至少一部分期间将所述感测信号与所述参考信号进行比较；

至少部分地基于将所述感测信号与所述参考信号进行比较，通过所述第一电压源对所述第一节点或所述第二节点加偏压；和

在将所述感测信号与所述参考信号进行比较之后，至少部分地基于使所述第三节点与所述第二电压源耦合而发射输出信号。

15.根据权利要求14所述的设备，其另外包括：

晶体管，所述晶体管的漏极节点与所述感测组件的所述第一节点耦合，且所述晶体管的栅极节点被配置成选择性地与所述存储器单元耦合以用于产生所述感测信号。

16.根据权利要求15所述的设备，其另外包括：

第一开关组件，其被配置成选择性地使所述晶体管的所述漏极节点与所述第一电压源耦合以用于产生所述感测信号。

17.根据权利要求15所述的设备，其另外包括：

第二晶体管，其用于经由所述第二晶体管的共源共栅配置使所述晶体管的所述栅极节点与所述存储器单元选择性地耦合。

18.根据权利要求17所述的设备，其中所述第二晶体管经由信号线与所述晶体管的所述栅极节点耦合，所述设备另外包括：

电容器，其与所述信号线耦合并且被配置成用于至少部分地基于所述电容器的预充电而产生所述感测信号。

19.根据权利要求15所述的设备，其另外包括：

第三晶体管，所述第三晶体管的漏极节点与所述感测组件的所述第二节点耦合，且所述第三晶体管的栅极节点被配置成选择性地与接地电压源耦合以产生所述参考信号。

20.根据权利要求19所述的设备，其另外包括：

第二开关组件，其被配置成选择性地使所述第三晶体管的所述漏极节点与所述第一电压源耦合以用于产生所述感测信号。

21.根据权利要求19所述的设备，其另外包括：

第四晶体管，其用于经由所述第四晶体管的共源共栅配置使所述第三晶体管的所述栅极节点与所述接地电压源选择性地耦合。

22.根据权利要求21所述的设备，其中所述第四晶体管经由参考线与所述第三晶体管的所述栅极节点耦合，所述设备另外包括：

第二电容器，其与所述参考线耦合并且被配置成用于至少部分地基于为所述第二电容器预充电而产生所述参考信号。

23.根据权利要求19所述的设备，其另外包括：

第三开关组件，其被配置成使所述晶体管的源节点与所述第三晶体管的源节点选择性地耦合以用于产生所述感测信号并且用于产生所述参考信号。

24.根据权利要求23所述的设备，其另外包括：

第四开关组件，其被配置成使所述晶体管的所述源节点和所述第三晶体管的所述源节点与所述接地电压源选择性地耦合以用于产生所述感测信号并且用于产生所述参考信号。

25.一种设备，其包括：

存储器单元；

感测组件；和

与所述存储器单元和所述感测组件耦合的电路系统，所述电路系统被配置成致使所述设备：

在所述感测组件的第一节点处，产生指示所述存储器单元所存储的逻辑状态的感测信号；

在所述感测组件的第二节点处，产生参考信号；

使所述感测组件的第三节点与第一供应电压耦合；

至少部分地基于使所述感测组件的所述第三节点与所述第二供应电压耦合而发射输出信号。