CN113838487B - 一种多读写头的盘状存储器、读写方法及数据保护方法 - Google Patents

Abstract

本发明涉及一种适用于多读写头的盘状存储器，包括盘片、主轴电机、控制板和多个读写模块；盘片是圆盘状光学或磁性存储介质，盘片与主轴电机连接，并由主轴电机驱动进行转动；读写模块包括读写头、控制臂、驱动马达和从控制器；控制板包括主控制器、缓冲内存和通信接口；主控制器同时从多个读写头获取盘片的数据写入缓冲内存对应空间，并通过通讯接口将缓冲内存中的数据与外部地址进行交互。本发明通过多个数据头对盘片进行同步读写，极大提高了存储器读写效率，降低盘面磨损，并且兼容现有盘片的两种数据格式，存储器即使更换不同数据类型的盘片后也可进行读写，提高了存储器的适用性。

Description

一种多读写头的盘状存储器、读写方法及数据保护方法

技术领域

本发明涉及存储器技术领域，具体涉及一种多读写头的盘状存储器、读写方法及数据保护方法。

背景技术

近年来随着大数据和人工智能技术的发展，传统的显著式人工算法建模，如今已经发展到由数据驱动。云服务器成为非常重要的基础设施，而服务器中的硬盘承载着几乎所有的数据，是重中之重的部件。传统的机械硬盘因为巡道等机械延迟造成读写慢，所以最近流行使用固态硬盘。然而固态硬盘的寿命并不稳定，一旦损坏，数据恢复难度远大于机械硬盘。

传统的机械硬盘、机械软盘、机械光盘驱动器均使用单磁头或激光头串行读取数据轨道数据造成效率低；现有的机械硬盘、机械软盘、机械光盘驱动器均使用单片机作为主控制器控制单一读写头，例如激光头和磁头通过串行读取盘片数据以及外部通讯。现有的内存电路技术将多颗内存颗粒总线分别并联在一起，主控制器通过向该并联总线广播片选信号进行寻址以及读写等操作。如果在现有技术上直接增加读写头数量，由于主控制器与内存的连接使用上述的并联总线，因此无法使用多线程并行技术，只能串行的从每个读写头读取或写入数据，以及串行从内存读写数据，即依次向并联总线广播对应内存地址的片选信号。这样一来造成极大的读写延迟，由于盘片高速旋转，非常容易误读写扇区，造成数据损失。如果增加主控制器的时钟频率，则需要对应增加内存颗粒芯片的时钟频率，然而时钟频率的增加也带来了更高的能耗以及错误率。在数据保护方面，现有机械硬盘技术使用SMART指标，即电机启动次数、电机失败次数、数据奇偶校验错误数等指标作为硬盘的寿命预测，但是使用数据奇偶校验来统计错误数误差很大，不能精确反映盘体介质的老化程度。尤其对于磁性盘体，由于盘面是软磁介质，因此可能会随着使用时间增长而逐渐退磁，带来数据丢失的后果。

发明内容

本发明提出了一种适用于多读写头的盘状存储器，其特征在于，所述盘状存储器包括盘片、主轴电机、控制板和多个读写模块；

所述盘片是圆盘状光学或磁性存储介质，所述盘片与所述主轴电机连接，并由所述主轴电机驱动进行转动；

所述读写模块包括读写头、控制臂、驱动马达和从控制器；所述读写头与所述盘片连接；所述控制臂分别连接所述读写头和驱动马达，用于在所述驱动马达的带动下控制所述读写头在所述盘片上运动；所述从控制器与所述读写头和控制板数据连接，用于由所述读写头获取数据并输送至所述控制板上；

所述控制板包括主控制器、缓冲内存和通信接口；所述缓冲内存包括多个并联的内存颗粒组，所述颗粒组数量与所述读写模块数量相匹配，用于临时存储数据；所述主控制器同时通过多条总线与所述从控制器连接，并通过相同数量的总线与所述缓冲内存连接；所述通信接口与所述主控制器连接，用于与外部元件进行信息交互。

更进一步地，各所述读写头之间保持相同距离；

所述盘片具有沿所述盘片圆心同轴分布的多条直径不同的数据轨道，每条所述数据轨道又被平均分成多个扇区，每个所述数据轨道的起始扇区包含起始标识数据；

所述内存颗粒组中内部地址数量与任一所述数据轨道内最大的扇区数量相同，且每个内部地址的存储容量与所述扇区的存储容量相同；

所述数据轨道的扇区在数据读写中与所述内存颗粒组中内部地址一一对应，且每次读写中所述内存颗粒组同时读写所述数据轨道中全部扇区的数据；

所述盘片的数据类型包括数据类型一和数据类型二；所述数据类型一的盘片上各条所述数据轨道具有相同数量的所述扇区，能够存储相同数量的数据；所述数据类型二的所述盘片直径大的数据轨道具有数量较多的所述扇区，而直径小的数据轨道具有数量较少的所述扇区，各所述扇区存储相同数量的数据。

更进一步地，所述数据类型一的盘片中扇区对应的内存颗粒组的内部地址为：

Q₁为内存颗粒组的内部地址，每个内存颗粒组的读写地址均相同，但是FPGA将第i个读写头点对点的映射到第i个内存颗粒组，互不干扰；t为主轴电机从写入触发门激活开始计时的旋转时间，T为主轴电机旋转周期；k为数据轨道序号，k由0开始计数；d为每个数据轨道的总存储容量；n为读写头和内存颗粒组数量；Z为缓冲内存的总容量除以n。

更进一步地，所述数据类型二的盘片中扇区对应的内存颗粒组的内部地址为：

其中，Q2为内存颗粒组的内部地址，每个内存颗粒组的读写地址均相同，但是FPGA将第i个读写头点对点的映射到第i个内存颗粒组，互不干扰；t为主轴电机从写入触发门激活开始计时的旋转时间，T为主轴电机旋转周期；c_x为准备读写的数据轨道总容量；s_x为从第一个数据轨道开始，遍历到当前数据轨道的累加数据量，x为数据轨道序号，s_x初始值为0；累加变量可表示为：

其中，s_x-1为上一数据轨道的累加数据量；n为读写头和内存颗粒组数量。

更进一步地，所述数据类型一的盘片在读写过程中读地址或写地址对应的内存颗粒组的内部地址为：

其中，b为内存颗粒组的内部地址；P为读地址或写地址；id为内存颗粒组的组号；％表示取余；

缓冲内存组号的表达式为：

其中，\表示整除。

更进一步地，所述数据类型二的盘片在读写过程中读地址或写地址对应的内存颗粒组的内部地址为：

其中，b为内存颗粒组的内部地址；P为读地址或写地址；id为内存颗粒组的组号；％表示取余；r_y为从第一个数据轨道开始到当前数据轨道的累加容量，r_y初始值为0，y为数据轨道序号；d为当前轨道的总存储容量；n为读写头和缓冲内存数量；Z为缓冲内存的总容量除以n；

缓冲内存组号的表达式为：

其中，\表示整除；

累加变量可表示为：

r_y＝r_y-1+d

其中，r_y-1为上一数据轨道的累加数据量。

还提供了一种盘状存储器的读取方法，其特征在于，所述读取方法包括以下步骤：

步骤11：主控制器，缓冲内存，读写头，通信接口初始化，从控制器控制轨道电机移动到最外侧；主控制器获取通信接口的读指令，以及读地址；

步骤12：主控制器计算读地址对应的缓冲内存组号和内部地址；

步骤13：主控制器编写数据轨道与缓冲内存的映射关系输入可编程逻辑单元，并配置可编程逻辑单元的写入触发门；

步骤14：主控制器激活FPGA写入触发门，按照映射关系将读写头的数据写入到缓冲内存组中；主控制器根据缓冲内存组号和缓冲内存的内部地址，读取对应内存组里的数据，将其输出到通信接口。

还提供了一种盘状存储器的写入方法，其特征在于，所述写入方法包括以下步骤：

步骤21：主控制器，缓冲内存，读写头，通信接口初始化，从控制器控制轨道电机移动到最外侧；主控制器获取通信接口的写指令，以及写地址；

步骤22：主控制器计算写地址对应的缓冲内存组号和内部地址；

步骤23：主控制器编写数据轨道与缓冲内存的映射关系输入可编程逻辑单元，并配置可编程逻辑单元的写入触发门；

步骤24：主控制器等待外部设备传入要写入的数据，并根据缓冲内存组号和缓冲内存的内部地址，将该数据写入到对应内存组；主控制器激活FPGA写入触发门，按照映射关系将读缓冲内存组中的数据通过读写头写入盘片上。

还提供了一种盘状存储器的数据保护方法，其特征在于，所述数据保护方法包括以下步骤：

步骤31：读写头的数据线物理上还应与从控制器内置的模拟-数字转换器相连；

步骤32：当全部从控制器进入数据流输出模式时，新建与读写模块数量相同的子线程；

步骤33：子线程调用模拟-数字转换器使能函数连续采样一定时间，并对波形应用快速傅立叶变换与梅尔频谱变换，生成信号特征图；

步骤34：使用预训练的卷积网络对信号特征图进行盘体介质寿命预测，得到0～1的第一浮点数；

步骤35：计算波形的平均振幅，通过归一化得到第二浮点数；

步骤36：将第一浮点数与第二浮点数计算平均值作为寿命预测值，通报给主控制器；

步骤37：下一个子线程回到步骤33，直至所有子线程重复完成步骤33至37；

步骤38：主控制器计算全部从控制器通报的预测寿命平均值。

更进一步地，所述主控制器检测到平均寿命预测值低于阈值时，进行盘体数据强化；所述盘体数据强化包括以下步骤：

步骤41：按数据轨道半径从大到小的顺序遍历，将整个数据轨道的数据全部读取到缓冲内存中，然后将缓冲内存中的数据写入整个数据轨道；

步骤42：根据数据保护方法对盘状存储器预测寿命，预测盘体介质的寿命平均值；

步骤43：若预测的寿命平均值低于阈值，回到步骤41，否则结束。

本发明的优点在于：

本发明通过多个数据头对盘片进行同步读写，可以使盘片只旋转1/n读取整圈数据，节省时间，降低延迟；同时降低盘面磨损，并且兼容现有盘片的两种数据格式，存储器即使更换不同数据类型的盘片后也可进行读写，提高了存储器的适用性。

本发明通过读写头上线圈直接进行模拟-数字信号采集用来预测盘体寿命，比现有通过坏道和通电时间来预测要准确。

本发明将读写头到缓冲内存的映射与通信接口到缓冲内存的映射物理上异步进行，即可节省函数的切换调用时间。

本发明通过一次性读取整圈的数据到缓冲内存，对于视频等流媒体数据的读写能更流畅。

本发明提供的数据强化方法可以缓解硬盘老化带来的数据丢失问题，同时也实现了坏道自修复的效果。

附图说明

图1是本发明实施例提供的一种多读写头的盘状存储器的结构示意图；

图2是本发明实施例提供的一种多读写头的盘状存储器读取方法的流程示意图；

图3是本发明实施例提供的一种多读写头的盘状存储器写入方法的流程示意图。

具体实施方式

下面结合附图对本发明的技术方案进行更详细的说明，本发明包括但不仅限于下述实施例。

如附图1所示，本发明的一种多读写头的盘状存储器，该盘状存储器包括盘片、主轴电机、控制板和多个读写模块。

盘片是圆盘状光学或磁性存储介质，盘片与主轴电机连接，并由主轴电机驱动进行转动。盘片均具有沿盘片圆心同心分布的多条直径不同的数据数据轨道，每条数据轨道又被平均分成多个扇区，每个数据轨道的起始扇区包含起始标识数据；盘片根据其各数据轨道的扇区数量分为两种数据类型；数据类型一的盘片上各条数据轨道具有相同数量的扇区，能够存储相同数量的数据；数据类型二的盘片直径大的数据轨道平均分为数量较多的扇区，而直径小的数据轨道平均分为数量较少的扇区，各扇区内存储介质密度相同。

读写模块包括读写头、控制臂、驱动马达和从控制器。读写头与盘片连接，且读写头依据读写模块的数量保持相同间距，读写头用于对盘片上的数据进行读写。控制臂分别连接读写头和驱动马达，用于在驱动马达的带动下控制读写头在盘片上运动。从控制器与读写头和控制臂数据连接，用于由读写头获取数据并输送至控制板上。

控制板包括主控制器、可编程逻辑单元、知识库ROM、缓冲内存和通信接口。缓冲内存包括多个内存颗粒组，内存颗粒组数量与读写模块数量相同；颗粒组内部的缓冲颗粒并联，颗粒组数量与读写模块数量相匹配，用于临时存储数据；缓冲内存的总容量大于等于盘片上单个数据轨道最大存储容量，缓冲内存在每次对盘片的读写中同时将盘片中整条数据轨道全部扇区的数据进行读写，以提高存储器的读写效率。可编程逻辑单元同时通过多条总线与从控制器连接，并通过相同数量的总线与缓冲内存连接，用于生成和存储盘片内数据在读写过程中与缓冲内存之间的映射关系，以及根据映射关系双向运送读写头与缓冲内存中的数据，实现桥接效果。主控制器为单片机，主控制器与可编程逻辑单元连接；主控制器同时通过多条总线与从控制器连接，并通过相同数量的总线与缓冲内存连接，还与通信接口连接；用于识别盘片类型、依据外部请求确定盘体上有效数据的物理起始位点、预测并优化盘体寿命、以及将内部物理离散缓冲内存中的数据输出为连续的数据。通信接口用于与外部元件进行信息交互。在一种实施例中，通信接口具有两种传输协议，通信接口A用于兼容现有的协议；通信接口F还直接与内部缓冲内存连接，用以支持DMA技术，由外部设备处理离散数据提高效率。知识库ROM与主控制器连接，用于存储盘状存储器与其他设备的通讯协议，以及外部存储地址到缓冲内存内部地址的映射方法。

对于本发明中的盘状存储器，通过以下两个实施例对两种数据类型的盘片读写步骤进行说明。

如附图2所示，实施例一，本实施例以读取数据类型一的盘片为例进行说明。

步骤11：主控制器，缓冲内存，读写头，通信接口初始化，从控制器控制轨道电机移动到最外侧；从主控制器根据盘片状态自适应调整读写头的激励功率或信号增益功率；其中，激励功率适用于光学驱动器，信号增益功率适用于磁驱动器和光学驱动器；从控制器向主控制器通报就绪状态，主控制器读取盘片的起始扇区数据，并根据知识库ROM中的数据计算出每个数据轨道的总存储容量；主控制器等待通信接口的读指令，以及读地址；读地址对应的数据轨道序号为：

k＝P\d

其中，k为数据轨道序号，k由0开始计数；d为每个数据轨道的总存储容量；\表示整除；P为外部设备请求的读地址。

步骤12：主控制器计算读地址对应的缓冲内存组号：

其中，％表示取余；id为为内存颗粒组的组号，id从0开始计数；n为读写头和内存颗粒组数量。

主控制器计算读数据在各内存颗粒组的内部地址为：

其中，b为内存颗粒组的内部地址，Z为缓冲内存的总容量除以n。

步骤13：主控制器编写数据轨道与缓冲内存的映射关系输入FPGA模块，并配置FPGA的写入触发门，该触发门一旦打开则按照如下公式将读写头的数据写入到内存颗粒组的内部地址中：

Q₁为内存颗粒组的内部地址，各内存颗粒组的写入地址均相同，但是FPGA将第i个读写头点对点的映射到第i个内存组，互不干扰。t为主轴电机从写入触发门激活开始计时的旋转时间，T为主轴电机旋转周期。

步骤14：主控制器控制所有从控制器实时输出读写头的经过字节，并监听从控制器1的输出；当检测到从控制器1输出盘片的起始序列时，激活FPGA写入触发门，开始向缓冲内存写入数据，向通信接口通报读取状态。当盘片旋转1/n后，主控制器根据步骤12计算得到的缓冲内存组id号和内存颗粒组的内部地址b，读取对应内存颗粒组中的数据，将其输出到通信接口。

如附图3所示，实施例二，本实施例以写入数据类型二的盘片为例进行说明。

步骤21：主控制器，缓冲内存，读写头，通信接口初始化，从控制器控制轨道电机移动到最外侧；从主控制器根据盘片状态自适应调整读写头的激励功率或信号增益功率；其中，激励功率适用于光学驱动器，信号增益功率适用于磁驱动器和光学驱动器；从控制器向主控制器通报就绪状态，主控制器读取盘片的起始扇区数据，并设置两个累积变量，累加变量可表示为：

r_y＝r_y-1+d

i_y＝i_y-1+1

其中，i_y为数据轨道计数变量，r_y为从第一个数据轨道开始到当前数据轨道的累加容量，d为正在遍历的当前轨道总容量，i_y和r_y初始值为0。

写地址对应的数据轨道序号判断方法为：

若r_y-1＜P，i＝i₀+1，则对r_y再次进行迭代；若r_y-1≥P，设置k＝i_y为对应的数据轨道序号；P为外部设备请求的写地址。

步骤22：主控制器计算写数据对应的缓冲内存组号：

其中，％表示取余；id为内存颗粒组的组号，id从0开始计数；n为读写头和内存颗粒组数量。

主控制器计算读/写数据在各内存颗粒组的内部地址为：

其中，b为内存颗粒组的内部地址，Z为缓冲内存的总容量除以n。

步骤23：s_x为从第一个数据轨道开始，遍历到当前数据轨道的累加数据量，累加变量可表示为：

其中，c_x为准备读写的数据轨道总容量。

主控制器编写数据轨道与缓冲内存的映射关系输入FPGA模块，并配置FPGA的写入触发门，该触发门一旦打开则按照如下公式将内存颗粒组的内部地址中的数据写入到盘片中：

Q₂为内存颗粒组的内部地址，每个内存颗粒组的读取地址均相同，但是FPGA将第i个读写头点对点的映射到第i个内存组，互不干扰。t为主轴电机从写入触发门激活开始计时的旋转时间，T为主轴电机旋转周期。

步骤24：主控制器等待外部设备传入要写入的数据，并根据缓冲内存组号和缓冲内存的内部地址，将该数据写入到对应内存组里。主控制器控制从控制器1实时输出读写头的经过字节，并监听从控制器1的输出；当检测到从控制器1输出盘片的起始序列时，控制所有从控制器实时将输入的字节写入到盘片上，激活FPGA写入触发门，开始向盘片写入数据，向通信接口通报写入状态。

对于数据写入数据类型一的盘片或读取数据类型二的盘片，盘状存储器元件所执行的操作与实施例一或实施例二相同。

在数据保护方面，现有机械硬盘技术使用SMART指标，即电机启动次数、电机失败次数、数据奇偶校验错误数等指标作为硬盘的寿命预测，但是使用数据奇偶校验来统计错误数误差很大，不能精确反映盘体介质的老化程度。尤其对于磁性盘体，由于盘面是软磁介质，因此可能会随着使用时间增长而逐渐退磁，带来数据丢失的后果。

由于本发明在读写相同容量数据时，盘体旋转时间缩短，所以减少磨损。同时，本发明还提供一种数据保护方法，包括寿命预测方法和数据强化方法。本发明提供的寿命预测方法比现有方法更准确，现有方法不能直接检测盘体寿命；本发明提供的数据强化方法能够缓解磁盘存储器退磁问题。

具体的，该盘状存储器的盘体寿命预测方法包括以下步骤：

步骤31：读写头的数据线物理上还应与从控制器内置的模拟-数字转换器相连。

步骤32：当全部从控制器进入数据流输出模式时，新建与读写模块数量相同的子线程。

步骤33：子线程调用模拟-数字转换器使能函数连续采样一定时间，并对波形应用快速傅立叶变换与梅尔频谱变换，生成信号特征图。

步骤34：使用预训练的卷积网络对信号特征图进行盘体介质寿命预测，得到0～1的第一浮点数。

卷积网络包含3个卷积层，3个池化层，3个归一化，3个全连接层，顺序是卷积、归一化、池化、ReLU激活、卷积、归一化、池化、ReLU激活、卷积、归一化、池化、ReLU激活、全连接、ReLU激活、全连接、ReLU激活、全连接、Softmax激活，得到预测结果。归一化的作用是把数据缩放到0～1。训练方法是：首先将一些磁性盘体消磁处理，然后安装到这个存储器上，通过从控制器收集梅尔频谱图，设置标签为0。再将一些优质的盘体安装到存储器上，收集梅尔频谱图，设置标签为1。收集足够多的样本集，训练这个卷积网络，让其具备预测能力。

步骤35：计算波形的平均振幅，通过归一化得到第二浮点数；该步骤的归一化模型与步骤34的卷及网络中归一化模型相同。

步骤36：将第一浮点数与第二浮点数计算平均值作为寿命预测值，通报给主控制器。对于磁性盘体，在出厂时通过调整超参数实现归一化，使出厂时寿命预测值为1。

步骤37：下一个子线程回到步骤33，直至所有子线程重复完成步骤33至37。

步骤38：主控制器计算多个从控制器通报的预测寿命平均值。

当主控制器检测到平均寿命预测值低于阈值时，通过通信接口通报外部设备，外部设备可以向主控制器安排执行盘体数据强化的时间。若外部设备无响应，则立即进入盘体数据强化模式；自适应盘体数据强化方法包括以下步骤：

步骤41：按数据轨道半径从大到小的顺序遍历。根据读取模式的步骤，将整个数据轨道的数据全部读取到缓冲内存中。然后根据写入模式的步骤，将缓冲内存中的数据写入整个数据轨道。

步骤42：根据数据保护方法步骤31至步骤38对盘状存储器预测寿命，预测盘体介质的寿命平均值。

步骤43：若预测的寿命平均值低于阈值，回到步骤41，否则结束。

本发明不仅局限于上述具体实施方式，本领域一般技术人员根据实施例和附图公开内容，可以采用其它多种具体实施方式实施本发明，因此，凡是采用本发明的设计结构和思路，做一些简单的变换或更改的设计，都落入本发明保护的范围。

Claims (7)

1.一种适用于多读写头的盘状存储器，其特征在于，所述盘状存储器包括盘片、主轴电机、控制板和多个读写模块；

所述盘片是圆盘状光学或磁性存储介质，所述盘片与所述主轴电机连接，并由所述主轴电机驱动进行转动；

所述读写模块包括读写头、控制臂、驱动马达和从控制器；所述读写头与所述盘片连接；所述控制臂分别连接所述读写头和驱动马达，用于在所述驱动马达的带动下控制所述读写头在所述盘片上运动；所述从控制器与所述读写头和控制板数据连接，用于由所述读写头获取数据并输送至所述控制板上；

所述控制板包括主控制器、缓冲内存和通信接口；所述缓冲内存包括多个并联的内存颗粒组，所述颗粒组数量与所述读写模块数量相匹配，用于临时存储数据；所述主控制器同时通过多条总线与所述从控制器连接，并通过相同数量的总线与所述缓冲内存连接；所述通信接口与所述主控制器连接，用于与外部元件进行信息交互；

各所述读写头之间保持相同距离；

所述盘片具有沿所述盘片圆心同轴分布的多条直径不同的数据轨道，每条所述数据轨道又被平均分成多个扇区，每个所述数据轨道的起始扇区包含起始标识数据；

所述内存颗粒组中内部地址数量与任一所述数据轨道内最大的扇区数量相同，且每个内部地址的存储容量与所述扇区的存储容量相同；

所述数据轨道的扇区在数据读写中与所述内存颗粒组中内部地址一一对应，且每次读写中所述内存颗粒组同时读写所述数据轨道中全部扇区的数据；

所述盘片的数据类型包括数据类型一和数据类型二；所述数据类型一的盘片上各条所述数据轨道具有相同数量的所述扇区，能够存储相同数量的数据；所述数据类型二的所述盘片直径大的数据轨道具有数量较多的所述扇区，而直径小的数据轨道具有数量较少的所述扇区，各所述扇区存储相同数量的数据。

2.根据权利要求1所述盘状存储器，其特征在于，所述数据类型一的盘片中扇区对应的内存颗粒组的内部地址为：

Q₁为内存颗粒组的内部地址，每个内存颗粒组的读写地址均相同，但是FPGA将第i个读写头点对点的映射到第i个内存颗粒组，互不干扰；t为主轴电机从写入触发门激活开始计时的旋转时间，T为主轴电机旋转周期；k为数据轨道序号，k由0开始计数；d为每个数据轨道的总存储容量；n为读写头和内存颗粒组数量；Z为缓冲内存的总容量除以n。

3.根据权利要求1所述盘状存储器，其特征在于，所述数据类型二的盘片中扇区对应的内存颗粒组的内部地址为：

其中，Q₂为内存颗粒组的内部地址，每个内存颗粒组的读写地址均相同，但是FPGA将第i个读写头点对点的映射到第i个内存颗粒组，互不干扰；t为主轴电机从写入触发门激活开始计时的旋转时间，T为主轴电机旋转周期；c_x为准备读写的数据轨道总容量；s_x为从第一个数据轨道开始，遍历到当前数据轨道的累加数据量，x为数据轨道序号，s_x初始值为0；累加变量可表示为：

其中，s_x-1为上一数据轨道的累加数据量；n为读写头和内存颗粒组数量。

4.根据权利要求2所述盘状存储器，其特征在于，所述数据类型一的盘片在读写过程中读地址或写地址对应的内存颗粒组的内部地址为：

其中，b为内存颗粒组的内部地址；P为读地址或写地址；为内存颗粒组的组号；％表示取余；

缓冲内存组号的表达式为：

其中，\表示整除。

5.根据权利要求3所述盘状存储器，其特征在于，所述数据类型二的盘片在读写过程中读地址或写地址对应的内存颗粒组的内部地址为：

其中，b为内存颗粒组的内部地址；P为读地址或写地址；id为内存颗粒组的组号；％表示取余；r_y为从第一个数据轨道开始到当前数据轨道的累加容量，r_y初始值为0，y为数据轨道序号；d为当前轨道的总存储容量；n为读写头和缓冲内存数量；Z为缓冲内存的总容量除以n；

缓冲内存组号的表达式为：

其中，\表示整除；

累加变量可表示为：

r_y＝_y-1+

其中，r_y-1为上一数据轨道的累加数据量。

6.一种根据权利要求1至5中任一所述盘状存储器的读取方法，其特征在于，所述读取方法包括以下步骤：

步骤11：主控制器，缓冲内存，读写头，通信接口初始化，从控制器控制轨道电机移动到最外侧；主控制器获取通信接口的读指令，以及读地址；

所述盘片具有沿所述盘片圆心同轴分布的多条直径不同的数据轨道，每条所述数据轨道又被平均分成多个扇区，每个所述数据轨道的起始扇区包含起始标识数据；

所述内存颗粒组中内部地址数量与任一所述数据轨道内最大的扇区数量相同，且每个内部地址的存储容量与所述扇区的存储容量相同；

所述数据轨道的扇区在数据读写中与所述内存颗粒组中内部地址一一对应，且每次读写中所述内存颗粒组同时读写所述数据轨道中全部扇区的数据；

所述盘片的数据类型包括数据类型一和数据类型二；所述数据类型一的盘片上各条所述数据轨道具有相同数量的所述扇区，能够存储相同数量的数据；所述数据类型二的所述盘片直径大的数据轨道具有数量较多的所述扇区，而直径小的数据轨道具有数量较少的所述扇区，各所述扇区存储相同数量的数据；

步骤12：主控制器计算读地址对应的缓冲内存组号和内存颗粒组的内部地址；

步骤13：主控制器编写数据轨道与缓冲内存的映射关系输入可编程逻辑单元，并配置可编程逻辑单元的写入触发门；

步骤14：主控制器激活FPGA写入触发门，按照映射关系将读写头的数据写入到缓冲内存组中；主控制器根据缓冲内存组号和缓冲内存的内部地址，读取对应内存组里的数据，将其输出到通信接口。

7.一种根据权利要求1至5中任一所述盘状存储器的写入方法，其特征在于，所述写入方法包括以下步骤：

步骤21：主控制器，缓冲内存，读写头，通信接口初始化，从控制器控制轨道电机移动到最外侧；主控制器获取通信接口的写指令，以及写地址；

所述盘片具有沿所述盘片圆心同轴分布的多条直径不同的数据轨道，每条所述数据轨道又被平均分成多个扇区，每个所述数据轨道的起始扇区包含起始标识数据；

所述内存颗粒组中内部地址数量与任一所述数据轨道内最大的扇区数量相同，且每个内部地址的存储容量与所述扇区的存储容量相同；

所述数据轨道的扇区在数据读写中与所述内存颗粒组中内部地址一一对应，且每次读写中所述内存颗粒组同时读写所述数据轨道中全部扇区的数据；

所述盘片的数据类型包括数据类型一和数据类型二；所述数据类型一的盘片上各条所述数据轨道具有相同数量的所述扇区，能够存储相同数量的数据；所述数据类型二的所述盘片直径大的数据轨道具有数量较多的所述扇区，而直径小的数据轨道具有数量较少的所述扇区，各所述扇区存储相同数量的数据；

步骤22：主控制器计算写地址对应的缓冲内存组号和内存颗粒组的内部地址；

步骤23：主控制器编写数据轨道与缓冲内存的映射关系输入可编程逻辑单元，并配置可编程逻辑单元的写入触发门；

步骤24：主控制器等待外部设备传入要写入的数据，并根据缓冲内存组号和缓冲内存的内部地址，将该数据写入到对应内存组；主控制器激活FPGA写入触发门，按照映射关系将读缓冲内存组中的数据通过读写头写入盘片上。

Images