CN113835655A - 驱动信号的验证方法、系统、电子装置及存储介质 - Google Patents

驱动信号的验证方法、系统、电子装置及存储介质 Download PDF

Info

Publication number
CN113835655A
CN113835655A CN202111021567.3A CN202111021567A CN113835655A CN 113835655 A CN113835655 A CN 113835655A CN 202111021567 A CN202111021567 A CN 202111021567A CN 113835655 A CN113835655 A CN 113835655A
Authority
CN
China
Prior art keywords
signal
image
driving
driving signal
verified
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111021567.3A
Other languages
English (en)
Other versions
CN113835655B (zh
Inventor
刘召军
叶嘉豪
吕志坚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Stan Technology Co Ltd
Original Assignee
Shenzhen Stan Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Stan Technology Co Ltd filed Critical Shenzhen Stan Technology Co Ltd
Priority to CN202111021567.3A priority Critical patent/CN113835655B/zh
Publication of CN113835655A publication Critical patent/CN113835655A/zh
Application granted granted Critical
Publication of CN113835655B publication Critical patent/CN113835655B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1446Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display display composed of modules, e.g. video walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种驱动信号的验证方法、系统、电子装置及存储介质,方法包括:从多条数据通道获取控制器输出的驱动信号;将所有的驱动信号分别转化为对应的信号波形图;将所有的信号波形图进行拼接,得到待验证图像;将待验证图像与目标图像进行相似度对比,得到待验证图像与目标图像的相似度,目标图像为多拼屏需要显示的图像;若相似度大于或等于预设阈值,则判断控制器输出的驱动信号与多拼屏的屏幕匹配,若小于预设阈值,则不匹配,数据通道的数量与多拼屏的屏幕数量相同;本发明能够对驱动信号进行验证,在没有多拼屏的情况下,也能够判断驱动信号与多拼屏的屏幕是否匹配。

Description

驱动信号的验证方法、系统、电子装置及存储介质
技术领域
本发明涉及信号验证技术领域,尤其涉及一种驱动信号的验证方法、系统、电子装置及存储介质。
背景技术
在一些多拼屏的应用场景中,控制器输出驱动电压信号能够在不同的屏幕上显示不同的图案,但是在一些情况下,控制器输出的驱动电压信号会与屏幕不匹配,从而无法驱动电子元器件运行。
为了判断控制器输出的驱动电压信号与多拼屏的屏幕是否匹配,现有技术中,只能通过观察多拼屏上的图案是否和预期图案相同来判断。但是在没有多拼屏的显示设备情况下,则无法判断控制器输出的显示信号是否正确。
发明内容
基于此,有必要针对上述问题,提出了一种驱动信号的验证方法、系统、电子装置及存储介质。
一种驱动信号的验证方法,所述方法包括:
从多条数据通道获取控制器输出的驱动信号;将所有的所述驱动信号分别转化为对应的信号波形图;将所有的所述信号波形图进行拼接,得到待验证图像;将所述待验证图像与目标图像进行相似度对比,得到待验证图像与目标图像的相似度,所述目标图像为多拼屏需要显示的图像;若所述相似度大于或等于预设阈值,则判断控制器输出的驱动信号与多拼屏的屏幕匹配,若小于所述预设阈值,则不匹配;所述数据通道的数量与所述多拼屏的屏幕数量相同。
其中,从数据通道获取所述驱动信号的方法包括:获取所述数据通道的输出电压的值;将所述输出电压的值作为信号值,得到所述驱动信号。
其中,将所述驱动信号转化为对应的波形图的方法包括:获取预设的参考电压;在所述驱动信号代表的输出电压的值中,将大于或等于所述参考电压的驱动信号转化为高电平信号,小于所述参考电压的驱动信号转化为低电平信号;按照时序,将所述高电平信号和所述低电平信号进行拼接,得到信号波形图。
其中,所述在所述驱动信号中,将大于或等于所述参考电压的驱动信号转化为高电平信号,小于所述参考电压的驱动信号转化为低电平信号,包括:获取驱动信号的每一个采样周期;在每一个采样周期的起始时间点,判断所述驱动信号代表的输出电压的值,是否大于或等于所述参考电压;若大于或等于,则将所述采样周期内的驱动信号均设置为高电平信号,若小于,则将所述采样周期内的驱动信号均设置为低电平信号。
其中,所述数据通道的数量,与所述待验证图像的精确度成正比,所述精确度为所述驱动信号能够在屏幕上显示的图像与所述待验证图像的相似程度。
其中,所述将所有的所述信号波形图进行拼接,得到待验证图像,包括:获取所有的信号波形图,以及数据通道与信号波形图的对应关系;根据所述数据通道的顺序和所述对应关系,将所述数据通道对应的信号波形图按照所述顺序进行纵向拼接,得到待验证图像。
一种驱动信号的验证系统,包括:信号获取模块,用于从多条数据通道获取控制器输出的驱动信号;信号转化模块,用于将所有的所述驱动信号分别转化为对应的信号波形图;拼接模块,用于将所有的所述信号波形图进行拼接,得到待验证图像;相似度对比模块,用于将所述待验证图像与目标图像进行相似度对比,得到待验证图像与目标图像的相似度,所述目标图像为多拼屏需要显示的图像;验证模块,用于若所述相似度大于或等于预设阈值,则判断控制器输出的驱动信号与多拼屏的屏幕匹配,若小于所述预设阈值,则不匹配,所述数据通道的数量与所述多拼屏的屏幕数量相同。
其中,所述信号转化模块包括:参考电压获取单元,用于获取预设的参考电压;转化单元,用于在所述驱动信号代表的输出电压的值中,将大于或等于所述参考电压的驱动信号转化为高电平信号,小于所述参考电压的驱动信号转化为低电平信号;拼接单元,用于按照时序,将所述高电平信号和所述低电平信号进行拼接,得到信号波形图。
一种电子装置,包括存储器和处理器,所述存储器存储有程序,所述程序被所述处理器执行时,使得所述处理器执行以下步骤:
从多条数据通道获取控制器输出的驱动信号;将所有的所述驱动信号分别转化为对应的信号波形图;将所有的所述信号波形图进行拼接,得到待验证图像;将所述待验证图像与目标图像进行相似度对比,得到待验证图像与目标图像的相似度,所述目标图像为多拼屏需要显示的图像;若所述相似度大于或等于预设阈值,则判断控制器输出的驱动信号与多拼屏的屏幕匹配,若小于所述预设阈值,则不匹配;所述数据通道的数量与所述多拼屏的屏幕数量相同。
一种计算机可读存储介质,存储有程序,所述程序被处理器执行时,使得所述处理器执行以下步骤:
从多条数据通道获取控制器输出的驱动信号;将所有的所述驱动信号分别转化为对应的信号波形图;将所有的所述信号波形图进行拼接,得到待验证图像;将所述待验证图像与目标图像进行相似度对比,得到待验证图像与目标图像的相似度,所述目标图像为多拼屏需要显示的图像;若所述相似度大于或等于预设阈值,则判断控制器输出的驱动信号与多拼屏的屏幕匹配,若小于所述预设阈值,则不匹配;所述数据通道的数量与所述多拼屏的屏幕数量相同。
采用本发明实施例,具有如下有益效果:
能够将驱动信号转化成信号波形图,并将信号波形图拼接成待验证图像,待验证图像即为驱动信号能够显示的图像,在将待验证图像与目标图像进行对比后,能够验证驱动信号能够显示的图像是否与目标图像相匹配,因此在没有多拼屏的显示设备情况下,也能够判断驱动信号与多拼屏的屏幕是否匹配,从而判断出控制器输出的驱动信号是否正确。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
其中:
图1为一个实施例中驱动信号的验证方法的流程图;
图2为一个实施例中驱动信号的验证方法的从数据通道获取驱动信号的方法流程图;
图3为一个实施例中驱动信号的验证方法的将驱动信号转化为对应的波形图的方法的流程图;
图4为一个实施例中驱动信号的验证方法的在驱动信号中,将大于或等于参考电压的驱动信号转化为高电平信号,小于参考电压的驱动信号转化为低电平信号的流程图;
图5为一个实施例中驱动信号的验证方法的对驱动信号进行转化的示意图;
图6为一个实施例中驱动信号的验证方法的将所有的信号波形图进行拼接,得到待验证图像的流程图;
图7为一个实施例中驱动信号的验证系统的结构示意框图;
图8为一个实施例中计算机设备的结构框图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
如图1所示,在一个实施例中,提供了一种驱动信号的验证方法,包括如下步骤:
S101、从多条数据通道获取控制器输出的驱动信号;
S102、将所有的驱动信号分别转化为对应的信号波形图;
S103、将所有的信号波形图进行拼接,得到待验证图像;
S104、将待验证图像与目标图像进行相似度对比,得到待验证图像与目标图像的相似度;
S105、若相似度大于或等于预设阈值,则判断控制器输出的驱动信号与多拼屏的屏幕匹配,若小于预设阈值,则不匹配。
在步骤S101中,驱动信号即为控制器输出的用于在多拼屏的屏幕上显示图案的信号,其可以是驱动电压信号,控制器可以是FPGA(Field Programmable Gate Array,现场可编程门阵列)芯片,采集驱动电压信号时,可以使用逻辑分析仪进行采集。
在本实施例中,控制器产生驱动信号的方法包括:获取需要显示的目标图像;根据目标图像烧录驱动代码;根据驱动代码产生并输出驱动信号。
由于驱动信号是根据驱动代码生成的,驱动代码是根据目标图像生成的,因此步骤S102将驱动信号进行转化,能够使得得到的波形图能够更加的接近目标图像的对应部位。
在步骤S103中,得到的待验证图像是由信号波形图组成的,因此无需在多拼屏上显示图像。
在步骤S104中,目标图像及待验证图像相似度的计算方法包括:提取目标图像及待验证图像的特征向量;根据特征向量计算目标图像及待验证图像的余弦距离;根据余弦距离计算余弦相似度;另外,目标图像为多拼屏需要显示的图像。
在步骤S105中,数据通道的数量与多拼屏的屏幕数量相同;预设阈值可以根据实际需求设置,且大于0.5,小于1。比如,预设阈值为0.6,则相似度大于或等于0.6时,则判断控制器输出的驱动信号与多拼屏的屏幕匹配,若小于0.6,则不匹配。
因此,本实施例能够将驱动信号转化成图像,并与目标图像进行对比,从而对驱动信号进行验证,因此在没有多拼屏的情况下,也能够判断驱动信号与多拼屏的屏幕是否匹配。
如图2所示,在一个实施例中,步骤S101,从数据通道获取驱动信号的方法包括:
S1011、获取数据通道的输出电压的值;
S1012、将输出电压的值作为信号值,得到驱动信号。
在采集驱动信号时,只采集两种电压,逻辑1和逻辑0,逻辑1代表数据通道输出了电压,逻辑0代表数据通道未输出电压。
如图3所示,在一个实施例中,并在步骤S102中,将驱动信号转化为对应的波形图的方法包括:
S1021、获取预设的参考电压;
S1022、在驱动信号代表的输出电压的值中,将大于或等于参考电压的驱动信号转化为高电平信号,小于参考电压的驱动信号转化为低电平信号;
S1023、按照时序,将高电平信号和低电平信号进行拼接,得到信号波形图。
在本实施例中,通过将驱动信号转化成高电平信号和低电平信号,能够使得拼接处的信号波形图更加接近目标图像的一部分。
如图4所示,在一个实施例中,步骤S1022,在驱动信号中,将大于或等于参考电压的驱动信号转化为高电平信号,小于参考电压的驱动信号转化为低电平信号,包括:
S1122、获取驱动信号的每一个采样周期;
S1222、在每一个采样周期的起始时间点,判断驱动信号代表的输出电压的值,是否大于或等于参考电压;
S1322、若大于或等于,则将采样周期内的驱动信号均设置为高电平信号,若小于,则将采样周期内的驱动信号均设置为低电平信号。
如图5所示,为对驱动信号进行转化的示意图,在图5中,驱动信号后的实线表示驱动电压信号,横虚线代表参考电压。
在本实施例中,以每一个采样周期为节点,并以采样周期的起始时间点的驱动电压信号为准,将该采样周期内的驱动电压信号均设置成高电平信号或低电平信号,增加了驱动电压信号的规整性。
在一个实施例中,每一个采样周期的时长相同。
在本实施例中,一个采样周期的时长可以是1ms,在其他实施例中,还可以是2ms,3ms等,可以根据实际情况进行设置。
如图6所示,在一个实施例中,步骤S103,将所有的信号波形图进行拼接,得到待验证图像,包括:
S1031、获取所有的信号波形图,以及数据通道与信号波形图的对应关系;
S1032、根据数据通道的顺序和对应关系,将数据通道对应的信号波形图按照顺序进行纵向拼接,得到待验证图像。
在本实施例中,每个信号波形图均可以看做待验证图像的一行图像,因此在进行纵向拼接后,能够得到待验证图像。
如图7所示,在一个实施例中,还提供一种驱动信号的验证系统,包括:信号获取模块1、信号转化模块2、拼接模块3、相似度对比模块4及验证模块5;
信号获取模块1用于从多条数据通道获取控制器输出的驱动信号;信号转化模块2用于将所有的所述驱动信号分别转化为对应的信号波形图;拼接模块3用于将所有的信号波形图进行拼接,得到待验证图像;相似度对比模块4用于将待验证图像与目标图像进行相似度对比,得到待验证图像与目标图像的相似度,所述目标图像为多拼屏需要显示的图像;验证模块5用于若相似度大于或等于预设阈值,则判断控制器输出的驱动信号与多拼屏的屏幕匹配,若小于预设阈值,则不匹配,数据通道的数量与多拼屏的屏幕数量相同。
本实施例的驱动信号的验证系统,能够将驱动信号转化成图像,并与目标图像进行对比,从而对驱动信号进行验证,因此在没有多拼屏的情况下,也能够判断驱动信号与多拼屏的屏幕是否匹配。
在一个实施例中,信号获取模块1包括:电压获取单元及信号设定单元;
电压获取单元用于获取数据通道的输出电压的值;
信号设定单元用于将输出电压的值作为信号值,得到驱动信号。
在一个实施例中,信号转化模块2包括:参考电压获取单元、转化单元及拼接单元;参考电压获取单元用于获取预设的参考电压;转化单元用于在驱动信号代表的输出电压的值中,将大于或等于参考电压的驱动信号转化为高电平信号,小于参考电压的驱动信号转化为低电平信号;拼接单元用于按照时序,将高电平信号和低电平信号进行拼接,得到信号波形图。
在一个实施例中,转化单元包括:采样周期获取子单元、参考电压判断单元及转化子单元;采样周期获取子单元用于获取驱动信号的每一个采样周期;参考电压判断单元用于在每一个采样周期的起始时间点,判断驱动信号代表的输出电压的值,是否大于或等于参考电压;转化子单元用于参考电压判断单元判断的是大于或等于,则将采样周期内的驱动信号均设置为高电平信号,判断的是小于,则将采样周期内的驱动信号均设置为低电平信号;其中,每一个采样周期的时长相同。
在一个实施例中,拼接模块包括:数据获取单元及拼接单元;数据获取单元用于获取所有的信号波形图,以及数据通道与信号波形图的对应关系;拼接单元用于根据数据通道的顺序和对应关系,将数据通道对应的信号波形图按照顺序进行纵向拼接,得到待验证图像。
图8示出了一个实施例中计算机设备的内部结构图。该计算机设备具体可以是终端,也可以是服务器。如图8所示,该计算机设备包括通过系统总线连接的处理器、存储器和网络接口。其中,存储器包括非易失性存储介质和内存储器。该计算机设备的非易失性存储介质存储有操作系统,还可存储有计算机程序,该计算机程序被处理器执行时,可使得处理器实现驱动信号的验证方法。该内存储器中也可储存有计算机程序,该计算机程序被处理器执行时,可使得处理器执行驱动信号的验证方法。本领域技术人员可以理解,图8中示出的结构,仅仅是与本申请方案相关的部分结构的框图,并不构成对本申请方案所应用于其上的计算机设备的限定,具体的计算机设备可以包括比图中所示更多或更少的部件,或者组合某些部件,或者具有不同的部件布置。
在一个实施例中,提出了一种电子装置,包括存储器和处理器,存储器存储有程序,程序被处理器执行时,使得处理器执行以下步骤:
从多条数据通道获取控制器输出的驱动信号;将所有的驱动信号分别转化为对应的信号波形图;将所有的信号波形图进行拼接,得到待验证图像;将待验证图像与目标图像进行相似度对比,得到待验证图像与目标图像的相似度,目标图像为多拼屏需要显示的图像;若相似度大于或等于预设阈值,则判断控制器输出的驱动信号与多拼屏的屏幕匹配,若小于预设阈值,则不匹配;数据通道的数量与多拼屏的屏幕数量相同。
在一个实施例中,提出了一种计算机可读存储介质,存储有程序,程序被处理器执行时,使得处理器执行以下步骤:
从多条数据通道获取控制器输出的驱动信号;将所有的驱动信号分别转化为对应的信号波形图;将所有的信号波形图进行拼接,得到待验证图像;将待验证图像与目标图像进行相似度对比,得到待验证图像与目标图像的相似度,目标图像为多拼屏需要显示的图像;若相似度大于或等于预设阈值,则判断控制器输出的驱动信号与多拼屏的屏幕匹配,若小于预设阈值,则不匹配;数据通道的数量与多拼屏的屏幕数量相同。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于一非易失性计算机可读取存储介质中,该程序在执行时,可包括如上述各方法的实施例的流程。其中,本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用,均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限,RAM以多种形式可得,诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种驱动信号的验证方法,其特征在于,所述方法包括:
从多条数据通道获取控制器输出的驱动信号;
将所有的所述驱动信号分别转化为对应的信号波形图;
将所有的所述信号波形图进行拼接,得到待验证图像;
将所述待验证图像与目标图像进行相似度对比,得到待验证图像与目标图像的相似度,所述目标图像为多拼屏需要显示的图像;
若所述相似度大于或等于预设阈值,则判断控制器输出的驱动信号与多拼屏的屏幕匹配,若小于所述预设阈值,则不匹配;
所述数据通道的数量与所述多拼屏的屏幕数量相同。
2.根据权利要求1所述的驱动信号的验证方法,其特征在于,
从数据通道获取所述驱动信号的方法包括:
获取所述数据通道的输出电压的值;
将所述输出电压的值作为信号值,得到所述驱动信号。
3.根据权利要求2所述的驱动信号的验证方法,其特征在于,
将所述驱动信号转化为对应的波形图的方法包括:
获取预设的参考电压;
在所述驱动信号代表的输出电压的值中,将大于或等于所述参考电压的驱动信号转化为高电平信号,小于所述参考电压的驱动信号转化为低电平信号;
按照时序,将所述高电平信号和所述低电平信号进行拼接,得到信号波形图。
4.根据权利要求3所述的驱动信号的验证方法,其特征在于,
所述在所述驱动信号中,将大于或等于所述参考电压的驱动信号转化为高电平信号,小于所述参考电压的驱动信号转化为低电平信号,包括:
获取驱动信号的每一个采样周期;
在每一个采样周期的起始时间点,判断所述驱动信号代表的输出电压的值,是否大于或等于所述参考电压;
若大于或等于,则将所述采样周期内的驱动信号均设置为高电平信号,若小于,则将所述采样周期内的驱动信号均设置为低电平信号。
5.根据权利要求4所述的驱动信号的验证方法,其特征在于,
所述数据通道的数量,与所述待验证图像的精确度成正比,所述精确度为所述驱动信号能够在屏幕上显示的图像与所述待验证图像的相似程度。
6.根据权利要求1所述的驱动信号的验证方法,其特征在于,
所述将所有的所述信号波形图进行拼接,得到待验证图像,包括:
获取所有的信号波形图,以及数据通道与信号波形图的对应关系;
根据所述数据通道的顺序和所述对应关系,将所述数据通道对应的信号波形图按照所述顺序进行纵向拼接,得到待验证图像。
7.一种驱动信号的验证系统,其特征在于,包括:
信号获取模块,用于从多条数据通道获取控制器输出的驱动信号;
信号转化模块,用于将所有的所述驱动信号分别转化为对应的信号波形图;
拼接模块,用于将所有的所述信号波形图进行拼接,得到待验证图像;
相似度对比模块,用于将所述待验证图像与目标图像进行相似度对比,得到待验证图像与目标图像的相似度,所述目标图像为多拼屏需要显示的图像;
验证模块,用于若所述相似度大于或等于预设阈值,则判断控制器输出的驱动信号与多拼屏的屏幕匹配,若小于所述预设阈值,则不匹配,所述数据通道的数量与所述多拼屏的屏幕数量相同。
8.根据权利要求7所述的驱动信号的验证系统,其特征在于,
所述信号转化模块包括:
参考电压获取单元,用于获取预设的参考电压;
转化单元,用于在所述驱动信号代表的输出电压的值中,将大于或等于所述参考电压的驱动信号转化为高电平信号,小于所述参考电压的驱动信号转化为低电平信号;
拼接单元,用于按照时序,将所述高电平信号和所述低电平信号进行拼接,得到信号波形图。
9.一种电子装置,包括存储器和处理器,所述存储器存储有程序,所述程序被所述处理器执行时,使得所述处理器执行如权利要求1至6中任一项所述驱动信号的验证方法的步骤。
10.一种计算机可读存储介质,存储有程序,所述程序被处理器执行时,使得所述处理器执行如权利要求1至6中任一项所述驱动信号的验证方法的步骤。
CN202111021567.3A 2021-09-01 2021-09-01 驱动信号的验证方法、系统、电子装置及存储介质 Active CN113835655B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111021567.3A CN113835655B (zh) 2021-09-01 2021-09-01 驱动信号的验证方法、系统、电子装置及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111021567.3A CN113835655B (zh) 2021-09-01 2021-09-01 驱动信号的验证方法、系统、电子装置及存储介质

Publications (2)

Publication Number Publication Date
CN113835655A true CN113835655A (zh) 2021-12-24
CN113835655B CN113835655B (zh) 2023-10-13

Family

ID=78961927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111021567.3A Active CN113835655B (zh) 2021-09-01 2021-09-01 驱动信号的验证方法、系统、电子装置及存储介质

Country Status (1)

Country Link
CN (1) CN113835655B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104516694A (zh) * 2013-09-27 2015-04-15 联想(北京)有限公司 一种图像显示方法以及一种电子设备
US20150381975A1 (en) * 2013-01-31 2015-12-31 Weilin Lei Synchronous signal processing method and device for stereoscopic display of spliced-screen body, and spliced-screen body
CN105516689A (zh) * 2016-01-26 2016-04-20 深圳市维冠视界科技股份有限公司 一种分布式拼接显示方法及系统
KR101783359B1 (ko) * 2017-06-01 2017-09-29 퍼시픽솔루션 주식회사 화면분할 영상 제어 시스템
CN109062531A (zh) * 2018-08-15 2018-12-21 京东方科技集团股份有限公司 拼接屏以及拼接屏的显示方法和显示控制装置
CN110704006A (zh) * 2019-09-29 2020-01-17 普联技术有限公司 多屏画面显示方法、装置、终端设备及存储介质

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150381975A1 (en) * 2013-01-31 2015-12-31 Weilin Lei Synchronous signal processing method and device for stereoscopic display of spliced-screen body, and spliced-screen body
CN104516694A (zh) * 2013-09-27 2015-04-15 联想(北京)有限公司 一种图像显示方法以及一种电子设备
CN105516689A (zh) * 2016-01-26 2016-04-20 深圳市维冠视界科技股份有限公司 一种分布式拼接显示方法及系统
KR101783359B1 (ko) * 2017-06-01 2017-09-29 퍼시픽솔루션 주식회사 화면분할 영상 제어 시스템
CN109062531A (zh) * 2018-08-15 2018-12-21 京东方科技集团股份有限公司 拼接屏以及拼接屏的显示方法和显示控制装置
CN110704006A (zh) * 2019-09-29 2020-01-17 普联技术有限公司 多屏画面显示方法、装置、终端设备及存储介质

Also Published As

Publication number Publication date
CN113835655B (zh) 2023-10-13

Similar Documents

Publication Publication Date Title
US11256974B2 (en) User terminal hardware detection system and method
CN110134795A (zh) 生成验证问题组的方法、装置、计算机设备和存储介质
CN109948276B (zh) 失效分析方法、装置、设备和存储介质
CN112100071B (zh) 测试用例生成方法、装置、计算机设备和存储介质
US9742571B2 (en) Determining an identifier
CN110399839B (zh) 人脸识别方法、装置、设备及存储介质
KR0142659B1 (ko) 메모리 시험장치
CN109033058A (zh) 合同文本验证方法、装置、计算机设备和存储介质
CN111782505A (zh) 列车系统仿真测试方法、装置、计算机设备和存储介质
EP1865332A1 (en) Tester and testing method
CN112231224A (zh) 基于人工智能的业务系统测试方法、装置、设备和介质
CN112447167A (zh) 语音识别模型验证方法、装置、计算机设备和存储介质
CN109688121A (zh) 资源数据获取方法、装置、计算机设备和存储介质
CN113835655B (zh) 驱动信号的验证方法、系统、电子装置及存储介质
CN111124898A (zh) 问答系统测试方法、装置、计算机设备和存储介质
CN111178126A (zh) 目标检测方法、装置、计算机设备和存储介质
CN113535582A (zh) 接口测试方法、装置、设备及计算机可读存储介质
CN109582516B (zh) Ssd后端性能分析方法、装置、计算机设备和存储介质
CN111160159B (zh) 马达电信号参数化描述方法、装置、设备和介质
CN116522830B (zh) 可测试设计及布局布线阶段的逻辑功能更正方法及装置
US20180039571A1 (en) Semiconductor test apparatus for controlling tester
CN109634674B (zh) 芯片boot启动方法、装置、计算机设备和存储介质
CN112016297B (zh) 意图识别模型测试方法、装置、计算机设备和存储介质
CN111191062B (zh) 图片处理方法、装置、计算机设备和存储介质
CN112463164B (zh) SoC程序执行的显示定位方法、装置、计算机设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant