CN113834859A - 晶界层晶粒晶界性能的微米级电极制备方法及测试方法 - Google Patents

晶界层晶粒晶界性能的微米级电极制备方法及测试方法 Download PDF

Info

Publication number
CN113834859A
CN113834859A CN202111113271.4A CN202111113271A CN113834859A CN 113834859 A CN113834859 A CN 113834859A CN 202111113271 A CN202111113271 A CN 202111113271A CN 113834859 A CN113834859 A CN 113834859A
Authority
CN
China
Prior art keywords
grain boundary
micron
sized
boundary layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111113271.4A
Other languages
English (en)
Inventor
冯毅龙
卢振亚
吕明
戴婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Tianji Electronic Technology Co ltd
South China University of Technology SCUT
Original Assignee
Guangzhou Tianji Electronic Technology Co ltd
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Tianji Electronic Technology Co ltd, South China University of Technology SCUT filed Critical Guangzhou Tianji Electronic Technology Co ltd
Priority to CN202111113271.4A priority Critical patent/CN113834859A/zh
Publication of CN113834859A publication Critical patent/CN113834859A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/02—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance
    • G01N27/04—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance
    • G01N27/041—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating impedance by investigating resistance of a solid body
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/025—Measuring very high resistances, e.g. isolation resistances, i.e. megohm-meters

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Electrochemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明涉及一种晶界层晶粒晶界性能的微米级电极制备方法及测试方法。其中，制备方法包括：在晶界层上表面均匀涂覆一层光刻胶并进行固化；使用图形化掩膜版对表面涂覆固化有光刻胶的微米级金电极进行曝光，显影后使用溶液在曝光后的微米级金电极上形成光刻胶保护图层；使用蚀刻液蚀刻无光刻胶保护图层的微米级金电极后，进行清洗得到微米级电极。本发明在制备的晶界层基片晶粒上直接镀上微米级金电极材料，在金相显微镜下即可获取适用于测试晶界层基片的电性能的微米级电极块，通过定位，可具体到某一微观晶粒晶界性能的测试，并且实现该晶粒晶界性能的重复测试，从而在晶界层性能上实现机理上的研究。

Description

晶界层晶粒晶界性能的微米级电极制备方法及测试方法
技术领域
本发明涉及电极测试技术领域，特别是涉及一种晶界层晶粒晶界性能的微米级电极制备方法及测试方法。
背景技术
随着5G时代的到来，电子设备朝着小型化、轻量化、高频化、高可靠性、低成本方向发展，因此迫切需要小型化、高介电常数、高温度稳定性、高可靠性和低成本的电子元件。单层电容器广泛应用于微波通讯线路、振荡电路、定时或延时电路、耦合电路、平衡滤波电路、抑制高频噪声电路、射频旁路以及微波集成电路，作为分立元件和用于小型化的电子设备中。其中晶界层电容器陶瓷是一种以晶界作为电容器介质的新型电容器材料介质，相比于普通电容器，其晶粒为半导化，故其具有超高介电常数的优异性能。
然而，晶界层电容器由于晶界层薄，导致耐压性能很差，要获得较好晶界，必须确保晶界宽窄一致性高，晶界材料的介电常数高及晶界材料要分布均匀，要实现高介电常数同时具有高耐压，就必须先了解氧化层(耗尽层)及第二相(绝缘层)的形成机理。由于晶界层电容器陶瓷多晶结构晶粒大小不一、晶向杂乱无章，晶界厚度不一，晶界成分不一且扩散层不一致等多种因素使其无法做精准的机理研究。
发明内容
为解决现有技术中存在的上述问题，本发明提供了一种晶界层晶粒晶界性能的微米级电极制备方法及测试方法。
为实现上述目的，本发明提供了如下方案：
一种晶界层晶粒晶界性能的微米级电极制备方法，包括：
在晶界层基片上采用半导体工艺制备微米级金电极；
在所述晶界层的表面均匀涂覆一层光刻胶并进行固化；
使用图形化掩膜版对表面涂覆固化有光刻胶的晶界层基片进行曝光；
使用蚀刻液蚀刻无光刻胶保护图层的所述微米级金电极后，进行清洗得到微米级电极。
优选地，所述在晶界层上制备微米级金电极，具体包括：
在晶界层基片上的晶粒内部或晶界处制备微米级金电极。
优选地，所述图形化掩膜版带有m×m中方阵的大方阵；所述中方阵由n×n小方阵形成；所述小方阵由l×l的微米级电极形成；每一所述小方阵上均设置有编码。
优选地，所述微米级电极的尺寸根据晶粒大小确定。
优选地，采用薄金工艺在晶界层上制备微米级金电极。
优选地，曝光时间为20～40秒，显影时间为40～60秒。
优选地，所述蚀刻液为金腐蚀液。
优选地，使用蚀刻液蚀刻无光刻胶保护图层的所述微米级金电极后，采用丙酮超声清洗15分钟得到微米级电极。
一种晶界层晶粒晶界性能的测试方法，包括：
制备晶界层基片；
在所述晶界层基片中找到分布于晶界两边的微米级电极块；所述微米级电极块中包含的微米级电极由上述提供的晶界层晶粒晶界性能的微米级电极制备方法制备得到；
以所述微米级电极块为测试点，测试晶界的电性能；所述电性能包括：容量、绝缘电阻、CV特性和IV曲线；
将所述电性能与晶粒大小、晶界类型进行归类，对比电性能差异。
根据本发明提供的具体实施例，本发明公开了以下技术效果：
本发明在制备的晶界层基片晶粒上直接镀上微米级电极材料，该微米级电极的具体制备过程使小尺寸晶粒测试得以实现，在金相显微镜下即可获取适用于测试晶界层基片的电性能的微米级电极块，通过定位，可具体到某一微观晶粒晶界性能的测试，并且实现该晶粒晶界性能的重复测试，从而在晶界层性能上实现机理上的研究。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的晶界层晶粒晶界性能的微米级电极制备方法的流程图；
图2为本发明提供的图形化掩膜版的设计示意图；
图3为本发明提供的晶界层晶粒晶界性能的测试方法的流程图；
图4为本发明实施例提供的晶界层基片图；
图5为本发明实施例提供的晶界层图形化后的金相显微镜图；
图6为本发明实施例提供的基片上A41B41第五行第3、4列两个金电极对应的SEM图；
图7为本发明实施例提供的基片上A41B41第五行第3、4列两个金电极对应的I-V测试结果图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的目的是提供一种晶界层晶粒晶界性能的微米级电极制备方法及测试方法，以能够对晶界层电容器做精准的机理研究。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
如图1所示，本发明提供一种晶界层晶粒晶界性能的微米级电极制备方法，包括：
步骤100：在晶界层基片上采用半导体工艺制备微米级金电极。或，采用薄金工艺在晶界层基片上的晶粒内部或晶界处制备微米级金电极。晶粒大小分类可分为1-10μm、10-20μm及20μm以上三个系列。
步骤101：在晶界层的表面均匀涂覆一层光刻胶并进行固化。本发明采用的光刻胶为正胶。
步骤102：使用图形化掩膜版对表面涂覆固化有光刻胶的所述晶界层基片进行曝光，显影后使用溶液在曝光后的微米级金电极上形成光刻胶保护图层。本发明中曝光时间优选为20-40s，显影时间优选为40-60s。例如，如图2所示，本发明中采用的图形化掩膜版带有m×m中方阵的大方阵。中方阵由n×n小方阵形成。小方阵由l×l的微米级金电极形成。每一小方阵上均设置有编码，例如，第1行至第64行编号为A01-A64，第1列至第64列编号为B01-B64。可方便后期实验的重复，借助其他仪器就可进行其他参数如C-V的测量。
之所以选用图形化掩膜版，是因为在后续测试方法实施过程中，通过图形化后，可在晶界层基片中找到符合条件的测试块，便于晶界层晶粒晶界的机理研究。
步骤103：使用蚀刻液蚀刻无光刻胶保护图层的微米级金电极后，进行清洗得到微米级电极。例如，使用蚀刻液蚀刻无光刻胶保护图层的微米级金电极后，采用丙酮超声清洗剩余微米级金电极上的光刻胶15min得到微米级电极。其中，蚀刻液先后用金腐蚀液、Ni腐蚀液、TaN腐蚀液腐蚀。
制备得到的两个微米级电极的中心间距为50μm。两个微米级电极的边缘间距为20μm。微米级电极的尺寸根据晶粒大小自行进行设计，本发明优选设计为30μm，且微米级电极的形状可改为方形、菱形、三角形和椭圆形等，便于测量。
由于电极块已有标号，所以可以根据标号确定晶界位置，从而实现SEM或者其他微观方法分析。分析Bi、Cu、Li、Pb、B等元素单一或者多元的晶界扩散变化。
本发明还提供了一种晶界层晶粒晶界性能的测试方法，如图3所示，该测试方法包括：
步骤300：制备晶界层基片。例如，制备晶粒大小较均匀且尺寸分布在20-40μm之间的晶界层基片，如图4所示。该晶界层基片的制备过程为：由碳酸锶、二氧化钛及相应小料以一定比例混合成生料，将生料加入行星球磨罐中，并倒入适量纯净水，在行星球磨机中球磨1段时间。取出后在烘干箱中烘干，人工过200目，并在1100-1300℃下合成。随后加入球磨罐中，加入一定比例的酒精、甲苯、增塑剂、消泡剂、分散剂及胶粘剂等，在球磨机中球磨，流延成片，经热压机热压后装入包装袋中真空包装，放入等静水压机后取出，后取出根据尺寸要求在冲床机上冲片，再烘干一段时间，继续放入等静水压机。最后以1300-1400℃的烧成温度进行烧成。经氧化后即可挑选晶粒大小较均匀且尺寸分布在20-40μm之间的晶界层基片。
步骤301：在晶界层基片中找到分布于晶界两边的微米级电极块。微米级电极块中包含的微米级电极由上述提供的晶界层晶粒晶界性能的微米级电极制备方法制备得到。如图5，所示通过光刻技术，在样品表面金属化后得到一系列微米级金电极方阵，即可通过显微镜寻找测试目标。
步骤302：以微米级电极块为测试点，测试晶界的电性能。电性能包括：容量、绝缘电阻、CV特性、IV曲线等等。
步骤303：将电性能与晶粒大小、晶界类型进行归类，对比电性能差异。其中，晶界类型包括粗晶界、细晶界、三角区等，晶界类型中粗晶界及细晶界分类标准可自行确定。
下面以具体实施例对本发明上述提供的晶界层晶粒晶界性能的微米级电极制备方法及测试方法进行说明。
实施例1
测试晶界层电容器晶粒晶界性能图形化掩膜设计，整个图形设置为带有8×8中方阵的大方阵，中方阵又由8×8小方阵形成，小方阵则为微米级金电极由5×5形式排列，采用的圆电极直径为30μm，电极与电极间中心间距为50μm，边缘间距为20μm。再经过光刻后在探针台上进行其他参数如C-V测试、I-V测试。基片上A41B41第五行第3、4列两个金电极对应的SEM如图6所示，I-V测试结果如图7所示，其中两个金电极刚好处在相邻两晶粒上。
实施例2
测试晶界层电容器晶粒晶界性能图形化掩膜设计，整个图形设置为带有8×8中方阵的大方阵，中方阵又由8×8小方阵形成，小方阵则为微米级金电极由5×5形式排列，采用的电极为菱形，边长为15μm，电极与电极间中心间距为50μm，边缘间距为20μm。再经过光刻后在探针台上进行其他参数如C-V测试。
实施例3
晶界层氧化方式可采用不同氧化剂量方式，分别在探针台上实现电性能测试。
综上，本发明图形化后的基片带有用于测试的微米级金电极及用于定位的标记，其中微米级金电极呈方形阵列排布，左列及上排附有对应定位码。通过煅烧碳酸锶、二氧化钛及小料，得到钛酸锶粉体，加入适当有机溶剂后流延成片，待烧成后通过氧化处理得到晶界层陶瓷基片，随后进行金属化处理，并将带有阵列微米级金电极的晶界层电容器置于探针台进行I-V特性的测量，便于统计不同晶界类型的性能差异及分析，最后通过SEM观察晶界层晶粒形貌。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种晶界层晶粒晶界性能的微米级电极制备方法，其特征在于，包括：
在晶界层上制备微米级金电极；
在所述晶界层的表面均匀涂覆一层光刻胶并进行固化；
使用图形化掩膜版对表面涂覆固化有光刻胶的晶界层基片进行曝光；
使用蚀刻液蚀刻无光刻胶保护图层的所述微米级金电极后，进行清洗得到微米级电极。
2.根据权利要求1所述的晶界层晶粒晶界性能的微米级电极制备方法，其特征在于，所述在晶界层上制备微米级金电极，具体包括：
在晶界层基片上的晶粒内部或晶界处制备微米级金电极。
3.根据权利要求1所述的晶界层晶粒晶界性能的微米级电极制备方法，其特征在于，所述图形化掩膜版带有m╳m中方阵的大方阵；所述中方阵由n╳n小方阵形成；所述小方阵由1╳1的微米级金电极形成；每一所述小方阵上均设置有编码。
4.根据权利要求1所述的晶界层晶粒晶界性能的微米级电极制备方法，其特征在于，所述微米级电极的尺寸根据晶粒大小确定。
5.根据权利要求1所述的晶界层晶粒晶界性能的微米级电极制备方法，其特征在于，采用薄金工艺在晶界层上制备微米级金电极。
6.根据权利要求1所述的晶界层晶粒晶界性能的微米级电极制备方法，其特征在于，曝光时间为20-40秒，显影时间为40-60秒。
7.根据权利要求1所述的晶界层晶粒晶界性能的微米级电极制备方法，其特征在于，所述蚀刻液为金腐蚀液。
8.根据权利要求1所述的晶界层晶粒晶界性能的微米级电极制备方法，其特征在于，使用蚀刻液蚀刻无光刻胶保护图层的所述微米级金电极后，采用丙酮超声清洗15分钟得到微米级电极。
9.一种晶界层晶粒晶界性能的测试方法，其特征在于，包括：
制备晶界层基片；
在所述晶界层基片中找到分布于晶界两边的微米级电极块；所述微米级电极块中包含的微米级电极由权利要求1-8任意一项所述的晶界层晶粒晶界性能的微米级电极制备方法制备得到；
以所述微米级电极块为测试点，测试晶界的电性能；所述电性能包括：容量、绝缘电阻、CV特性和IV曲线；
将所述电性能与晶粒大小、晶界类型进行归类，对比电性能差异。
CN202111113271.4A 2021-09-23 2021-09-23 晶界层晶粒晶界性能的微米级电极制备方法及测试方法 Pending CN113834859A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111113271.4A CN113834859A (zh) 2021-09-23 2021-09-23 晶界层晶粒晶界性能的微米级电极制备方法及测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111113271.4A CN113834859A (zh) 2021-09-23 2021-09-23 晶界层晶粒晶界性能的微米级电极制备方法及测试方法

Publications (1)

Publication Number Publication Date
CN113834859A true CN113834859A (zh) 2021-12-24

Family

ID=78969131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111113271.4A Pending CN113834859A (zh) 2021-09-23 2021-09-23 晶界层晶粒晶界性能的微米级电极制备方法及测试方法

Country Status (1)

Country Link
CN (1) CN113834859A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63171886A (ja) * 1987-01-10 1988-07-15 Dainippon Screen Mfg Co Ltd 金属酸化物導電膜のエツチング方法
CN101769885A (zh) * 2009-12-24 2010-07-07 厦门大学 一种用于陶瓷材料晶粒晶界性能测试电极及其测试方法
CN101882596A (zh) * 2009-05-08 2010-11-10 中芯国际集成电路制造(上海)有限公司 金属层的刻蚀方法
CN102134055A (zh) * 2011-02-12 2011-07-27 中国科学院光电技术研究所 利用缝隙腐蚀成形金属纳米结构的制作方法
CN103058126A (zh) * 2012-11-30 2013-04-24 北京遥测技术研究所 一种三维石英微机械结构表面电极的加工方法
CN106298083A (zh) * 2016-10-31 2017-01-04 南方科技大学 一种柔性透明电极的制备方法
WO2017050808A1 (en) * 2015-09-21 2017-03-30 Danmarks Tekniske Universitet Micro-fabrication of three dimensional pyrolysed carbon microelectrodes

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63171886A (ja) * 1987-01-10 1988-07-15 Dainippon Screen Mfg Co Ltd 金属酸化物導電膜のエツチング方法
CN101882596A (zh) * 2009-05-08 2010-11-10 中芯国际集成电路制造(上海)有限公司 金属层的刻蚀方法
CN101769885A (zh) * 2009-12-24 2010-07-07 厦门大学 一种用于陶瓷材料晶粒晶界性能测试电极及其测试方法
CN102134055A (zh) * 2011-02-12 2011-07-27 中国科学院光电技术研究所 利用缝隙腐蚀成形金属纳米结构的制作方法
CN103058126A (zh) * 2012-11-30 2013-04-24 北京遥测技术研究所 一种三维石英微机械结构表面电极的加工方法
WO2017050808A1 (en) * 2015-09-21 2017-03-30 Danmarks Tekniske Universitet Micro-fabrication of three dimensional pyrolysed carbon microelectrodes
CN106298083A (zh) * 2016-10-31 2017-01-04 南方科技大学 一种柔性透明电极的制备方法

Similar Documents

Publication Publication Date Title
US20050195556A1 (en) Method of building multi-layer ceramic chip (MLCC) capacitors
TW200541432A (en) Multilayer ceramic electronic part, circuit board and method for producing ceramic green sheet used for manufacturing those part and circuit board
WO2015000057A1 (en) Composite materials for dielectric-based microwave applications
US9049786B2 (en) Ceramic substrate and method for manufacturing the same
KR20090027353A (ko) 프로브카드용 기판 및 이의 제조방법
CN113834859A (zh) 晶界层晶粒晶界性能的微米级电极制备方法及测试方法
Ikegami et al. Thick-film thermistor and its applications
JP3651298B2 (ja) 感光性絶縁体ペースト及び厚膜多層回路基板
Chen et al. Capacitance and $ S $-Parameter Techniques for Dielectric Characterization With Application to High-$ k $ PMNT Thin-Film Layers
US20120231154A1 (en) Ceramic device and method for fabricating the same
CN114041194B (zh) Ntc薄膜热敏电阻和制造ntc薄膜热敏电阻的方法
Stöpel et al. Fine-line structuring of microwave components on LTCC substrates
US8338192B2 (en) High precision semiconductor chip and a method to construct the semiconductor chip
Riekkinen et al. Reactively sputtered tantalum pentoxide thin films for integrated capacitors
TW201809687A (zh) 探測針卡、二次電池以及檢查方法
Zoschke et al. Copper/benzocyclobutene multi layer wiring-A flexible base technology for wafer level integration of passive components
US5262026A (en) Method of manufacturing a device having a superconducting film
JP5202412B2 (ja) プローブカード用配線基板およびこれを用いたプローブカード
Hoffman et al. Screen printed capacitor dielectrics
RU2264008C2 (ru) Способ изготовления заграждающих и пропускающих частотно-селективных мембран
Logan et al. Advanced packaging of integrated passive devices for RF applications
CN102686341A (zh) 扁平形状的Ni粒子、使用其的层叠陶瓷电子部件、以及扁平形状的Ni粒子的制造方法
Shorthouse et al. Inorganic materials solution for multi-chip modules and high speed multi-layer hybrids
Minalgiene et al. Very fine line photoimageable thick film technology developed at hibridas
Lakeman et al. High‐resolution integration of passives using micro‐contact printing (μCP)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination