CN113830724A - 带腔体器件的气密封装结构和制造方法 - Google Patents

带腔体器件的气密封装结构和制造方法 Download PDF

Info

Publication number
CN113830724A
CN113830724A CN202111175740.5A CN202111175740A CN113830724A CN 113830724 A CN113830724 A CN 113830724A CN 202111175740 A CN202111175740 A CN 202111175740A CN 113830724 A CN113830724 A CN 113830724A
Authority
CN
China
Prior art keywords
cavity
cover plate
semiconductor component
holes
sealed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111175740.5A
Other languages
English (en)
Other versions
CN113830724B (zh
Inventor
丁希聪
凌方舟
储莉玲
蒋乐跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Memsic Semiconductor Wuxi Co Ltd
Original Assignee
Memsic Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Memsic Semiconductor Wuxi Co Ltd filed Critical Memsic Semiconductor Wuxi Co Ltd
Priority to CN202111175740.5A priority Critical patent/CN113830724B/zh
Priority claimed from CN202111175740.5A external-priority patent/CN113830724B/zh
Publication of CN113830724A publication Critical patent/CN113830724A/zh
Application granted granted Critical
Publication of CN113830724B publication Critical patent/CN113830724B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/0035—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0041—Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS maintaining a controlled atmosphere with techniques not provided for in B81B7/0038
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00269—Bonding of solid lids or wafers to the substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00277—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS
    • B81C1/00293—Processes for packaging MEMS devices for maintaining a controlled atmosphere inside of the cavity containing the MEMS maintaining a controlled atmosphere with processes not provided for in B81C1/00285
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0242—Gyroscopes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)

Abstract

本发明提供一种带腔体器件的气密封装结构和制造方法，带腔体器件的气密封装结构包括：半导体部件；盖板；键合层，其位于半导体部件和盖板之间；第一腔体，其位于半导体部件和盖板之间且被部分密封；第二腔体，其位于半导体部件和盖板之间且被部分密封；若干第一通孔，其贯穿盖板至第一腔体；若干第二通孔，其贯穿盖板至第二腔体；第一密封层，其设置于盖板远离所述半导体部件的一侧表面，以密封所述若干第一通孔；第二密封层，其设置于所述第一密封层远离所述盖板的一侧表面，以密封所述若干第二通孔。与现有技术相比，本发明可以为带腔体器件提供更高的真空度，且不同芯片气压的均匀度好，进而提高带腔体器件的性能，改善良率。

Description

带腔体器件的气密封装结构和制造方法
【技术领域】
本发明属于MEMS(Micro-Electro-Mechanical System，微机电系统)器件领域，尤其涉及一种带腔体器件的气密封装结构和制造方法，其可以将不同工作气压要求和/或不同气体成分要求的MEMS封装在同一片晶圆上。
【背景技术】
微惯性传感器的可动结构均需要一定空腔提供可动空间，空腔通常由两个或多个晶圆在工艺制造过程中键合形成。现有的消费级惯性IMU(Inertial Measurement Uni，即惯性测量单元)将加速度计和陀螺仪在同一个晶圆上加工制作，而它们对封装气压要求又不同，陀螺仪所需的封装气压低于加速度计的封装气压，如何实现双腔体不同气压的封装是工艺制造中的一个难点。
【发明内容】
本发明的目的之一在于提供一种带腔体器件的气密封装结构和制造方法，其可以为带腔体器件提供更高的真空度(极低的气压)，且不同芯片气压的均匀度好，进而提高带腔体器件的性能，改善良率。
根据本发明的一个方面，本发明提供一种带腔体器件的气密封装结构，其包括：半导体部件；盖板；键合层，其位于所述半导体部件和盖板之间，以将所述半导体部件和盖板键合在一起；第一腔体，其位于所述半导体部件和盖板之间，且被所述键合层围绕并被部分密封；第二腔体，其位于所述半导体部件和盖板之间，且所述第二腔体位于所述第一腔体的一侧，所述第二腔体被所述键合层围绕并被部分密封；若干第一通孔，其贯穿所述盖板至第一腔体；若干第二通孔，其贯穿所述盖板至第二腔体；第一密封层，其设置于所述盖板远离所述半导体部件的一侧表面，以密封所述若干第一通孔，使所述第一腔体完全密封；第二密封层，其设置于所述第一密封层远离所述盖板的一侧表面，以密封所述若干第二通孔，使所述第二腔体完全密封。
根据本发明的另一个方面，本发明提供一种带腔体器件的气密封装结构的制造方法，其包括：提供半导体部件和盖板，所述盖板中设置有贯穿所述盖板的若干第一通孔和若干第二通孔；将所述半导体部件和盖板通过键合层键合在一起，此时，在所述半导体部件和盖板之间形成第一腔体和第二腔体，所述第一腔体被所述键合层围绕以被部分密封，且所述第一腔体通过所述若干第一通孔与外界相连通；所述第二腔体被所述键合层围绕以被部分密封，且所述第二腔体通过所述若干第二通孔与外界相连通；在第一封装环境下，在所述盖板远离所述半导体部件的一侧表面沉积第一密封层，以密封所述若干第一通孔，使所述第一腔体完全密封；在第二封装环境下，在所述第一密封层远离所述盖板的一侧表面沉积第二密封层，以密封所述若干第二通孔，使所述第二腔体完全密封。
与现有技术相比，本发明采用体硅工艺加工制作带腔体器件的气密封装结构，其盖板上刻蚀有贯穿所述盖板的通孔，先通过键合方式得到收容有第一微机电系统器件的第一腔体和收容有第二微机电系统器件的第二腔体，然后，在盖板上依次覆盖两层密封层，第一层密封层用于密封与第一腔体连通的通孔，以使第一腔体完全密封；第二层密封层用于密封与第二腔体连通的通孔，以使第二腔体完全密封。这样，本发明可以为带腔体器件提供更高的真空度(极低的气压)，且不同芯片气压的均匀度好，进而提高带腔体器件的性能，改善良率。
【附图说明】
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。其中：
图1为本发明中的带腔体器件的气密封装结构的制造方法在一个实施例中的流程图；
图2为本发明在一个实施例中提供的半导体部件200的部分纵剖面图；
图3为本发明在一个实施例中提供的盖板300的部分纵剖面图；
图4为本发明在一个实施例中将图2所示的半导体部件和图3所示的盖板键合后形成的键合结构的部分纵剖面图；
图5为本发明在一个实施例中对图4所示的键合结构沉积第一密封层后形成的气密封装结构的部分纵剖面图；
图6为本发明在一个实施例中对图5所示的气密封装结构沉积第二密封层后形成的气密封装结构的部分纵剖面图；
图7为本发明在一个实施例中的带腔体器件的气密封装结构的部分纵剖面图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。
请参考图1所示，其为本发明中的带腔体器件的气密封装结构的制造方法在一个实施例中的流程图。所述制造方法包括如下步骤。
步骤110、如图2和图3所示，提供半导体部件200和盖板300。其中，图2为本发明在一个实施例中提供的半导体部件200的部分纵剖面图；图3为本发明在一个实施例中提供的盖板300的部分纵剖面图。
在图2所示的实施例中，半导体部件200包括：第一表面210，与该第一表面210相对的第二表面220，第一微机电系统器件230、第二微机电系统器件240。其中，第一微机电系统器件230和第二微机电系统器件240位于半导体部件200的第一表面210上且沿所述半导体部件200的第一表面210间隔排布。
第一微机电系统器件230和第二微机电系统器件240可以为不同类型的器件，其要求的工作气体气压和/或工作气体成分不同，比如，第一微机电系统器件230为陀螺仪，第二微机电系统器件240为加速度计，或者反之也可。
在图3所示的实施例中，所述盖板300包括第一表面310，与该第一表面310相对的第二表面320，第一凹槽330和第二凹槽340，以及若干个第一通孔350和若干个第二通孔360。其中，第一凹槽330和第二凹槽340形成于盖板300的第一表面310，且沿盖板300的第一表面310间隔排布；所述第一通孔350自所述盖板300的第二表面320贯穿所述盖板300至所述第一凹槽330；所述第二通孔360自所述盖板300的第二表面320贯穿所述盖板300至所述第二凹槽340，且若干个第一通孔350和若干个第二通孔360沿盖板300的第二表面320间隔排布。在一个实施例中，第一凹槽330和第二凹槽340可采用干法或者湿法刻蚀得到；盖板300可以为硅晶圆或者玻璃。
步骤120、如图4所示，将所述半导体部件200的第一表面210和盖板300的第一表面310相对，并通过位于所述半导体部件200的第一表面210和盖板300的第一表面310之间的键合层400，将所述半导体部件200和盖板300键合在一起，以形成键合结构。图4为本发明在一个实施例中，将图2所示的半导体部件和图3所示的盖板键合后形成的键合结构的部分纵剖面图。其中，在所述半导体部件200的第一表面210和盖板300的第一表面310之间形成第一腔体A和第二腔体B，第一腔体A被所述键合层400完全围绕以被部分密封，且所述第一腔体A通过所述若干第一通孔350与外界相连通；所述第二腔体B被键合层400完全围绕以被部分密封，且所述第二腔体B通过所述若干第二通孔360与外界相连通。
半导体部件200和盖板300的键合方式可采用粘合剂/阳极键合、金属键合和混合金属/聚合物晶圆键合等。当所述半导体部件200和盖板300键合在一起时，所述第一凹槽330与第一微机电系统器件230所在区域(或周围)的所述半导体部件200的第一表面210扣合，以形成第一腔体A，第一微机电系统器件230收容于所述第一腔体A内；所述第二凹槽340与第二微机电系统器件240所在区域(或周围)的所述半导体部件200的第一表面210扣合，以形成第二腔体B，第二微机电系统器件240收容于所述第二腔体B内。也就是说，当所述半导体部件200和盖板300键合在一起时，第一微机电系统器件230位于第一腔体A中，第二微机电系统器件240位于所述第二腔体B中，且在键合后，第一腔体A仍通过若干个第一通孔350与外部连通，第一通孔350用来调节第一腔体A的气压和气体成分；第二腔体B仍通过若干个第二通孔360与外部连通，第二通孔360用来调节第二腔体B的气压和气体成分。
步骤130、如图5所示，在第一封装环境下，通过在所述盖板300远离所述半导体部件200的一侧表面(即所述盖板300的第二表面320)沉积第一密封层500，以密封所述若干第一通孔350，从而使所述第一腔体A完全密封。图5为本发明在一个实施例中对图4所示的键合结构沉积第一密封层500后形成的气密封装结构的部分纵剖面图。在图5所示的实施例中，所述第一密封层500密封所述若干第一通孔350，从而实现第一腔体A的完全密封；所述第一密封层500未密封所述若干第二通孔360，第二腔体B仍通过若干个第二通孔360与外部连通。
通过调整所述第一封装环境的气体气压和气体成分来调整完全密封的所述第一腔体A的气体气压和气体成分，例如，完全密封后的第一腔体A内的气压可以由沉积第一密封层500时的第一封装环境的气压及该过程中的其他工艺参数决定。
步骤140、如图6所示，在第二封装环境下，通过在所述第一密封层500远离所述盖板300的一侧表面沉积第二密封层600，以密封所述若干第二通孔360，从而使所述第二腔体B完全密封。图6为本发明在一个实施例中对图5所示的气密封装结构沉积第二密封层600后形成的气密封装结构的部分纵剖面图。在图6所示的实施例中，所述第二密封层600密封所述若干第二通孔360，从而实现第二腔体B的完全密封。
通过调整所述第二封装环境的气体气压和气体成分来调整完全密封的所述第二腔体B的气体气压和气体成分，例如，完全密封后的第二腔体B内的气压可以由沉积第二密封层600时的第二封装环境的气压及该过程中的其他工艺参数决定。
其中，完全密封后的第一腔体A的气压大于完全密封后的第二腔体B的气压，也可以小于完全密封后的第二腔体B的气压，具体可通过调节第一封装环境和第二封装环境气压的大小各自来确定。在一个实施例中，较低气压的空腔A中的第一微机电系统器件230可以是陀螺仪，较高气压的空腔B中的第二微机电系统器件240可以是加速度计。
在5和图6所示的具体实施例中，第一密封层500为第一氧化硅薄膜，可以采用PECVD(Plasma Enhanced Chemical Vapor Deposition，即等离子体增强化学气相沉积法)形成第一氧化硅薄膜；第二密封层600为第二氧化硅薄膜，可以采用APCVD(AtmosphericPressure Chemical Vapor Deposition，即常压化学气相淀积)工艺形成第二氧化硅薄膜。
根据本发明的另一个方面，本发明提供一种带腔体器件的气密封装结构。
请参考图7所示，其为本发明在一个实施例中的带腔体器件的气密封装结构的部分纵剖面图。图7所示的带腔体器件的气密封装结构包括半导体部件200、盖板300、键合层400、第一密封层500、第二密封层600、第一腔体A和第二腔体B。
在图7所示的实施例中，半导体部件200包括：第一表面210，与该第一表面210相对的第二表面220，第一微机电系统器件230、第二微机电系统器件240。其中，第一微机电系统器件230和第二微机电系统器件240位于半导体部件200的第一表面210上且沿所述半导体部件200的第一表面210间隔排布。
第一微机电系统器件230和第二微机电系统器件240可以为不同类型的器件，其要求的工作气体气压和/或工作气体成分不同，比如，第一微机电系统器件230为陀螺仪，第二微机电系统器件240为加速度计，或者反之也可。
在图7所示的实施例中，所述盖板300包括第一表面310，与该第一表面310相对的第二表面320，第一凹槽330和第二凹槽340，以及若干个第一通孔350和若干个第二通孔360。其中，第一凹槽330和第二凹槽340形成于盖板300的第一表面310，且沿盖板300的第一表面310间隔排布；所述第一通孔350自所述盖板300的第二表面320贯穿所述盖板300至所述第一凹槽330；所述第二通孔360自所述盖板300的第二表面320贯穿所述盖板300至所述第二凹槽340；且若干个第一通孔350和若干个第二通孔360沿盖板300的第二表面320间隔排布。
在图7所示的实施例中，键合层400位于半导体部件200的第一表面210和盖板300的第一表面310之间，以将半导体部件200第一表面210和盖板300的第一表面310键合在一起。键合层400用于晶圆键合，其可通过薄膜沉积等方式来实现。第一凹槽330和第二凹槽340可采用干法或者湿法刻蚀得到。盖板300可以为硅晶圆或者玻璃。第一腔体A位于半导体部件200的第一表面210和盖板300的第一表面310之间，其被所述键合层220完全围绕以被部分密封，且所述第一腔体A通过所述若干第一通孔350与外界相连通；第二腔体B位于半导体部件200的第一表面210和盖板300的第一表面310之间，且所述第二腔体B位于所述第一腔体A的一侧，所述第二腔体B被所述键合层220完全围绕并被部分密封(或所述键合层220分别环绕第一腔体A和第二腔体B)，且所述第二腔体B通过所述若干第二通孔360与外界相连通。
半导体部件200和盖板300的键合方式可采用粘合剂/阳极键合、金属键合和混合金属/聚合物晶圆键合等。所述第一凹槽330与第一微机电系统器件230所在区域(或周围)的所述半导体部件200的第一表面210扣合，以形成第一腔体A，第一微机电系统器件230收容于所述第一腔体A内；所述第二凹槽340与第二微机电系统器件240所在区域(或周围)的所述半导体部件200的第一表面210扣合，以形成第二腔体B，第二微机电系统器件240收容于所述第二腔体B内。也就是说，当所述半导体部件200和盖板300键合在一起时，第一微机电系统器件230位于第一腔体A中，第二微机电系统器件240位于所述第二腔体B中，且在键合后，第一腔体A仍通过若干个第一通孔350与外部连通，第一通孔350用来调节第一腔体A的气压和气体成分；第二腔体B仍通过若干个第二通孔360与外部连通，第二通孔360用来调节第二腔体B的气压和气体成分。
在图7所示的实施例中，第一密封层500设置于所述盖板300远离所述半导体部件200的一侧表面(即所述盖板300的第二表面320，以密封所述若干第一通孔350，从而使所述第一腔体A完全密封。第一密封层500是在第一封装环境下通过沉积形成的。需要说明的是，所述第一密封层500密封所述若干第一通孔350，从而实现第一腔体A的完全密封；所述第一密封层500并未密封所述若干第二通孔360。通过调整所述第一封装环境的气体气压和气体成分来调整完全密封的所述第一腔体A的气体气压和气体成分，例如，完全密封后的第一腔体A内的气压可以由沉积第一密封层500时的第一封装环境的气压及该过程中的其他工艺参数决定。
在图7所示的实施例中，第二密封层600设置于所述第一密封层500远离所述盖板300的一侧表面，以密封所述若干第二通孔360，从而使所述第二腔体B完全密封。第二密封层600是在第二封装环境下通过沉积形成的。通过调整所述第二封装环境的气体气压和气体成分来调整完全密封的所述第二腔体B的气体气压和气体成分，例如，完全密封后的第二腔体B内的气压可以由沉积第二密封层600时的第二封装环境的气压及该过程中的其他工艺参数决定。
其中，完全密封后的第一腔体A的气压大于完全密封后的第二腔体B的气压，也可以小于完全密封后的第二腔体B的气压，具体可通过调节第一封装环境和第二封装环境气压的大小各自来确定。在一个实施例中，较低气压的空腔A中的第一微机电系统器件230可以是陀螺仪，较高气压的空腔B中的第二微机电系统器件240可以是加速度计。
在图7所示的具体实施例中，第一密封层500为第一氧化硅薄膜，可以采用PECVD(Plasma Enhanced Chemical Vapor Deposition，即等离子体增强化学气相沉积法)形成第一氧化硅薄膜；第二密封层600为第二氧化硅薄膜，可以采用APCVD(AtmosphericPressure Chemical Vapor Deposition，即常压化学气相淀积)工艺形成第二氧化硅薄膜。
综上所述，本发明采用体硅工艺加工制作带腔体器件的气密封装结构。所述带腔体器件的气密封装结构半导体部件200；盖板300；键合层400，其位于所述半导体部件200和盖板300之间，以将所述半导体部件200和盖板300键合在一起；第一腔体A，其位于所述半导体部件200和盖板300之间，且被所述键合层400围绕并被部分密封；第二腔体B，其位于所述半导体部件200和盖板300之间，且所述第二腔体B位于所述第一腔体A的一侧，所述第二腔体B被所述键合层400围绕并被部分密封；若干第一通孔350，其贯穿所述盖板300至第一腔体A；若干第二通孔360，其贯穿所述盖板300至第二腔体B；第一密封层500，其设置于所述盖板300远离所述半导体部件200的一侧表面，以密封所述若干第一通孔350，使所述第一腔体A完全密封；第二密封层600，其设置于所述第一密封层500远离所述盖板300的一侧表面，以密封所述若干第二通孔360，使所述第二腔体B完全密封。这样，本发明可以为带腔体器件提供更高的真空度(极低的气压)，且不同芯片气压的均匀度好，进而提高带腔体器件的性能，改善良率。
在本发明中，“连接”、“相连”、“连”、“接”等表示电性连接的词语，如无特别说明，则表示直接或间接的电性连接。
以上所述仅为本发明的较佳实施方式，本发明的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本发明揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护范围内。

Claims (14)

1.一种带腔体器件的气密封装结构，其特征在于，其包括：
半导体部件；
盖板；
键合层，其位于所述半导体部件和盖板之间，以将所述半导体部件和盖板键合在一起；
第一腔体，其位于所述半导体部件和盖板之间，且被所述键合层围绕并被部分密封；
第二腔体，其位于所述半导体部件和盖板之间，且所述第二腔体位于所述第一腔体的一侧，所述第二腔体被所述键合层围绕并被部分密封；
若干第一通孔，其贯穿所述盖板至第一腔体；
若干第二通孔，其贯穿所述盖板至第二腔体；
第一密封层，其设置于所述盖板远离所述半导体部件的一侧表面，以密封所述若干第一通孔，使所述第一腔体完全密封；
第二密封层，其设置于所述第一密封层远离所述盖板的一侧表面，以密封所述若干第二通孔，使所述第二腔体完全密封。
2.根据权利要求1所述的带腔体器件的气密封装结构，其特征在于，
完全密封的所述第一腔体内的气压和完全密封的所述第二腔体内的气压不同；和/或
完全密封的所述第一腔体内的气体成分和完全密封的所述第二腔体内的气体成分不同；和/或
所述第一腔体内的第一微机电系统器件和所述第二腔体内的第二微机电系统器件不同。
3.根据权利要求1所述的带腔体器件的气密封装结构，其特征在于，
所述盖板还包括形成于所述盖板的第一表面的第一凹槽和第二凹槽，所述第一凹槽和第二凹槽沿所述盖板的第一表面间隔排布；
所述半导体部件还包括位于所述半导体部件的第一表面的第一微机电系统器件和第二微机电系统器件，所述第一微机电系统器件和第二微机电系统器件沿所述半导体部件的第一表面间隔排布；
所述第一凹槽与所述第一微机电系统器件所在区域的所述半导体部件的第一表面扣合，以形成第一腔体，所述第一微机电系统器件收容于所述第一腔体内；所述第二凹槽与所述第二微机电系统器件所在区域的所述半导体部件的第一表面扣合，以形成第二腔体，所述第二微机电系统器件收容于所述第二腔体内。
4.根据权利要求3所述的带腔体器件的气密封装结构，其特征在于，
收容于所述第一腔体内的第一微机电系统器件为陀螺仪；
收容于所述第二腔体内的第二微机电系统器件为加速度计。
5.根据权利要求1-4任一所述的带腔体器件的气密封装结构，其特征在于，
所述第一密封层是在第一封装环境下沉积于所述盖板上的，其用于密封所述若干第一通孔，使所述第一腔体完全密封；
所述第二密封层是在第二封装环境下沉积于所述第一密封层上的，其用于密封所述若干第二通孔，使所述第二腔体完全密封；
通过调整第一封装环境的气体气压和气体成分来调整完全密封的所述第一腔体的气体气压和气体成分；通过调整第二封装环境的气体气压和气体成分来调整完全密封的所述第二腔体的气体气压和气体成分。
6.根据权利要求5所述的带腔体器件的气密封装结构，其特征在于，
所述第一密封层为第一氧化硅薄膜；
所第二密封层为第二氧化硅薄膜。
7.根据权利要求6所述的带腔体器件的气密封装结构，其特征在于，
采用等离子体增强化学气相沉积法形成第一氧化硅薄膜；
采用常压化学气相淀积工艺形成第二氧化硅薄膜。
8.一种带腔体器件的气密封装结构的制造方法，其特征在于，其包括：
提供半导体部件和盖板，所述盖板中设置有贯穿所述盖板的若干第一通孔和若干第二通孔；
将所述半导体部件和盖板通过键合层键合在一起，此时，在所述半导体部件和盖板之间形成第一腔体和第二腔体，所述第一腔体被所述键合层围绕以被部分密封，且所述第一腔体通过所述若干第一通孔与外界相连通；所述第二腔体被所述键合层围绕以被部分密封，且所述第二腔体通过所述若干第二通孔与外界相连通；
在第一封装环境下，在所述盖板远离所述半导体部件的一侧表面沉积第一密封层，以密封所述若干第一通孔，使所述第一腔体完全密封；
在第二封装环境下，在所述第一密封层远离所述盖板的一侧表面沉积第二密封层，以密封所述若干第二通孔，使所述第二腔体完全密封。
9.根据权利要求8所述的带腔体器件的气密封装结构的制造方法，其特征在于，
完全密封的所述第一腔体内的气压和完全密封的所述第二腔体内的气压不同；和/或
完全密封的所述第一腔体内的气体成分和完全密封的所述第二腔体内的气体成分不同；和/或
所述第一腔体内的第一微机电系统器件和所述第二腔体内的第二微机电系统器件不同。
10.根据权利要求8所述的带腔体器件的气密封装结构的制造方法，其特征在于，
所述盖板还包括形成于所述盖板的第一表面的第一凹槽和第二凹槽，所述第一凹槽和第二凹槽沿所述盖板的第一表面间隔排布；
所述半导体部件还包括位于所述半导体部件的第一表面的第一微机电系统器件和第二微机电系统器件，所述第一微机电系统器件和第二微机电系统器件沿所述半导体部件的第一表面间隔排布；
当所述半导体部件和盖板键合在一起时，所述第一凹槽与所述第一微机电系统器件所在区域的所述半导体部件的第一表面扣合，以形成第一腔体，所述第一微机电系统器件收容于所述第一腔体内；所述第二凹槽与所述第二微机电系统器件所在区域的所述半导体部件的第一表面扣合，以形成第二腔体，所述第二微机电系统器件收容于所述第二腔体内。
11.根据权利要求10所述的带腔体器件的气密封装结构的制造方法，其特征在于，
收容于所述第一腔体内的第一微机电系统器件为陀螺仪；
收容于所述第二腔体内的第二微机电系统器件为加速度计。
12.根据权利要求8-11任一所述的带腔体器件的气密封装结构的制造方法，其特征在于，
通过调整第一封装环境的气体气压和气体成分来调整完全密封的所述第一腔体的气体气压和气体成分；通过调整第二封装环境的气体气压和气体成分来调整完全密封的所述第二腔体的气体气压和气体成分。
13.根据权利要求12所述的带腔体器件的气密封装结构的制造方法，其特征在于，
所述第一密封层为第一氧化硅薄膜；
所第二密封层为第二氧化硅薄膜。
14.根据权利要求13所述的带腔体器件的气密封装结构，其特征在于，
采用等离子体增强化学气相沉积法形成第一氧化硅薄膜；
采用常压化学气相淀积工艺形成第二氧化硅薄膜。
CN202111175740.5A 2021-10-09 带腔体器件的气密封装结构和制造方法 Active CN113830724B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111175740.5A CN113830724B (zh) 2021-10-09 带腔体器件的气密封装结构和制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111175740.5A CN113830724B (zh) 2021-10-09 带腔体器件的气密封装结构和制造方法

Publications (2)

Publication Number Publication Date
CN113830724A true CN113830724A (zh) 2021-12-24
CN113830724B CN113830724B (zh) 2024-05-31

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220324702A1 (en) * 2021-04-07 2022-10-13 Texas Instruments Incorporated Mems encapsulation employing lower pressure and higher pressure deposition processes

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140008738A1 (en) * 2012-06-26 2014-01-09 Wispry Mems die and methods with multiple-pressure sealing
CN103552980A (zh) * 2013-11-15 2014-02-05 安徽北方芯动联科微系统技术有限公司 Mems芯片圆片级封装方法及其单片超小型mems芯片
CN105565248A (zh) * 2016-02-23 2016-05-11 美新半导体（无锡）有限公司 带腔体器件的气密封装结构和制造方法
CN105668502A (zh) * 2016-03-24 2016-06-15 美新半导体（无锡）有限公司 一种带腔体器件的气密封装结构及其制造方法
CN216303266U (zh) * 2021-10-09 2022-04-15 美新半导体（无锡）有限公司 带腔体器件的气密封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140008738A1 (en) * 2012-06-26 2014-01-09 Wispry Mems die and methods with multiple-pressure sealing
CN103552980A (zh) * 2013-11-15 2014-02-05 安徽北方芯动联科微系统技术有限公司 Mems芯片圆片级封装方法及其单片超小型mems芯片
CN105565248A (zh) * 2016-02-23 2016-05-11 美新半导体（无锡）有限公司 带腔体器件的气密封装结构和制造方法
CN105668502A (zh) * 2016-03-24 2016-06-15 美新半导体（无锡）有限公司 一种带腔体器件的气密封装结构及其制造方法
CN216303266U (zh) * 2021-10-09 2022-04-15 美新半导体（无锡）有限公司 带腔体器件的气密封装结构

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220324702A1 (en) * 2021-04-07 2022-10-13 Texas Instruments Incorporated Mems encapsulation employing lower pressure and higher pressure deposition processes
US11834331B2 (en) * 2021-04-07 2023-12-05 Texas Instruments Incorporated MEMS encapsulation employing lower pressure and higher pressure deposition processes

Similar Documents

Publication Publication Date Title
US8035209B2 (en) Micromechanical device which has cavities having different internal atmospheric pressures
CN102556939B (zh) 用于三层芯片级mems器件的系统和方法
US8748998B2 (en) Sensor module
US7378294B2 (en) Wafer-level sealed microdevice having trench isolation and methods for making the same
CN106145025B (zh) 用于mems器件中的气密密封的具有锥形侧壁的凹槽
US9000544B2 (en) MEMS package structure
JP2008501535A (ja) 複数の空洞を備えた微細構造の構成要素及び該構成要素の製造のための方法
CN103818874B (zh) Mems结构与处理电路集成系统的封装方法
US9701533B2 (en) Package structure including a cavity coupled to an injection gas channel composed of a permeable material
CN103229290B (zh) 薄芯片在载体衬底上的低共熔压焊
Messana et al. Packaging of large lateral deflection MEMS using a combination of fusion bonding and epitaxial reactor sealing
CN216303266U (zh) 带腔体器件的气密封装结构
CN112265956B (zh) 一种不同真空度封装的mems圆片级真空封装方法
US10029911B2 (en) Micromechanical component including a diffusion stop channel
CN113830724B (zh) 带腔体器件的气密封装结构和制造方法
US8378433B2 (en) Semiconductor device with a controlled cavity and method of formation
CN113830724A (zh) 带腔体器件的气密封装结构和制造方法
CN103063352B (zh) 微机电系统压力传感器及其制作方法、微机电系统
TWI756282B (zh) 微機械構件的製造方法
CN216303265U (zh) 带腔体器件的气密封装结构
CN216303263U (zh) 带腔体器件的气密封装结构
CN113636521A (zh) 带腔体器件的气密封装结构和制造方法
CN113816331A (zh) 带腔体器件的气密封装结构
CN113816331B (zh) 带腔体器件的气密封装结构
CN216303264U (zh) 带腔体器件的气密封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant