CN113811860A - 提高存储系统中选定卷的高速缓存命中率 - Google Patents

提高存储系统中选定卷的高速缓存命中率 Download PDF

Info

Publication number
CN113811860A
CN113811860A CN202080032964.8A CN202080032964A CN113811860A CN 113811860 A CN113811860 A CN 113811860A CN 202080032964 A CN202080032964 A CN 202080032964A CN 113811860 A CN113811860 A CN 113811860A
Authority
CN
China
Prior art keywords
preferred
cache
preferred storage
storage element
volume
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080032964.8A
Other languages
English (en)
Inventor
L·M·古普塔
B·A·彼得森
K·阿什
K·安德森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN113811860A publication Critical patent/CN113811860A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0815—Cache consistency protocols
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G06F12/0868—Data transfer between cache memory and other subsystems, e.g. storage devices or host systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0891—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using clearing, invalidating or resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/123—Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/12—Replacement control
    • G06F12/121—Replacement control using replacement algorithms
    • G06F12/126—Replacement control using replacement algorithms with special data handling, e.g. priority of data or instructions, handling errors or pinning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1021—Hit rate improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/26—Using a specific storage system architecture
    • G06F2212/261—Storage comprising a plurality of storage devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

公开了一种用于在使用同步I/O时提高选定卷的高速缓存命中率的方法。在一个实施例中，这样的方法包括在高速缓存中建立来自非优选存储区域的非优选存储元素的第一集合。所述方法进一步在高速缓存中建立来自优选存储区域的优选存储元素的第二集合。该方法计算非优选存储元素在逐出之前驻留在高速缓存中的预期寿命。该方法还执行高速缓存的逐出策略，其中，优选存储元素被保持在高速缓存中的时间比非优选存储元素的预期寿命更长。还公开了相应的系统和计算机程序产品。

Description

提高存储系统中选定卷的高速缓存命中率
技术领域
本发明涉及用于提高存储系统内的选定卷的高速缓存命中率的系统和方法。
背景技术
当应用执行I/O请求时，可能要执行若干过程才能完成请求。这些过程影响I/O等待时间，I/O等待时间可能是应用响应时间的重要部分。zHyperLink是被设计为通过在主机系统和存储系统之间提供快速、可靠和直接的通信路径来减少I/O等待时间的技术。这是通过在z/OS主机系统和存储系统上安装zHyperLink适配器并且使用zHyperLink电缆将部件连接在一起而实现的。此配置在主机系统与存储系统之间产生点对点连接，与zHigh-Performance
Figure BDA0003333246160000011
(zHPF)相比，其将I/O响应时间减少多达10倍。通过使用同步I/O请求来实现这样的低响应时间，同步I/O请求减少了某些功能(诸如I/O中断和z/OS调度操作)所需的时间量。
使用诸如zHPF的技术可用的标准I/O处理需要I/O操作以执行一系列耗时任务，诸如z/OS分派、中断处理、CPU排队和L1/L2处理器高速缓存重新加载。这些任务和I/O处理所需的其他任务可使得I/O响应时间与在虚拟存储器内传送数据相比相对较长，其中响应时间为130+微秒加上中断处理和CPU分派时间。
通常，使用zHyperLink或同步I/O，当执行同步I/O操作时，主机系统上的CPU等待或“旋转”，直到I/O完成或达到超时值。zHyperLink可以显著减少完成I/O所需的时间，因为不再需要分派、中断处理、CPU队列时间和CPU高速缓存重新加载活动。这节省了与正常I/O操作中涉及的两个上下文交换相关联的处理器时间，使线程休眠并然后重新调度它，以及执行I/O中断。
为了实现与同步I/O(例如，zHyperLink)相关联的改进的I/O响应时间，用于处理I/O的代码路径需要被高度优化。延迟同步I/O操作(例如，高速缓存未命中)的任何条件可导致向主机系统返回通知，且使用较慢通信路径(例如，zHPF)来重试所述操作。同步I/O仅在微代码能在非常短的时间量(诸如10-30微秒)内完成同步I/O操作时才成功。如果同步I/O操作在该时间量内不能完成，则同步I/O操作可能失败并且主机系统可能需要在诸如FICON的非最优路径上重试操作。
鉴于上述内容，所需要的是当使用诸如zHyperLink之类的同步I/O技术时提高选定卷的高速缓存命中率的系统和方法。这样的系统和方法将理想地减少或防止可能阻碍执行同步I/O操作的延迟。
发明内容
响应于现有技术水平，具体地，响应于当前可用的系统和方法尚未完全解决的本领域中的问题和需要，开发了本发明。相应地，开发用以在使用同步I/O过程时提高选定卷的高速缓存命中率的系统和方法。本发明的特征和优点将从以下描述和所附权利要求书中变得更加清楚，或者可以通过如下文所述的本发明的实践来学习。
与前述一致，公开了一种用于在使用同步I/O时提高选定卷的高速缓存命中率的方法。在一个实施例中，这样的方法包括在高速缓存中建立来自非优选存储区域的非优选存储元素的第一集合。所述方法进一步在所述高速缓存中建立来自优选存储区域的优选存储元素的第二集合。该方法计算非优选存储元素在逐出之前驻留在高速缓存中的预期寿命。该方法还执行高速缓存的逐出策略，其中，优选存储元素被保持在高速缓存中的时间达非优选存储元素的预期寿命的至少某个倍数。在某些实施例中，该方法通过从第一集合中的最近最常使用的非优选存储元素的时间戳中减去第一集合中的最近最少使用的非优选存储元素的时间戳来计算预期寿命。所公开的方法减少或防止在访问优选存储区域时可能损害同步I/O(例如，zHyperLink)过程的操作的延迟。
本文还公开了并要求保护相应的系统和计算机程序产品。
附图说明
为了容易理解本发明的优点，上面简要描述的本发明的更具体描述将通过参考附图中示出的具体实施例来呈现。应理解，这些附图仅描绘了本发明的典型实施例，并且因此不被认为是限制本发明的范围，将通过使用附图用附加特征和细节来描述和解释本发明的实施例，在附图中：
图1是示出其中可以实现根据本发明的系统和方法的网络环境的一个实例的高级框图；
图2是示出用于图1的网络环境中的存储系统的一个示例的高级框图；
图3是示出主机系统与存储系统之间的不同通信路径的高级框图；
图4是示出用于在使用同步I/O时提高选定卷的高速缓存命中率的系统的高级框图；
图5是示出根据本发明的优化模块内的各种示例性子模块的高级框图；
图6是示出用于从高速缓存逐出存储元素以便在提供对优选存储元素的优先的同时释放高速缓存中的空间的方法的一个实施例的流程图；
图7是示出主机系统向存储系统发送命令和/或列表以指定哪些卷应被视为优选和非优选的高级框图；
图8是示出用于从高速缓存逐出存储元素以便释放高速缓存中的空间同时提供对优选存储元素的优先的替代方法的流程图；
图9是示出主机系统向存储系统发送驻留期乘数以指示应用于优选卷的高速缓存优先有多强的高级框图；
图10是示出用于调节优选卷的高速缓存优先的优先调节模块的高级框图；
图11是示出了优选卷和相关联的驻留期乘数的列表的第一示例的高级框图；
图12是示出了优选卷和相关联的驻留期乘数的列表的第二示例的高级框图；
图13是示出了用于具有相同驻留期乘数的每组优选卷的LRU列表，以及用于非优选卷的LRU列表的高级框图；以及
图14是示出用于使用诸如图13中所示的LRU列表之类的LRU列表从高速缓存逐出存储元素的方法的流程图。
具体实施方式
将容易理解的是，如在本文的附图中大体描述和图示的，本发明的部件可以以各种不同的配置布置和设计。因此，如附图中表示的本发明的实施方式的以下更详细的描述并不旨在限制所要求保护的本发明的范围，而是仅代表根据本发明的目前预期的实施方式的某些实例。通过参考附图，将最好地理解当前描述的实施例，其中，相同的部件始终由相同的数字表示。
本发明可以体现为系统、方法和/或计算机程序产品。计算机程序产品可包括其上具有用于使处理器执行本发明的各方面的计算机可读程序指令的计算机可读存储介质(或多个介质)。
计算机可读存储介质可以为可保留和存储供指令执行设备使用的指令的有形装置。计算机可读存储介质可以是，例如但不限于，电子存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备、或者上述的任意合适的组合。计算机可读存储介质的更具体示例的非穷尽列表包括以下各项：便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式紧凑盘只读存储器(CD-ROM)、数字通用盘(DVD)、记忆棒、软盘、诸如穿孔卡之类的机械编码设备或具有记录在其上的指令的槽中的凸出结构、以及上述各项的任何合适的组合。如本文所使用的计算机可读存储介质不应被解释为暂时性信号本身，例如无线电波或其他自由传播的电磁波、通过波导或其他传输介质传播的电磁波(例如，穿过光纤电缆的光脉冲)或通过电线发射的电信号。
本文中所描述的计算机可读程序指令可以经由网络(例如，互联网、局域网、广域网和/或无线网络)从计算机可读存储介质下载到相应的计算/处理设备，或者下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光传输纤维、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配器卡或网络接口接收来自网络的计算机可读程序指令，并转发计算机可读程序指令以存储在相应计算/处理设备内的计算机可读存储介质中。
用于执行本发明的操作的计算机可读程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或以一种或多种程序设计语言的任何组合编写的源代码或目标代码，这些程序设计语言包括面向对象的程序设计语言(诸如Smalltalk、C++等)和常规的过程式程序设计语言(诸如“C”程序设计语言或类似程序设计语言)。
计算机可读程序指令可以完全地在用户计算机上执行、部分在用户计算机上执行、作为独立软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在后一种情况下，远程计算机可以通过任何类型的网络(包括局域网(LAN)或广域网(WAN))连接到用户的计算机，或者可以连接到外部计算机(例如，使用互联网服务提供商通过互联网)。在一些实施例中，包括例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)的电子电路可以通过利用计算机可读程序指令的状态信息来使电子电路个性化来执行计算机可读程序指令，以便执行本发明的各方面。
下面将参照根据本发明实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述本发明。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机可读程序指令实现。
这些计算机可读程序指令可被提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器以产生机器，使得经由计算机或其他可编程数据处理装置的处理器执行的指令创建用于实现在流程图和/或框图的或多个框中指定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中，这些指令使得计算机、可编程数据处理装置、和/或其他设备以特定方式工作，从而，其中存储有指令的计算机可读存储介质包括包含实现流程图和/或框图中的或多个方框中规定的功能/动作的方面的指令的制造品。
也可以把计算机可读程序指令加载到计算机、其他可编程数据处理装置、或其他设备上，使得在计算机、其他可编程装置、或其他设备上执行一系列操作步骤，以产生计算机实现的处理，使得在计算机、其他可编程装置、或其他设备上执行的指令实现流程图和/或框图中的或多个方框中规定的功能/动作。
参见图1，示出了网络环境100的一个示例。呈现网络环境100以示出可以实现根据本发明的系统和方法的环境的一个实例。作为示例而非限制来呈现网络环境100。实际上，除了示出的网络环境100之外，本文公开的系统和方法可适用于各种不同的网络环境。
如图所示，网络环境100包括通过网络104互连的一个或多个计算机102、106。网络104可包括例如局域网(LAN)104、广域网(WAN)104、互联网104、内联网104等。在某些实施例中，计算机102、106可以包括客户端计算机102和服务器计算机106(在此也称为“主机系统”106)两者。通常，客户端计算机102发起通信会话，而服务器计算机106等待来自客户端计算机102的请求。在某些实施例中，计算机102和/或服务器106可以连接到一个或多个内部或外部直接附接存储系统110a(例如，硬盘驱动器、固态驱动器、磁带驱动器等的阵列)。这些计算机102、106和直接连接的存储系统110a可以使用诸如ATA、SATA、SCSI、SAS、光纤通道等的协议进行通信。
在某些实施例中，网络环境100可以包括在服务器106后面的存储网络108，诸如存储区域网络(SAN)108或LAN 108(例如，当使用网络附接存储时)。这个网络108可以将服务器106连接到一个或多个存储系统，例如硬盘驱动器或固态驱动器的阵列110b、磁带库110c、单独的硬盘驱动器110d或固态驱动器110d、磁带驱动器110e、CD-ROM库等。为了访问存储系统110，主机系统106可以通过从主机106上的一个或多个端口到存储系统110上的一个或多个端口的物理连接进行通信。连接可以通过交换机、结构、直接连接等。在某些实施例中，服务器106和存储系统110可以使用诸如光纤信道(FC)的联网标准进行通信。
参见图2，示出了包含硬盘驱动器204和/或固态驱动器204的阵列的存储系统110的一个实施例。如图所示，存储系统110包括存储控制器200、一个或多个交换机202以及一个或多个存储驱动器204，诸如硬盘驱动器204或固态驱动器204(诸如基于闪存的驱动器204)。存储控制器200可以使得一个或多个主机106(例如，运行诸如z/OS、zVM等的操作系统的开放系统和/或大型机服务器106)能够访问一个或多个存储驱动器204中的数据。
在所选实施例中，存储控制器200包括一个或多个服务器206。存储控制器200还可以包括主机适配器208和设备适配器210以分别将存储控制器200连接到主机设备106和存储驱动器204。多个服务器206a、206b可以提供冗余以确保数据总是可用于连接的主机106。因此，当一个服务器206a发生故障时，另一服务器206b可以拾取发生故障的服务器206a的I/O负载，以确保I/O能够在主机106与存储驱动器204之间继续。这个过程可以称为“故障转移”。
在所选实施例中，每个服务器206可以包括一个或多个处理器212和存储器214。存储器214可包括易失性存储器(例如，RAM)以及非易失性存储器(例如，ROM、EPROM、EEPROM、硬盘、闪存等)。在某些实施例中，易失性和非易失性存储器可以存储在(一个或多个)处理器212上运行并且用于访问存储驱动器204中的数据的软件模块。这些软件模块可管理对存储驱动器204中的逻辑卷的所有读取和写入请求。
在所选实施例中，存储器214包括高速缓存218，诸如DRAM高速缓存218。无论何时主机106(例如，开放系统或大型机服务器106)执行读取操作，执行读取的服务器206可以从存储驱动器204取回数据并且在再次需要的情况下将数据保存在其高速缓存218中。如果主机106再次请求数据，则服务器206可以从高速缓存218提取数据而不是从存储驱动器204提取数据，从而节省时间和资源。类似地，当主机106执行写入(write)时，接收写入请求的服务器106可以将写入存储在其高速缓存218中，并且稍后将写入转储到驱动器204。当写入存储在高速缓存218中时，写入也可以存储在对端服务器206的非易失性存储(NVS)220中，从而在第一服务器206故障的情况下，可以由对端服务器206恢复写入。在某些实施例中，NVS220被实施为相对服务器206中的电池支持的存储器。
具有类似于图2所示的架构的架构的存储系统110的示例是IBM DS8000TM企业存储系统。DS8000TM是提供被设计成支持连续操作的盘存储的高性能、大容量存储控制器。然而，本文公开的系统和方法不限于与IBM DS8000TM企业存储系统110一起操作，而是可以与任何可比较或类似存储系统110一起操作，而不管制造商、产品名称或部件或与系统110相关联的部件名称如何。此外，可以受益于本发明的一个或多个实施例的任何存储系统被认为落入本发明的范围内。因此，IBM DS8000TM是以举例的方式呈现的并且不旨在是限制性的。
参见图3，当I/O请求由驻留在主机系统106上的应用执行时，可以执行若干过程来完成该请求。这些过程可影响I/O等待时间和应用响应时间。zHyperLink是被设计为通过在主机系统和存储系统110之间提供快速、可靠和直接的通信路径300来减少I/O等待时间的技术。这可以通过在主机系统106和存储系统110上安装zHyperLink适配器并且使用zHyperLink电缆连接组件来实现。该配置在主机系统106和存储系统控制器200之间创建点对点连接300。与使用例如z高性能
Figure BDA0003333246160000091
(zHPF)通信路径302等常规通信路径302相比，此技术可将I/O响应时间减少多达十倍。这样的低响应时间可以通过使用同步I/O请求来实现，这减少了某些功能(诸如I/O中断和I/O调度操作)所需要的时间量。
使用诸如zHPF的技术可用的标准I/O处理需要I/O操作来执行一系列耗时的任务，诸如z/OS分派、中断处理、CPU排队和L1/L2处理器高速缓存重新加载。这些任务和I/O处理所需的其他任务可使得I/O响应时间与在虚拟存储器内传送数据相比相对较长，其中响应时间为130+微秒加上中断处理和CPU分派时间。
使用zHyperLink，当在更高性能通信路径300上执行同步I/O时，主机系统106上的CPU可以等待或“旋转”，直到I/O完成，或达到超时值。zHyperLink可以显著减少完成I/O所需的时间，因为不再需要分派、中断处理、CPU队列时间和CPU高速缓存重新加载活动。这减少了在正常的I/O操作中执行两个上下文交换所需的处理器时间，使线程休眠并然后重新调度它，以及执行I/O中断。
为了实现与同步I/O相关联的改进的I/O响应时间，用于处理I/O的代码路径需要被高度优化。延迟同步I/O操作(例如，高速缓存未命中)的任何条件可致使将通知返回到主机系统106且经由较慢通信路径302(例如，zHPF)重试所述操作。较高性能通信路径300上的同步I/O通常仅在微代码可以在非常短的时间量(诸如10-30微秒)内完成同步I/O操作时才成功。如果在该时间量内不能完成同步I/O操作，则同步I/O操作可能失败，并且主机系统106可能需要在非最优路径302(诸如FICON)上重试操作。
参见图4，同时总体上继续参见图3，为了对存储在存储系统110的卷304中的数据执行同步I/O，所请求的数据理想地包含在高速缓存218中。高速缓存未命中可导致同步I/O操作失败且经由较慢通信路径302(例如，zHPF)重试。为了提高使用同步I/O访问的数据的高速缓存命中率，在某些实施例中，存储系统110上的卷304可以被分成优选卷304a和非优选卷304b。优选卷304a可以是优选地使用同步I/O访问的那些卷304。这些卷可以是被视为更重要或关键的卷304，或者包含性能重要或关键的数据(例如，目录等)。相比之下，非优选卷304b可以是未被指定为优选卷304a的任何卷304。
如图4所示，卷304可以由诸如磁道的存储元素402构成。来自优选卷304a的存储元素402可被指定为优选存储元素402a，而来自非优选卷304b的存储元素402可被指定为非优选存储元素402b。在任何给定时间，存储系统110的高速缓存218可分别存储来自非优选卷304b和优选卷304a的非优选存储元素402b的第一集合404b和优选存储元素402a的第二集合404a。因为优选卷304a是优先使用同步I/O的那些卷304，所以优选存储元素402a可以比非优选存储元素402b优先在高速缓存218中。这将理想地提高优选存储元素402a的高速缓存命中率，从而优化同步I/O并提高成功完成的同步I/O操作的百分比。
为了提供对高速缓存218中的优选存储元素402a比非优选存储元素402b的优先处理，可以提供优化模块400。除其他事项之外，优化模块400可以提供指定哪些卷304是优选的和非优选的的功能，以及实施其中优选存储元素402a比非优选存储元素402b在高速缓存218中驻留更长时间的高速缓存逐出策略。优化模块400及其功能将结合图5更详细地讨论。
参见图5，例示了示出优化模块400和相关联的子模块的高级框图。优化模块400和相关联的子模块可以在硬件、软件、固件或其组合中实现。通过示例而非限制的方式呈现优化模块400和相关联的子模块。在不同的实施例中，可以提供更多或更少的子模块。例如，一些子模块的功能可组合成单个子模块或更少数量的子模块，或者单个子模块的功能可分布在几个子模块上。尽管优化模块400和相关联的子模块被示出在存储系统110内，但是所有功能不必在存储系统110内实现，也不限于在存储系统110内的实现。因此，通过示例而非限制的方式提供优化模块400和相关联的子模块的位置。
如图所示，优化模块400包括建立模块500、调整模块502、预期寿命确定模块504、驻留期确定模块506和高速缓存逐出模块508中的一个或多个。建立模块500可以被配置为指定优选卷304a和非优选卷304b，如之前所讨论的那样。在某些实施例中，主机系统106将这些指定传送到存储系统110。在某些实施例中，使用在线命令或配置列表来建立优选/非优选卷304。在其他实施例中，可以将功能构建到主机系统106中以确定优选/非优选哪些卷304。例如，主机系统106可观察I/O模式并可确定应当或优先用更快的同步I/O过程来访问某些卷304。主机系统106可将这些卷304添加到优选卷304a的集合。
调整模块502可调整哪些卷304是优选的/非优选的。例如，随着时间的流逝，在卷304上访问模式或数据重要性可能会改变。在某些实施例中，调整模块502可以随着这些访问模式或数据重要性的改变而调整哪些卷304被认为是优选的/非优选的。可替代地，调整模块502可以使用户能够手动地调整被认为是优选的或非优选的的卷304。在某些实施例中，如将结合图7更详细地解释的那样，主机系统102周期性地向存储系统110发送命令和/或列表，以改变或更新哪些卷304被认为是优选的或非优选的。
预期寿命确定模块504可以被配置用于确定高速缓存218中的存储元素(例如，磁道)的预期寿命(即，驻留时间)。例如，在某些实施例中，预期寿命确定模块504被配置用于确定非优选存储元素402b在被逐出之前将驻留高速缓存218的时间量。该预期寿命可以是在某个时间点的数字或在一段时间内的平均值。在某些实施例中，通过从高速缓存218中的最近最常使用的非优选存储元素402b的时间戳中减去高速缓存218中的最近最少使用的非优选存储元素402b的时间戳来计算预期寿命，其中时间戳指示何时非优选存储元素402b被最近访问。
相比之下，驻留期确定模块506可以确定特定存储元素已经在高速缓存218中驻留了多久。驻留时间可以例如通过从当前时间减去存储元素402的时间戳(其指示存储元素402最近被访问的时间)来计算。
通过使用由预期寿命确定模块504计算的预期寿命和由驻留期确定模块506计算的驻留时间，高速缓存逐出模块508可以执行高速缓存逐出策略，使得优选存储元素402被保持在高速缓存218中的时间比非优选存储元素402b的预期寿命更长。例如，高速缓存逐出策略可以要求将优选存储元素402a在高速缓存218中保持达非优选存储元素402b的预期寿命的两倍的时间。其他倍数(即，大于1的数、小数或分数)是可能的，并且在本发明的范围内。可以由高速缓存逐出模块508执行的方法600的示例结合图6进行描述。
图6示出了用于从高速缓存218逐出条目以便释放高速缓存218中的空间的方法600的一个实施例。方法600引用先前结合图4描述的非优选存储元素402b的第一集合404b和优选存储元素402a的第二集合404a。在某些实施例中，在第一LRU(最近最少使用)列表(即，“非优选”LRU列表)中记录非优选存储元素402b的第一集合404b，并且在第二LRU列表(即，“优选”LRU列表)中记录优选存储元素402a的第二集合404a。
如图所示，方法600最初确定602是否到了从高速缓存218逐出一个或多个存储元素402的时间。在某些实施例中，步骤602可以涉及确定高速缓存218是否在空闲空间上为低。如果到了从高速缓存218逐出条目的时间，则方法600确定604“优选”LRU列表是否为空。如果是，则方法600从高速缓存218逐出606在“非优选”LRU列表中列出的最老的非优选存储元素402b(即，具有最老时间戳的非优选存储元素402b)。如果“优选”LRU列表不为空，则方法600确定608“非优选”LRU列表是否为空。如果是，则方法600从高速缓存218逐出610在“受优选的”LRU列表中列出的最老的优选存储元素402a。
如果“非优选”LRU列表和“优选”LRU列表都不为空，则方法600确定612“非优选”LRU列表中的最老的非优选存储元素402b是否具有比“优选”“优选”LRU列表中的最老的优选存储元素402a更老的时间戳。如果是，则方法600从高速缓存218逐出614“非优选”LRU列表中的最老的非优选存储元素402b。否则，方法600进行至步骤616。在步骤616，方法600确定616高速缓存218中最老的优选存储元素402a的驻留时间(即，“优选”LRU列表中的最老的优选存储元素402a驻留于高速缓存218中的时间量)是否小于倍数N乘以高速缓存218中的非优选存储元素402b的预期寿命。如果是，则方法600从高速缓存218逐出618“非优选”LRU列表中的最老的非优选存储元素402b。相反，如果“优选”LRU列表中的最老的优选存储元素402a的驻留时间大于N*(高速缓存218中的非优选存储元素402b的预期寿命)，则方法600从高速缓存218逐出(620)“优选”LRU列表中的最老的优选存储元素402a。变量N是驻留期乘数，其细节将在下文中更详细地解释。
参见图7，如前所述，主机系统102可以周期性地向存储系统110发送命令和/或列表，以改变或更新哪些卷304被认为是优选的或非优选的，并且因此赋予哪些存储元素402以高速缓存优先。在某些实施例中，主机系统102向存储系统110周期性地发送具有应优选的卷304的列表700的命令。这个卷304的列表700可以在每次主机系统102向存储系统110发出命令时改变。如果某卷304先前在列表700中被指定为优选的，但在新列表700中不是如此指定的，则存储系统110可以将该卷304的状态改变为非优选的，并且停止向该卷304提供高速缓存优先。
在某些实施例中，主机系统102可以针对特定卷304设置指示符(例如，“强制优选缓存”(FORCE FAVORED CACHE)指示符)，该指示符指示卷304将保持其优选状态，直到主机系统102肯定地将卷状态改变为非优选为止。主机系统102可以使用“移除优选缓存”(REMOVE FAVORED CACHE)命令来将卷304的状态从优选改变为非优选。在某些实施例中，“强制优选缓存”指示符可以具有与其附接的持续时间，该持续时间指示卷304在其返回至非优选状态之前应具有多长时间的优选状态。在持续时间到期并且卷304不再包含在列表700中之后，卷304的状态可以自动变为非优选的，使得其不接收高速缓存优先。
参见图8，因为卷304可以从优选状态动态地改变为非优选状态，反之亦然，所以可以对图6的方法600进行不同修改以考虑卷的状态可能已经改变的事实。该状态改变可以保证将存储元素402从“非优选”LRU列表转移到“优选”LRU列表或反之亦然。
图8示出了用于从高速缓存218逐出条目(即，存储元素402)以便释放高速缓存218中的空间的方法800的一个实施例。该方法800与图6中示出的方法600类似，唯一不同的是，方法800已被修改以考虑可能已经从优选状态改变为非优选状态的卷304，反之亦然。方法800与图6的方法600相同的步骤用相同的编号示出，而新步骤(即，步骤802、804和806)已经被分配了新编号。与图6的方法600相比，方法800的流程也被稍微改变以考虑新的步骤802、804和806。
如图8所示，在确定608“非优选”LRU列表是否为空之后，方法800可以确定802“优选”LRU列表的最老的条目是否不再是优选的。换言之，方法800可以确定802“优选”LRU列表中的最老的条目(即，存储元素402)的状态是否从优选的变为非优选的。如果是，则方法800从高速缓存218逐出610“优选”LRU列表中的最老条目。
类似地，在已经执行决定步骤616之后，方法800确定806“非优选”LRU列表中的最老的条目现在是否是优选的。换言之，方法800确定806“非优选”LRU列表中最老的条目(即，存储元素402)的状态是否从非优选的变为优选的。如果是，则方法800将该条目从“非优选”LRU列表转移804到“优选”LRU列表的最近最常使用端，然后方法800返回步骤612。如果不是，则方法800从高速缓存218逐出618“非优选”LRU列表中的最老条目。
参见图9，如前所述，主机系统102可以周期性地向存储系统110发送命令，该命令包括应该是优选的哪些卷304的列表700。在某些实施例中，主机系统102可以与列表700一起包括驻留期乘数902，该驻留期乘数指示将高速缓存优先应用于优选卷304a的强度。驻留期乘数902越高，高速缓存优先就越强，因此优选卷304a相对于非优选卷304b在高速缓存218中保留的时间越长。驻留期乘数902越低，高速缓存优先就越弱，因此优选卷304a相对于非优选卷304b在高速缓存218中保留的时间越短。在某些实施例中，为列表700中的所有优选卷304a提供单一的驻留期乘数902。在其他实施例中，为不同的优选卷304a提供不同的驻留期乘数902，如将结合图10和11更详细地解释的那样。
可以在主机系统102或另一系统上提供优先调节模块900以确定哪些卷304应当被视为优选卷304a，以及确定每个优选卷304a的驻留期乘数902。通常，优先调节模块900可以跟踪对存储系统110上的卷304的I/O，并且基于该跟踪信息确定哪些卷304应当被视为优选的。使用跟踪信息，优先调节模块900还可以单独地或整体地确定针对优选卷304a的高速缓存优先应该有多强。
参见图10，示出了显示优先调节模块900和相关联的子模块的高级框图。优先调节模块900和相关联的子模块可以在硬件、软件、固件或其组合中实现。优先调节模块900和相关联的子模块作为示例而非限制来呈现。在不同的实施例中，可以提供更多或更少的子模块。例如，一些子模块的功能可组合成单个或更少数量的子模块，或者单个子模块的功能可分布在几个子模块上。尽管优先调节模块900和相关联的子模块被示出在主机系统102内，但所有功能不必在主机系统102内实现，也不限于在主机系统102内的实现。由此，优先调节模块900和相关联的子模块的位置作为示例而非限制来提供。
如图所示，优先调节模块900包括I/O跟踪模块1000、卷排名模块1010、列表创建模块1012、驻留时间确定模块1014、乘数计算模块1016和传输模块1018中的一个或多个。
I/O跟踪模块1000可以被配置为跟踪从主机系统102发布到存储系统110的I/O。该I/O可以指示哪些卷304应当被优选并经由更快的同步I/O过程来访问。例如，对卷304的较高量的I/O可以指示某作业正针对卷304运行，并且使用同步I/O可以更快且更高效地执行该作业。在这种情况下，可以向卷304授予高速缓存优先，以便将其更多的数据在高速缓存218中保留更长的时间，由此确保在访问卷304时的较高高速缓存命中率。
当跟踪对卷304的I/O时，I/O跟踪模块1000可以区分不同类型的I/O。例如，I/O跟踪模块1000可以跟踪事务内部读取1002、事务内部写入1004、事务外部读取1006和事务外部写入1008。在某些实施例中，I/O跟踪模块1000可以利用计数器来跟踪这些不同类型的I/O中的每个针对卷304的量。
使用由I/O跟踪模块1000收集的信息，卷排名模块1010可以对存储系统110上的卷304进行排名。例如，卷排名模块1010可使用公式A*L+B*M+C*P+D*Q对每个卷304进行排名，其中A是事务内部读取对卷304的访问次数，B是事务内部写入对卷304的访问次数，C是事务外部读取对卷304的访问次数，D是事务外部写入对卷304的访问次数。L、M、P和Q是权重系数(例如，L＝4，M＝3，P＝2，Q＝1)，其中，L>M>P>Q。换言之，出于建立高速缓存优先的目的，事务内部对卷304的访问可以比事务外部对卷304的访问更重地加权。而且，为了建立高速缓存优先的目的，对卷304的读取可以比对卷304的写入更重地加权。
使用针对每个卷304的上述计算的输出，卷排名模块1010可以按照卷304的输出值的幅值对存储系统110上的卷304进行排名。一般而言，具有较大量的I/O的卷304可以具有较大的输出值，并且因此在同一时间段内被排名为高于具有较少量的I/O的卷304。列表创建模块1012然后可以创建应当被优选并提供高速缓存优先的卷304的列表700。这可以是特定数量的最高排名卷304、输出值高于特定阈值的卷304等。
驻留时间确定模块1014可以确定高速缓存218内的非优选卷304b的存储元素402的驻留时间(即，预期寿命)。乘数计算模块1016然后可以确定用于优选卷304a的驻留期乘数902。例如，如果优选卷304a的存储元素402将驻留在高速缓存218中达非优选卷304b的存储元素402的两倍时间量，则可以将驻留期乘数902设置为二。在某些实施例中，驻留期乘数902是通过取来自优选卷304a的上述输出值并且将其除以来自非优选卷304b的输出值以产生比率来确定的。如果需要，可以为驻留期乘数902设置底限，使得其不下降到低于特定值(例如，二)，而不管该比率如何。这将确保优选卷304a的存储元素402被保留在高速缓存218中达非优选卷304b的存储元素402的时间量的至少两倍。
一旦已经创建列表700并且已经确定驻留期乘数902，传输模块1018就可以将列表700和驻留期乘数902从主机系统102传输到存储系统110。如先前所解释的那样，在某些实施例中，可以为列表700中的所有优选卷304a计算单一的驻留期乘数902。在其他实施例中，可以为列表700中的每个优选卷304a计算不同的驻留期乘数902(N)，如图11中所示的那样。如图11所示，列表700按排名顺序(即，按使用上述计算的它们的输出值的顺序)记录要优选的文档卷304。每个优选卷304a具有与其相关联的不同的驻留期乘数902。卷304的排名越高，驻留期乘数902越大。如前所述，驻留期倍数902可以乘以非优选卷304b的存储元素402的预期寿命，以确定优选卷304a的存储元素402应当被保留在高速缓存218中的时间量。
参见图12，在某些实施例中，列表700中的优选卷304a可以共享相同的驻留期乘数902，并且因此具有相同的优先高速缓存驻留时间。例如，可以给第一优选卷集合304a(即，卷A、B和C)分配第一驻留期乘数N1，可以给第二优选卷集合304a(即，卷D和E)分配第二驻留期乘数N2，并且可以给第三优选卷集合304a(即，卷F和G)分配第三驻留期乘数N3，其中N1>N2>N3。每个驻留期乘数902指示其相应组的优选卷304a的高速缓存优先(即，优先高速缓存驻留时间)应该有多强。在某些实施例中，在诸如IBM DS8000TM企业存储系统110的存储系统110中，每个卷304的驻留期乘数902被存储在全局状态区域(例如，在高速缓存218中被镜像到更持久的存储驱动器204的区域)中，使得驻留期乘数902不会在重启、掉电、故障等期间丢失。
参见图13，在某些实施例中，为每个驻留期乘数902和相关联的一组优选卷304a创建LRU列表1300。还可以为所有非优选卷304b(即，没有驻留期乘数902或驻留期乘数902为1的卷304)创建LRU列表1300d。当未修改的存储元素402(例如，未修改的磁道)被添加到高速缓存218时，可以检查与存储元素402相关联的卷304以确定它是否是优选卷304a，如果是，则确定卷304的驻留期乘数902是什么。基于卷304的驻留期乘数902(或者无驻留期乘数)，可以将与未修改的存储元素402相关联的条目添加到适当的LRU列表1300的最近最常使用(MRU)端。如果与卷304相关联的驻留期乘数902的LRU列表1300不存在，则可以为驻留期乘数902创建LRU列表1300，并且可以将与未修改的存储元素402相关联的条目添加到新创建的LRU列表1300中。
图14示出了用于使用诸如图13所示的LRU列表1300从高速缓存218逐出存储元素的方法1400。如图所示，方法1400最初确定1402是否到了从高速缓存218逐出一个或多个存储元素402的时间。在某些实施例中，该步骤1402可以涉及确定高速缓存218是否在空闲空间上为低。如果到了从高速缓存218逐出条目的时间(例如，高速缓存218在空闲空间上较低)，则方法1400确定1404与优选卷304a相关联的LRU列表1300(以下称为“优选”LRU列表1300)是否全部为空。如果是，则方法1400从高速缓存218逐出1406与非优选卷304b的LRU列表1300(以下称为“非优选”LRU列表1300)中的最老的条目(即，LRU列表的LRU端上的条目)相关联的存储元素402。
另一方面，如果“优选”LRU列表1300并非全部为空，则方法1400计算1410非空“优选”LRU列表1300的“高于所需驻留时间的时间”。在某些实施例中，“高于所需驻留时间的时间”可以通过确定“优选”LRU列表1300中最老的条目的驻留时间并从该值中减去乘以驻留期乘数902的“预期寿命”来计算。如先前所解释的，“预期寿命”可以等于非优选存储元素402b在被逐出之前将驻留高速缓存218的时间量。通常，步骤1410确定“优选”LRU列表1300中的最老的条目已超过(或不到)其在高速缓存218中的优先驻留时间的量。
然后，方法1400挑选1412其中最老的条目的“高于所需驻留时间的时间”为最大的“优选”LRU列表1300。方法1400然后确定1414此“高于所需驻留时间的时间”是否是负的(意味着与“优选”LRU列表1300中的最老的条目相关联的存储元素已经在高速缓存218中驻留了小于其优先驻留时间的某个时间量)。如果“高于所需驻留时间的时间”为负，则方法1400确定1416“非优选”LRU列表1300是否为空。如果其不为空，则方法1400从高速缓存218逐出1406与“非优选”LRU列表1300中的最老的条目相关联的存储元素402。
如果在步骤1414处，“高于所需驻留时间的时间”不是负的(意味着“优选”LRU列表1300中的最老的条目已经在高速缓存218中驻留了大于或等于其优先驻留时间的某个时间量)，则方法1400从高速缓存218中逐出1408与“优选”LRU列表1300中的具有最大“高于所需驻留时间的时间”的最旧的条目相关联的存储元素。类似地，如果在步骤1416处发现“非优选”LRU列表1300为空，则方法1400还从高速缓存218逐出1408“优选”LRU列表1300中具有最大“高于所需驻留时间的时间”的最老的条目。
附图中的流程图和框图示出了根据本发明的不同实施例的系统、方法和计算机程序产品的可能实现方式的架构、功能和操作。对此，流程图或框图中的每个框可表示代码的模块、段或部分，其包括用于实现指定的逻辑功能的一个或多个可执行指令。还应注意，在一些替代实施例中，框中所指出的功能可不按图中所指出的次序发生。例如，取决于所涉及的功能，连续示出的两个框实际上可以基本上同时执行，或者这些框有时可以以相反的顺序执行。其他实现方式可能不需要所有公开的步骤来实现所期望的功能。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

Claims (20)

1.一种用于在使用同步I/O时提高选定卷的高速缓存命中率的方法，所述方法包括：
在高速缓存中建立来自非优选存储区域的非优选存储元素的第一集合；
在所述高速缓存中建立来自优选存储区域的优选存储元素的第二集合；
计算所述非优选存储元素驻留在所述高速缓存中的预期寿命；和
执行所述高速缓存的逐出策略，其中，所述优选存储元素被保持在所述高速缓存中的时间比所述非优选存储元素的预期寿命更长。
2.根据权利要求1所述的方法，其中，经由同步I/O过程访问所述优选存储区域，并且经由非同步I/O过程访问所述非优选存储区域。
3.根据权利要求1所述的方法，其中，所述非优先存储区域是非优选卷，并且所述优先存储区域是优选卷。
4.根据权利要求1所述的方法，其中，在所述高速缓存中保持所述优选存储元素的时间达到所述非优选存储元素的预期寿命的至少某个倍数。
5.根据权利要求1所述的方法，其中，计算所述预期寿命包括从所述第一集合中的最近最常使用的非优选存储元素的时间戳中减去所述第一集合中的最近最少使用的非优选存储元素的时间戳。
6.根据权利要求1所述的方法，其中，所述非优选存储元素的第一集合被记录在第一LRU列表中，并且所述优选存储元素的第二集合被记录在第二LRU列表中。
7.根据权利要求1所述的方法，其中，所述非优选存储区域和/或所述优选存储区域是用在线命令和配置文件中的至少一个建立的。
8.一种用于在使用同步I/O时提高选定卷的高速缓存命中率的计算机程序产品，所述计算机程序产品包括其中包含有计算机可用程序代码的非临时性计算机可读存储介质，所述计算机可用程序代码被配置为在由至少一个处理器执行时执行以下操作：
在高速缓存中建立来自非优选存储区域的非优选存储元素的第一集合；
在所述高速缓存中建立来自优选存储区域的优选存储元素的第二集合；
计算所述非优选存储元素驻留在所述高速缓存中的预期寿命；和
执行所述高速缓存的逐出策略，其中，所述优选存储元素被保持在所述高速缓存中的时间比所述非优选存储元素的预期寿命更长。
9.根据权利要求8所述的计算机程序产品，其中，经由同步I/O过程访问所述优选存储区域，并且经由非同步I/O过程访问所述非优选存储区域。
10.根据权利要求8所述的计算机程序产品，其中，所述非优先存储区域是非优选卷，并且所述优先存储区域是优选卷。
11.根据权利要求8所述的计算机程序产品，其中，在所述高速缓存中保持所述优选存储元素的时间达到所述非优选存储元素的预期寿命的至少某个倍数。
12.根据权利要求8所述的计算机程序产品，其中，计算所述预期寿命包括从所述第一集合中的最近最常使用的非优选存储元素的时间戳中减去所述第一集合中的最近最少使用的非优选存储元素的时间戳。
13.根据权利要求8所述的计算机程序产品，其中，所述非优选存储元素的第一集合被记录在第一LRU列表中，并且所述优选存储元素的第二集合被记录在第二LRU列表中。
14.根据权利要求8所述的计算机程序产品，其中，所述非优选存储区域和/或所述优选存储区域是用在线命令和配置文件中的至少一个建立的。
15.一种用于在使用同步I/O时提高选定卷的高速缓存命中率的系统，所述系统包括：
至少一个处理器；
至少一个存储器设备，所述至少一个存储器设备可操作地耦接到所述至少一个处理器并且存储用于在所述至少一个处理器上执行的指令，所述指令使所述至少一个处理器：
在高速缓存中建立来自非优选存储区域的非优选存储元素的第一集合；
在所述高速缓存中建立来自优选存储区域的优选存储元素的第二集合；
计算所述非优选存储元素驻留在所述高速缓存中的预期寿命；和
执行所述高速缓存的逐出策略，其中，所述优选存储元素被保持在所述高速缓存中的时间比所述非优选存储元素的预期寿命更长。
16.根据权利要求15所述的系统，其中，经由同步I/O过程访问所述优选存储区域，并且经由非同步I/O过程访问所述非优选存储区域。
17.根据权利要求15所述的系统，其中，所述非优先存储区域是非优选卷，并且所述优先存储区域是优选卷。
18.根据权利要求15所述的系统，其中，在所述高速缓存中保持所述优选存储元素的时间达到所述非优选存储元素的预期寿命的至少某个倍数。
19.根据权利要求15所述的系统，其中，计算所述预期寿命包括从所述第一集合中的最近最常使用的非优选存储元素的时间戳中减去所述第一集合中的最近最少使用的非优选存储元素的时间戳。
20.根据权利要求15所述的系统，其中，所述非优选存储元素的第一集合被记录在第一LRU列表中，并且所述优选存储元素的第二集合被记录在第二LRU列表中。
CN202080032964.8A 2019-05-12 2020-04-28 提高存储系统中选定卷的高速缓存命中率 Pending CN113811860A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/409,826 US11163698B2 (en) 2019-05-12 2019-05-12 Cache hit ratios for selected volumes using synchronous I/O
US16/409,826 2019-05-12
PCT/IB2020/053990 WO2020229921A1 (en) 2019-05-12 2020-04-28 Improving cache hit ratios for selected volumes in a storage system

Publications (1)

Publication Number Publication Date
CN113811860A true CN113811860A (zh) 2021-12-17

Family

ID=73047163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080032964.8A Pending CN113811860A (zh) 2019-05-12 2020-04-28 提高存储系统中选定卷的高速缓存命中率

Country Status (6)

Country Link
US (1) US11163698B2 (zh)
JP (1) JP2022531968A (zh)
CN (1) CN113811860A (zh)
DE (1) DE112020001089B4 (zh)
GB (1) GB2597634B (zh)
WO (1) WO2020229921A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11176052B2 (en) * 2019-05-12 2021-11-16 International Business Machines Corporation Variable cache status for selected volumes within a storage system
WO2023277531A1 (en) * 2021-06-28 2023-01-05 Samsung Electronics Co., Ltd. Method and system for improving cache management in a 5g network function

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5043885A (en) * 1989-08-08 1991-08-27 International Business Machines Corporation Data cache using dynamic frequency based replacement and boundary criteria
US5594885A (en) 1991-03-05 1997-01-14 Zitel Corporation Method for operating a cache memory system using a recycled register for identifying a reuse status of a corresponding cache entry
EP0566282A3 (en) 1992-04-14 1994-12-21 Honeywell Inc Procedure for access to real-time memory-resident data.
US5381539A (en) 1992-06-04 1995-01-10 Emc Corporation System and method for dynamically controlling cache management
US5493667A (en) 1993-02-09 1996-02-20 Intel Corporation Apparatus and method for an instruction cache locking scheme
US5606688A (en) * 1994-08-31 1997-02-25 International Business Machines Corporation Method and apparatus for dynamic cache memory allocation via single-reference residency times
WO1999040516A1 (en) * 1998-02-04 1999-08-12 Hitachi, Ltd. Disk cache control method, disk array device, and storage device
US6425057B1 (en) 1998-08-27 2002-07-23 Hewlett-Packard Company Caching protocol method and system based on request frequency and relative storage duration
US6219283B1 (en) 1998-09-03 2001-04-17 Micron Technology, Inc. Memory device with local write data latches
US6886047B2 (en) 1998-11-13 2005-04-26 Jp Morgan Chase Bank System and method for managing information retrievals for integrated digital and analog archives on a global basis
JP3460617B2 (ja) 1999-03-30 2003-10-27 富士通株式会社 ファイル制御装置
US20020056025A1 (en) 2000-11-07 2002-05-09 Qiu Chaoxin C. Systems and methods for management of memory
EP1139232B1 (en) 2000-03-30 2003-06-04 INTERSHOP Software Entwicklungs GmbH Cache time determination
US6651141B2 (en) 2000-12-29 2003-11-18 Intel Corporation System and method for populating cache servers with popular media contents
US6751753B2 (en) 2001-02-27 2004-06-15 Sun Microsystems, Inc. Method, system, and program for monitoring system components
US6615318B2 (en) 2002-01-22 2003-09-02 International Business Machines Corporation Cache management system with multiple cache lists employing roving removal and priority-based addition of cache entries
US7047366B1 (en) 2003-06-17 2006-05-16 Emc Corporation QOS feature knobs
US7216196B2 (en) 2003-12-29 2007-05-08 Micron Technology, Inc. Memory hub and method for memory system performance monitoring
CN1564138A (zh) 2004-03-26 2005-01-12 清华大学 快速同步高性能日志设备及其同步写操作方法
US8082397B1 (en) 2004-08-13 2011-12-20 Emc Corporation Private slot
US7464246B2 (en) * 2004-09-30 2008-12-09 International Business Machines Corporation System and method for dynamic sizing of cache sequential list
US7519510B2 (en) 2004-11-18 2009-04-14 International Business Machines Corporation Derivative performance counter mechanism
WO2007068122A1 (en) 2005-12-16 2007-06-21 Univ Western Ontario System and method for cache management
US8117396B1 (en) 2006-10-10 2012-02-14 Network Appliance, Inc. Multi-level buffer cache management through soft-division of a uniform buffer cache
US9104599B2 (en) 2007-12-06 2015-08-11 Intelligent Intellectual Property Holdings 2 Llc Apparatus, system, and method for destaging cached data
US7761664B2 (en) 2007-04-13 2010-07-20 International Business Machines Corporation Systems and methods for multi-level exclusive caching using hints
US7702857B2 (en) * 2007-08-22 2010-04-20 International Business Machines Corporation Adjusting parameters used to prefetch data from storage into cache
US8250306B2 (en) 2008-04-24 2012-08-21 International Business Machines Corporation Method for improving frequency-based caching algorithms by maintaining a stable history of evicted items
US8601213B2 (en) 2008-11-03 2013-12-03 Teradata Us, Inc. System, method, and computer-readable medium for spool cache management
US8321521B1 (en) 2011-06-24 2012-11-27 Limelight Networks, Inc. Write-cost optimization of CDN storage architecture
US8539150B2 (en) * 2010-12-27 2013-09-17 Hitachi, Ltd. Storage system and management method of control information using a cache memory with multiple cache partitions
US9176708B2 (en) 2011-11-07 2015-11-03 Nexgen Storage, Inc. Primary data storage system with quality of service
US8688915B2 (en) 2011-12-09 2014-04-01 International Business Machines Corporation Weighted history allocation predictor algorithm in a hybrid cache
US9201804B1 (en) 2012-02-06 2015-12-01 Google Inc. Dynamically adapting the configuration of a multi-queue cache based on access patterns
US9645944B2 (en) 2012-05-07 2017-05-09 International Business Machines Corporation Enhancing data caching performance
EP2680152B1 (en) 2012-06-27 2017-05-03 Alcatel Lucent Process for managing the storage of a list of N items in a memory cache of C items of a cache system
KR102020466B1 (ko) 2012-10-04 2019-09-10 에스케이하이닉스 주식회사 버퍼 메모리 장치를 포함하는 데이터 저장 장치
US9189422B2 (en) 2013-02-07 2015-11-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Method to throttle rate of data caching for improved I/O performance
US9400544B2 (en) 2013-04-02 2016-07-26 Apple Inc. Advanced fine-grained cache power management
US9378153B2 (en) 2013-08-27 2016-06-28 Advanced Micro Devices, Inc. Early write-back of modified data in a cache memory
CN105493052B (zh) 2013-09-27 2019-05-03 英特尔公司 用于存储器管理的高速缓存操作
US9405695B2 (en) 2013-11-05 2016-08-02 Netapp, Inc. Cache modeling using random sampling and a timestamp histogram
US20150220438A1 (en) 2014-02-04 2015-08-06 Netapp, Inc. Dynamic hot volume caching
US9652154B2 (en) 2014-02-05 2017-05-16 Sandisk Technologies Llc Storage module and host device for storage module defragmentation
US10055352B2 (en) 2014-03-11 2018-08-21 Amazon Technologies, Inc. Page cache write logging at block-based storage
US9323463B2 (en) 2014-08-05 2016-04-26 Hitachi, Ltd. Storage system and cache control method
US9846650B2 (en) 2015-03-09 2017-12-19 Samsung Electronics Co., Ltd. Tail response time reduction method for SSD
US10108552B2 (en) 2015-08-21 2018-10-23 International Business Machines Corporation Using cache lists for processors to determine tracks to demote from a cache
US9996476B2 (en) * 2015-09-03 2018-06-12 International Business Machines Corporation Management of cache lists via dynamic sizing of the cache lists
CN106649349B (zh) 2015-10-30 2021-07-09 腾讯科技（深圳）有限公司 用于游戏应用的数据缓存方法、装置和系统
CN105447171A (zh) 2015-12-07 2016-03-30 北京奇虎科技有限公司 数据缓存方法与装置
JP2017117179A (ja) 2015-12-24 2017-06-29 富士通株式会社 情報処理装置、キャッシュ制御プログラムおよびキャッシュ制御方法
US10185668B2 (en) 2016-04-08 2019-01-22 Qualcomm Incorporated Cost-aware cache replacement
US10067883B2 (en) 2016-05-31 2018-09-04 International Business Machines Corporation Using an access increment number to control a duration during which tracks remain in cache
US10534712B1 (en) * 2016-08-29 2020-01-14 Infinidat Ltd. Service level agreement based management of a pre-cache module
US9965350B2 (en) * 2016-09-30 2018-05-08 International Business Machines Corporation Maintaining cyclic redundancy check context in a synchronous I/O endpoint device cache system
US20180300258A1 (en) 2017-04-13 2018-10-18 Futurewei Technologies, Inc. Access rank aware cache replacement policy
US10248330B2 (en) 2017-05-30 2019-04-02 Seagate Technology Llc Data storage device with buffer tenure management
US10613985B2 (en) 2017-07-06 2020-04-07 Seagate Technology Llc Buffer management in a data storage device wherein a bit indicating whether data is in cache is reset after updating forward table with physical address of non-volatile memory and jettisoning the data from the cache
CN107704401A (zh) 2017-11-02 2018-02-16 郑州云海信息技术有限公司 一种存储系统中缓存数据的置换方法、系统及存储系统
US10514865B2 (en) * 2018-04-24 2019-12-24 EMC IP Holding Company LLC Managing concurrent I/O operations
US20190250857A1 (en) * 2019-04-26 2019-08-15 Intel Corporation TECHNOLOGIES FOR AUTOMATIC WORKLOAD DETECTION AND CACHE QoS POLICY APPLICATION
US11151035B2 (en) 2019-05-12 2021-10-19 International Business Machines Corporation Cache hit ratios for selected volumes within a storage system

Also Published As

Publication number Publication date
WO2020229921A1 (en) 2020-11-19
GB202116905D0 (en) 2022-01-05
GB2597634B (en) 2022-12-21
DE112020001089B4 (de) 2023-03-02
DE112020001089T5 (de) 2021-12-16
US11163698B2 (en) 2021-11-02
GB2597634A (en) 2022-02-02
US20200356494A1 (en) 2020-11-12
JP2022531968A (ja) 2022-07-12

Similar Documents

Publication Publication Date Title
US11151035B2 (en) Cache hit ratios for selected volumes within a storage system
US11188431B2 (en) Transfer track format information for tracks at a first processor node to a second processor node
US8555019B2 (en) Using a migration cache to cache tracks during migration
EP2531922B1 (en) Dynamic management of destage tasks in a storage controller
US11157376B2 (en) Transfer track format information for tracks in cache at a primary storage system to a secondary storage system to which tracks are mirrored to use after a failover or failback
JP2014102823A (ja) 外部キャッシュデバイスでのハイパーバイザのｉ／ｏステージング
US11144462B2 (en) Wait classified cache writes in a data storage system
WO2014040840A1 (en) Deferred re-most-recently-used operations to reduce lock contention
CN113811860A (zh) 提高存储系统中选定卷的高速缓存命中率
US11372778B1 (en) Cache management using multiple cache memories and favored volumes with multiple residency time multipliers
CN116097228A (zh) 在针对写入集合中的轨道释放高速缓存资源之后获得用于对写入集合中的轨道的预期写入的高速缓存资源
US11237730B2 (en) Favored cache status for selected volumes within a storage system
US11169919B2 (en) Cache preference for selected volumes within a storage system
US10949354B2 (en) Distributed safe data commit in a data storage system
US11176052B2 (en) Variable cache status for selected volumes within a storage system
US11663144B2 (en) LRU list reorganization for favored and unfavored volumes
US11620226B2 (en) Non-favored volume cache starvation prevention
US10956046B2 (en) Dynamic I/O load balancing for zHyperLink
US10891227B2 (en) Determining modified tracks to destage during a cache scan
US11379382B2 (en) Cache management using favored volumes and a multiple tiered cache memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination